專利名稱：快閃存儲器與其制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種半導(dǎo)體元件的制造方法，特別是涉及一種溝槽式快閃存儲器及其制造方法。
背景技術(shù)：
存儲器，顧名思義便是用以儲存數(shù)據(jù)或數(shù)據(jù)的半導(dǎo)體元件。當(dāng)計算機(jī)微處理器的功能越來越強(qiáng)，軟件所進(jìn)行的程序與運(yùn)算越來越龐大時，存儲器的需求也就越來越高，為了制造容量大且便宜的存儲器以滿足這種需求的趨勢，制作存儲器元件的技術(shù)與工藝，已成為半導(dǎo)體科技持續(xù)往高集成度挑戰(zhàn)的驅(qū)動力。
舉例來說，快閃存儲器元件由于具有可多次進(jìn)行數(shù)據(jù)的存入、讀取、抹除等動作，且存入的數(shù)據(jù)在斷電后也不會消失的優(yōu)點(diǎn)。因此，已成為個人計算機(jī)和電子設(shè)備所廣泛采用的一種非揮發(fā)性存儲器元件。
然而，隨著集成電路正以更高的集成度朝向小型化的元件發(fā)展，快閃存儲器元件的存儲單元尺寸則必須縮小以增進(jìn)其集成度?？s小存儲單元尺寸的方式包括改變元件的配置方式，例如一般的溝槽式快閃存儲器配置。溝槽式快閃存儲器的結(jié)構(gòu)不僅可以減少存儲單元在芯片上橫向占用的空間，以增加集成度，而且可以維持浮置柵極與控制柵極之間的柵極耦合率，以降低操作電壓，而增進(jìn)操作性能。
然而，現(xiàn)有的溝槽式快閃存儲單元仍有很多改進(jìn)空間。例如電荷儲存結(jié)構(gòu)的材料若為摻雜多晶硅，則電荷儲存結(jié)構(gòu)的厚度不能小于300埃。因?yàn)樵诤罄m(xù)的熱工藝中，電荷儲存結(jié)構(gòu)可能會被氧化，而當(dāng)厚度小于300埃的電荷儲存結(jié)構(gòu)被氧化時，電荷儲存能力會明顯降低，甚至造成元件失效。因此，電荷儲存結(jié)構(gòu)在芯片上所占的面積無法繼續(xù)縮小，而且柵極耦合率也無法增加，使得快閃存儲器的效能無法更進(jìn)一步提升。此外，電荷儲存結(jié)構(gòu)的材料若為氮化硅，在移除用以制作溝槽的氮化硅掩模時，由于電荷儲存結(jié)構(gòu)也會遭受損傷，因此影響到元件的電荷儲存能力。
因此，欲克服上述問題，以改善溝槽式快閃存儲器的集成度與操作性能，并增加工藝裕度，必須使用其它的材料來制作電荷儲存結(jié)構(gòu)。

發(fā)明內(nèi)容
本發(fā)明的目的就是在提供一種快閃存儲單元，以增加快閃存儲器元件的集成度與操作性能。
本發(fā)明的再一目的是提供一種快閃存儲單元的制造方法，其工藝簡單，可以增進(jìn)工藝裕度并降低成本。
本發(fā)明提出一種快閃存儲單元，其由基底、第一導(dǎo)體層、電荷儲存層、第一摻雜區(qū)以及第二摻雜區(qū)所構(gòu)成?；字芯哂袦喜邸５谝粚?dǎo)體層設(shè)置于基底上，并填滿溝槽。電荷儲存層設(shè)置于溝槽的兩側(cè)壁，且位于第一導(dǎo)體層與基底之間，二電荷儲存層相隔距離，二電荷儲存層的材料包含氧化鉿納米晶體。第一摻雜區(qū)設(shè)置于溝槽底部的基底中，且位于二電荷儲存層之間。第二摻雜區(qū)設(shè)置于第一導(dǎo)體層兩側(cè)的基底中。
依照本發(fā)明的優(yōu)選實(shí)施例所述的快閃存儲單元，其中在電荷儲存層與基底之間還設(shè)置有穿隧介電層，而此穿隧介電層的材料例如為氧化硅。
依照本發(fā)明的優(yōu)選實(shí)施例所述的快閃存儲單元，其中在電荷儲存層與第一導(dǎo)體層之間還設(shè)置有阻擋介電層，而此阻擋介電層的材料包括氧化硅。
依照本發(fā)明的優(yōu)選實(shí)施例所述的快閃存儲單元，其中第一導(dǎo)體層為控制柵極。此外，第一導(dǎo)體層的一部份可以延伸至基底表面。
依照本發(fā)明的優(yōu)選實(shí)施例所述的快閃存儲單元，其中在第一導(dǎo)體層與第二摻雜區(qū)之間還設(shè)置有第二導(dǎo)體層，第二導(dǎo)體層位于第一導(dǎo)體層的兩側(cè)壁。
依照本發(fā)明的優(yōu)選實(shí)施例所述的快閃存儲單元，其中第二摻雜區(qū)為漏極區(qū)，而第一摻雜區(qū)為源極區(qū)。
依照本發(fā)明的優(yōu)選實(shí)施例所述的快閃存儲單元，其中第一導(dǎo)體層為控制柵極，而第二導(dǎo)體層為選擇柵極。此外，第一導(dǎo)體層與第二導(dǎo)體層之間更可以設(shè)置柵間介電層。
依照本發(fā)明的優(yōu)選實(shí)施例所述的快閃存儲單元，其中二第二導(dǎo)體層與基底之間還設(shè)置有選擇柵極介電層。
本發(fā)明的快閃存儲單元，由于使用氧化鉿作為電荷儲存層的材料，因此，電荷儲存層的電荷捕捉效率佳，而且可以降低操作電壓。此外，相較于一般使用多晶硅為電荷儲存層的快閃存儲單元，使用氧化鉿作為電荷儲存層的存儲單元能夠以更小的厚度而達(dá)到所需的電荷儲存效能，因而獲得較高的元件密度。
本發(fā)明再提出一種快閃存儲單元的制造方法。此方法首先提供基底，然后于基底上形成圖案化的一層掩模層。以圖案化的掩模層為掩模蝕刻基底，以于基底中形成溝槽。接著，移除掩模層，并于基底上形成一層電荷儲存層，此電荷儲存層的材料包含氧化鉿納米晶體。之后，移除溝槽底部的部分電荷儲存層，留下位于溝槽側(cè)壁及基底表面的電荷儲存層。接著，于溝槽底部的基底中形成第一摻雜區(qū)，再于基底上形成填滿溝槽的一層導(dǎo)體層。繼之，圖案化此導(dǎo)體層，以形成控制柵極。然后，于控制柵極的二側(cè)邊的基底中形成第二摻雜區(qū)。
依照本發(fā)明的優(yōu)選實(shí)施例所述的快閃存儲單元的制造方法，其中移除掩模層的步驟后，還包括于基底上形成一層穿隧介電層。
依照本發(fā)明的優(yōu)選實(shí)施例所述的快閃存儲單元的制造方法，其中于基底上形成電荷儲存層的步驟后，還包括于電荷儲存層上形成一層阻擋介電層。
依照本發(fā)明的優(yōu)選實(shí)施例所述的快閃存儲單元的制造方法，其中第二摻雜區(qū)為漏極區(qū)，且第一摻雜區(qū)為源極區(qū)。
依照本發(fā)明的優(yōu)選實(shí)施例所述的快閃存儲單元的制造方法，其中于控制柵極二側(cè)邊的基底中形成第二摻雜區(qū)的步驟前，還包括于控制柵極二側(cè)邊的基底中形成低摻雜區(qū)，以及于控制柵極二側(cè)壁形成間隙壁。
依照本發(fā)明的優(yōu)選實(shí)施例所述的快閃存儲單元的制造方法，其中導(dǎo)體層的材料為摻雜多晶硅。
值得一提的是，本發(fā)明的快閃存儲單元是以氧化鉿納米晶體層來作為電荷儲存層，由于氧化鉿納米晶體層并非導(dǎo)體，因此阻擋介電層若具有局部缺陷，電荷儲存層不會與控制柵極電連接而造成短路。因此，本發(fā)明的快閃存儲單元的制造方法有較大的工藝裕度。
本發(fā)明又提出一種快閃存儲單元的制造方法。此方法首先提供一基底。于基底上形成圖案化的掩模層。然后，以圖案化的掩模層為掩模，蝕刻基底，以于基底中形成溝槽。接著，于溝槽的兩側(cè)壁形成電荷儲存層，電荷儲存層相隔一距離，并曝露部分溝槽底部的基底。此外，電荷儲存層的材料包含氧化鉿納米晶體。繼之，于溝槽底部的基底中形成第一摻雜區(qū)。之后，于基底上形成填滿該溝槽的第一導(dǎo)體層，接著移除掩模層。然后，于第一導(dǎo)體層二側(cè)邊的基底中形成二個第二摻雜區(qū)。
依照本發(fā)明的優(yōu)選實(shí)施例所述的快閃存儲單元的制造方法，其中于基底中形成溝槽的步驟后，還包括于基底上形成穿隧介電層。
依照本發(fā)明的優(yōu)選實(shí)施例所述的快閃存儲單元的制造方法，其中于溝槽的二側(cè)壁形成電荷儲存層的步驟后，還包括于二電荷儲存層上形成阻擋介電層。
依照本發(fā)明的優(yōu)選實(shí)施例所述的快閃存儲單元的制造方法，其中第二摻雜區(qū)為漏極區(qū)，而第一摻雜區(qū)為源極區(qū)。
依照本發(fā)明的優(yōu)選實(shí)施例所述的快閃存儲單元的制造方法，其中第一導(dǎo)體層為控制柵極。
依照本發(fā)明的優(yōu)選實(shí)施例所述的快閃存儲單元的制造方法，其中于基底上形成填滿溝槽的第一導(dǎo)體層的步驟后，還包括于第一導(dǎo)體層的側(cè)壁形成二第二導(dǎo)體層。此外，第一導(dǎo)體層與第二導(dǎo)體層的材料例如是摻雜多晶硅。
依照本發(fā)明的優(yōu)選實(shí)施例所述的快閃存儲單元的制造方法，其中于第一導(dǎo)體層的側(cè)壁形成第二導(dǎo)體層的步驟前，還包括于第一導(dǎo)體層上形成柵間介電層。
依照本發(fā)明的優(yōu)選實(shí)施例所述的快閃存儲單元的制造方法，其中第二導(dǎo)體層為選擇柵極。
值得一提的是，由于本發(fā)明的快閃存儲器以氧化鉿納米晶體層來做為電荷儲存層，由于氧化鉿不易為磷酸所蝕刻，因此，移除掩模層的濕式蝕刻工藝不會損害電荷儲存層。此外，由于本發(fā)明的電荷儲存層并非導(dǎo)體，若阻擋介電層有損傷，電荷儲存層與控制柵極層之間也不會短路。工藝裕度因此而大幅提升。
為讓本發(fā)明的上述和其它目的、特征和優(yōu)點(diǎn)能更明顯易懂，下文特舉優(yōu)選實(shí)施例，并配合附圖，作詳細(xì)說明如下。


圖1A至圖1E為本發(fā)明實(shí)施例的快閃存儲單元的工藝流程圖。
圖2A至圖2E為本發(fā)明另一實(shí)施例的快閃存儲單元的工藝流程圖。
簡單符號說明
100、200基底102、202墊氧化層104、204圖案化掩模層106、206溝槽108、108a、108b、208、208a、208b穿隧介電層110、210氧化鉿納米晶體層110a、110b、210a、210b電荷儲存層112、112a、112b、212、212a、212b阻擋介電層114、122、214、218摻雜區(qū)116、216控制柵極118低摻雜區(qū)120間隙壁220柵間介電層221選擇柵極介電層222選擇柵極具體實(shí)施方式
第一實(shí)施例圖1A至圖1E為本發(fā)明優(yōu)選實(shí)施例的快閃存儲器的制造流程圖。
首先，請參照圖1A，提供基底100?；?00例如是半導(dǎo)體硅基底。于基底100表面依序形成一層墊氧化層102與一層掩模層104。墊氧化層102的材料例如是氧化硅，墊氧化層102的形成方法例如是熱氧化法(ThermalOxidation)。掩模層104的材料例如是氮化硅，掩模層104的形成方法例如是化學(xué)氣相沉積法(Chemical Vapor Deposition，CVD)。然后，進(jìn)行光刻蝕刻工藝圖案化掩模層104與墊氧化層102以形成暴露基底100的開口(未圖示)。接著，以掩模層104為掩模，進(jìn)行蝕刻工藝，以在基底100中形成溝槽106。在基底100中蝕刻出溝槽106的方法，包括干式蝕刻法，例如是反應(yīng)性離子蝕刻法。
然后，請參照圖1B。移除掩模層104與墊氧化層102。掩模層104與墊氧化層102的移除方法例如是濕式蝕刻。之后，于基底100上形成一層共形的穿隧介電層108。穿隧介電層108的材料例如是氧化硅，穿隧介電層108的形成方法例如是熱氧化法或低壓化學(xué)氣相沉積法。然后，于基底100上形成一層共形的氧化鉿納米晶體層110。氧化鉿納米晶體層110的形成方法例如先于基底100上形成一層氧化鉿硅化物，然后將基底100置于高真空下通入氧氣，經(jīng)過快速升溫回火(Rapid Thermal Annealing)工藝，以利用相分離(Phase Separation)的方式使此氧化鉿硅化物薄膜層分離，而產(chǎn)生被包于氧化硅中的氧化鉿納米晶體微粒。之后，于基底100上形成一層阻擋介電層112。此阻擋介電層112的材料例如為氧化硅，其形成方法例如為高密度等離子體化學(xué)氣相沉積法。
然后，請參照圖1C，移除溝槽106底部的阻擋介電層112、氧化鉿納米晶體層110以及穿隧介電層108，以暴露出基底100，而于溝槽106側(cè)壁與基底100的表面形成了穿隧介電層108a、穿隧介電層108b、電荷儲存層110a、電荷儲存層110b、阻擋介電層112a以及阻擋介電層112b。接著，在溝槽106底部所暴露的基底100中形成一個摻雜區(qū)114。摻雜區(qū)114的形成方法例如先以上述光刻蝕刻工藝的圖案化光致抗蝕劑層為掩模，再對基底100進(jìn)行離子注入工藝。摻雜區(qū)114將作為本發(fā)明的快閃存儲器的源極區(qū)。
接著，請參照圖1D。于基底100上形成一層導(dǎo)體層(未繪示)。此導(dǎo)體層填滿溝槽，此導(dǎo)體層的材料例如為摻雜多晶硅，其形成方法例如為以化學(xué)氣相沉積法于基底100上制作一層多晶硅層，再對此多晶硅層進(jìn)行一個離子注入工藝。接著，進(jìn)行一光刻蝕刻工藝，以圖案化導(dǎo)體層而形成控制柵極116。
然后，請參照圖1E，于控制柵極116二側(cè)邊的基底100中形成二個低摻雜區(qū)118，低摻雜區(qū)118的形成方法例如經(jīng)過一層圖案化光致抗蝕劑層進(jìn)行離子注入法。之后，于控制柵極116的二側(cè)壁形成間隙壁120。間隙壁120的材料例如為氮化硅。間隙壁120的形成方法例如先于基底100上以化學(xué)氣相沉積法形成一層氮化硅層，然后以控制柵極116為蝕刻終點(diǎn)進(jìn)行各向異性蝕刻。接著，于控制柵極116兩側(cè)邊的基底100中形成二個摻雜區(qū)122。摻雜區(qū)122將作為本發(fā)明快閃存儲單元的漏極區(qū)。
工藝進(jìn)行至此，已形成了一溝槽式快閃存儲單元。值得一提的是，本發(fā)明的快閃存儲單元以氧化鉿納米晶體層來作為電荷儲存層，由于電荷儲存層的材料并非導(dǎo)體，因此阻擋介電層若具有局部缺陷，電荷儲存層不會與控制柵極電連接而造成短路。因此，本發(fā)明的快閃存儲單元的制造方法有較大的工藝裕度。
以下，說明本發(fā)明的溝槽式快閃存儲單元的結(jié)構(gòu)。請參照圖1E，溝槽式快閃存儲單元例如是由基底100、電荷儲存層110a、電荷儲存層110b、摻雜區(qū)114、控制柵極116、穿隧介電層108a、穿隧介電層108b、阻擋介電層112a、阻擋介電層112b、間隙壁120、低摻雜區(qū)118以及摻雜區(qū)122所構(gòu)成。
基底100例如是硅基底，且基底100中具有一個溝槽106。電荷儲存層110a與電荷儲存層110b設(shè)置于溝槽106內(nèi)壁。電荷儲存層110a與電荷儲存層110b的材料為氧化鉿納米晶體材料。在溝槽106底部的基底100設(shè)置有一摻雜區(qū)114。摻雜區(qū)114作為本發(fā)明快閃存儲單元的源極區(qū)。
控制柵極116填滿溝槽106?？刂茤艠O116的一部分高于基底100，并延伸至溝槽106外的基底100的表面，并與摻雜區(qū)114鄰接?？刂茤艠O116的材料例如為摻雜多晶硅。另外，二個摻雜區(qū)122配置于控制柵極116兩側(cè)的基底100中，以作為本發(fā)明快閃存儲單元的漏極區(qū)。
穿隧介電層108a位于基底100與電荷儲存層110a之間。穿隧介電層108b位于基底100與電荷儲存層110b之間。阻擋介電層112a位于控制柵極116與電荷儲存層110a之間。阻擋介電層112b位于控制柵極116與電荷儲存層110b之間。穿隧介電層108a、穿隧介電層108b、阻擋介電層112a以及阻擋介電層112b的材料例如為氧化硅。
間隙壁120位于控制柵極116的兩側(cè)的側(cè)壁上，間隙壁120的材料例如為氮化硅。二個低摻雜區(qū)118配置于控制柵極116兩側(cè)的基底100中，低摻雜區(qū)118位于摻雜區(qū)122與摻雜區(qū)114之間，以降低摻雜區(qū)122與摻雜區(qū)114之間的電場，防止熱電子效應(yīng)。
值得注意的是，由于電荷儲存層是氧化鉿納米晶體層，因此，電荷儲存層具有極高的高介電常數(shù)層對氧化硅層傳導(dǎo)帶的能障差(約2eV)，也有足夠深的捕足電荷能量深度(約1.5eV)以及大量的缺陷用來捕捉儲存電荷。因此，電荷儲存層的電荷捕捉效率佳，而可達(dá)到大的操作窗口。氧化鉿的高介電常數(shù)特性，將可縮減元件的等效厚度(Equivalent Oxide Thickness，EOT)，以更小的厚度而達(dá)到所需的電荷儲存效能，而獲得較高的元件密度。
以下再以另一種溝槽式快閃存儲單元與其制作過程來進(jìn)一步說明本發(fā)明的特點(diǎn)。
第二實(shí)施例圖2A至圖2E為本發(fā)明優(yōu)選實(shí)施例的快閃存儲器的制造流程圖。
首先，請參照圖2A，提供基底200?；?00例如是半導(dǎo)體硅基底。于基底200表面依序形成一層墊氧化層202與一層掩模層204。墊氧化層202的材料例如是氧化硅，而掩模層204的材料例如是氮化硅。然后，進(jìn)行光刻蝕刻工藝圖案化掩模層204與墊氧化層202以形成暴露基底200的開口(未圖示)。接著，以掩模層204為掩模，進(jìn)行蝕刻工藝，以在基底200中形成溝槽206。
然后，請參照圖2B，于基底200上形成一層共形的穿隧介電層208。穿隧介電層208的材料例如是氧化硅，穿隧介電層208的形成方法例如是熱氧化法或低壓化學(xué)氣相沉積法。之后，于基底200上形成一層共形的氧化鉿納米晶體層210。氧化鉿納米晶體層210的形成方法例如先于基底200上形成一層氧化鉿硅化物，然后，將基底200置于高真空下通入氧氣，經(jīng)過快速升溫回火(Rapid Thermal Annealing)工藝，以利用相分離(Phase Separation)的方式使此氧化鉿硅化物薄膜層分離，而產(chǎn)生被包于氧化硅中的氧化鉿納米晶體微粒。接著，于基底200上形成一層共形的阻擋介電層212。阻擋介電層212的材料例如為氧化硅，其形成方法例如是熱氧化法或低壓化學(xué)氣相沉積法。
之后，請參照圖2C，以各向異性蝕刻工藝移除溝槽206底部與溝槽206以外的穿隧介電層208、氧化鉿納米晶體層210以及阻擋介電層212，以暴露出基底200，而于溝槽206的側(cè)壁形成穿隧介電層208a、穿隧介電層208b、電荷儲存層210a、電荷儲存層210b、阻擋介電層212a以及阻擋介電層212b接著，在溝槽206底部所暴露的基底200中形成摻雜區(qū)214。摻雜區(qū)214的形成方法例如先以圖案化光致抗蝕劑層為掩模，再對基底200進(jìn)行離子注入工藝。摻雜區(qū)214將作為本發(fā)明的快閃存儲器的源極區(qū)。然后，于基底200上形成一層導(dǎo)體層。此導(dǎo)體層填滿溝槽206。此導(dǎo)體層的材料例如為摻雜多晶硅，其形成方法例如為以化學(xué)氣相沉積法于基底200上制作一層多晶硅層，再對此多晶硅層進(jìn)行一個離子注入工藝。接著，移除此導(dǎo)體層在溝槽206以外的部分，以形成控制柵極216。移除的方法例如以掩模層204為研磨終止層，對此導(dǎo)體層進(jìn)行化學(xué)機(jī)械研磨。
接著，請參照圖2D，移除掩模層204與墊氧化層202。移除掩模層204與墊氧化層202的方法例如為濕蝕刻。值得一提的是，移除掩模層104是以磷酸(H3PO4)來進(jìn)行濕式蝕刻。然而，此濕式蝕刻工藝有時會損害電荷儲存層210a與電荷儲存層210b，使所形成的快閃存儲器的電荷儲存層無法保存電荷。此濕式蝕刻工藝有時甚至?xí)p害阻擋介電層212a與阻擋介電層212b，使電荷儲存層210a與電荷儲存層210b分別與控制柵極216短路，造成元件失效。然而，本發(fā)明的快閃存儲器以氧化鉿納米晶體層來作為電荷儲存層，由于氧化鉿不易為磷酸所蝕刻，因此，移除掩模層204的濕式蝕刻工藝不會損害電荷儲存層210a、電荷儲存層210b、阻擋介電層212a與阻擋介電層212b，因而增加了工藝裕度。之后，于控制柵極216二側(cè)邊的基底200中形成二個摻雜區(qū)218，而形成方法例如經(jīng)過一層圖案化光致抗蝕劑層進(jìn)行離子注入法。摻雜區(qū)218將作為本發(fā)明快閃存儲單元的漏極區(qū)。
繼之，請參照圖2E，于控制柵極216上形成一層?xùn)砰g介電層220。柵間介電層220的材料例如為氧化硅，其形成方法例如利用熱氧化法或化學(xué)氣相沉積法沉積一層氧化硅，再進(jìn)行光刻蝕刻或直接進(jìn)行一干式蝕刻，以移除非覆蓋控制柵極216的氧化硅。接著，于基底上形成一層選擇柵極介電層221以覆蓋控制柵極216以外的基底200。選擇柵極介電層221的材料例如氧化硅，其形成方法例如為熱氧化法。之后，于基底200上形成一層導(dǎo)體層。此導(dǎo)體層的材料例如為摻雜多晶硅，其形成方法例如為以化學(xué)氣相沉積法于基底200上制作一層多晶硅層，再對此多晶硅層進(jìn)行一個離子注入工藝。之后，圖案化此導(dǎo)體層而形成選擇柵極222。接著，進(jìn)行后續(xù)工藝，以完成本發(fā)明存儲單元的制造。此后續(xù)工藝為本領(lǐng)域技術(shù)人員所熟知，故此處不再贅述。
值得一提的是，由于掩模層的材料通常為氮化硅，因此通常是磷酸(H3PO4)作為蝕刻劑，移除掩模層。若電荷儲存層的材料為氮化硅，則在移除掩模層時就會使電荷儲存層受到損害，而使所形成的快閃存儲器的電荷儲存層無法保存電荷。同樣的，若阻擋介電層的材料為氮化硅，則在移除掩模層時，阻擋介電層受到損害，使電荷儲存層與控制柵極短路。然而，這些問題在本發(fā)明的快閃存儲器不會發(fā)生。本發(fā)明的快閃存儲器以氧化鉿納米晶體層來作為電荷儲存層，由于氧化鉿不易為磷酸所蝕刻，因此，移除掩模層的濕式蝕刻工藝不會損害電荷儲存層。此外，由于本發(fā)明的電荷儲存層并非導(dǎo)體，盡管阻擋介電層有損傷，電荷儲存層與控制柵極層也不會短路。工藝裕度因此而大幅提升。
以下說明經(jīng)由上述工藝所形成的溝槽式快閃存儲單元的結(jié)構(gòu)。請參照圖2E，此溝槽式快閃存儲單元主要是由基底200、電荷儲存層210a、電荷儲存層210b、摻雜區(qū)214、控制柵極216、摻雜區(qū)218、穿隧介電層208a、穿隧介電層208b、阻擋介電層212a、阻擋介電層212b、柵間介電層220、選擇柵極介電層221以及二個選擇柵極222所構(gòu)成?；?00例如是硅基底，且基底200具有一個溝槽206。溝槽206內(nèi)壁設(shè)置了電荷儲存層210a與電荷儲存層210b。電荷儲存層210a與電荷儲存層210b的材料為氧化鉿納米晶體材料。
在溝槽206底部以下的基底200設(shè)置有一摻雜區(qū)214。摻雜區(qū)214作為本發(fā)明快閃存儲單元的源極區(qū)?？刂茤艠O216填滿溝槽206，同時與摻雜區(qū)214鄰接?？刂茤艠O216的材料例如為摻雜多晶硅。二個摻雜區(qū)218配置于控制柵極216兩側(cè)的基底200中，以作為本發(fā)明快閃存儲單元的漏極區(qū)。
穿隧介電層208a位于基底200與電荷儲存層210a之間。穿隧介電層208b位于基底200與電荷儲存層210b之間。阻擋介電層212a位于控制柵極216與電荷儲存層210a之間。阻擋介電層212b位于控制柵極216與電荷儲存層210b之間。穿隧介電層208a、穿隧介電層208b、阻擋介電層212a、阻擋介電層212b的材料例如為氧化硅。
控制柵極216與二個摻雜區(qū)218之間配置有選擇柵極222，選擇柵極222位于控制柵極216的兩側(cè)壁。選擇柵極222的材料例如為摻雜多晶硅。柵間介電層220位于控制柵極216與選擇柵極222之間，且柵間介電層220的材料例如為氧化硅。選擇柵極介電層221配置在選擇柵極222與基底200之間，選擇柵極介電層221的材料例如為氧化硅。
值得注意的是，由于電荷儲存層是氧化鉿納米晶體層，因此，電荷儲存層具有極高的高介電常數(shù)層對氧化硅層傳導(dǎo)帶的能障差(約2eV)，也有足夠深的捕足電荷能量深度(約1.5eV)以及大量的缺陷用來捕捉儲存電荷。因此，電荷儲存層的電荷捕捉效率佳，而可達(dá)到大的操作窗口。氧化鉿的高介電常數(shù)特性，將可縮減元件的等效厚度(Equivalent Oxide Thickness，EOT)，以更小的厚度而達(dá)到所需的電荷儲存效能，而獲得較高的元件密度。
雖然本發(fā)明以優(yōu)選實(shí)施例揭露如上，然而其并非用以限定本發(fā)明，本領(lǐng)域的技術(shù)人員在不脫離本發(fā)明的精神和范圍內(nèi)，可作些許的更動與潤飾，因此本發(fā)明的保護(hù)范圍應(yīng)當(dāng)以后附的權(quán)利要求所界定者為準(zhǔn)。
權(quán)利要求
1.一種快閃存儲單元，包括一基底，該基底中具有一溝槽；一第一導(dǎo)體層，設(shè)置于該基底上，并填滿該溝槽；二電荷儲存層，設(shè)置于該溝槽的兩側(cè)壁，且位于該第一導(dǎo)體層與該基底之間，該二電荷儲存層相隔一距離，該二電荷儲存層的材料包含氧化鉿納米晶體；一第一摻雜區(qū)，設(shè)置于該溝槽底部的該基底中，且位于該二電荷儲存層之間；以及二第二摻雜區(qū)，設(shè)置于該第一導(dǎo)體層兩側(cè)的該基底中。
2.如權(quán)利要求1所述的快閃存儲單元，其中在該二電荷儲存層與該基底之間還設(shè)置有一穿隧介電層。
3如權(quán)利要求2所述的快閃存儲單元，其中該隧介電層的材料包括氧化硅。
4.如權(quán)利要求1所述的快閃存儲單元，其中在該二電荷儲存層與該第一導(dǎo)體層之間還設(shè)置有一阻擋介電層。
5.如權(quán)利要求4所述的快閃存儲單元，其中該阻擋介電層的材料包括氧化硅。
6.如權(quán)利要求1所述的快閃存儲單元，其中該第一導(dǎo)體層為控制柵極。
7.如權(quán)利要求1所述的快閃存儲單元，其中該第一導(dǎo)體層的一部份延伸至該基底表面。
8.如權(quán)利要求1所述的快閃存儲單元，其中在該第一導(dǎo)體層與該二第二摻雜區(qū)之間還設(shè)置有二第二導(dǎo)體層，該二第二導(dǎo)體層位于該第一導(dǎo)體層的兩側(cè)壁。
9.如權(quán)利要求8所述的快閃存儲單元，其中該二第二摻雜區(qū)為漏極區(qū)，該第一摻雜區(qū)為源極區(qū)。
10.如權(quán)利要求9所述的快閃存儲單元，其中該第一導(dǎo)體層為控制柵極，該二第二導(dǎo)體層為選擇柵極。
11.如權(quán)利要求10所述的快閃存儲單元，其中該第一導(dǎo)體層與該二第二導(dǎo)體層之間還設(shè)置有一柵間介電層。
12.如權(quán)利要求10所述的快閃存儲單元，其中該二第二導(dǎo)體層與該基底之間還設(shè)置有一選擇柵極介電層。
13.一種快閃存儲單元的制造方法，包括提供一基底；于該基底上形成圖案化的一掩模層；以圖案化的該掩模層為掩模，蝕刻該基底，以于該基底中形成一溝槽；于該溝槽的兩側(cè)壁形成二電荷儲存層，該二電荷儲存層相隔一距離，并曝露部分該溝槽底部的該基底，該二電荷儲存層的材料包含氧化鉿納米晶體；于該溝槽底部的該基底中形成一第一摻雜區(qū)；于該基底上形成填滿該溝槽的一第一導(dǎo)體層；移除該掩模層；以及于該第一導(dǎo)體層二側(cè)邊的該基底中形成二第二摻雜區(qū)。
14.如權(quán)利要求13所述的快閃存儲單元的制造方法，其中于該基底中形成該溝槽的步驟后，還包括于該于該基底上形成一穿隧介電層。
15.如權(quán)利要求13所述的快閃存儲單元的制造方法，其中于該溝槽的二側(cè)壁形成該二電荷儲存層的步驟后，還包括于該二電荷儲存層上形成一阻擋介電層。
16.如權(quán)利要求13所述的快閃存儲單元的制造方法，其中該二第二摻雜區(qū)為漏極區(qū)，該第一摻雜區(qū)為源極區(qū)。
17.如權(quán)利要求13所述的快閃存儲單元的制造方法，其中該第一導(dǎo)體層為控制柵極。
18.如權(quán)利要求13所述的快閃存儲單元的制造方法，其中于該基底上形成填滿該溝槽的該第一導(dǎo)體層的步驟后，還包括于該第一導(dǎo)體層的側(cè)壁形成二第二導(dǎo)體層。
19.如權(quán)利要求18所述的快閃存儲單元的制造方法，其中于該第一導(dǎo)體層的側(cè)壁形成該二第二導(dǎo)體層的步驟前，還包括于該第一導(dǎo)體層上形成一柵間介電層。
20.如權(quán)利要求18所述的快閃存儲單元的制造方法，其中該第一導(dǎo)體層、該二第二導(dǎo)體層的材料為摻雜多晶硅。
21.如權(quán)利要求18所述的快閃存儲單元的制造方法，其中該二第二導(dǎo)體層為選擇柵極。
22.一種快閃存儲單元的制造方法，包括提供一基底；于該基底上形成圖案化的一掩模層；以圖案化的該掩模層為掩模，蝕刻該基底，以于該基底中形成一溝槽；移除該掩模層；于該基底上形成一電荷儲存層，該電荷儲存層的材料包含氧化鉿納米晶體；移除該溝槽底部的部分該電荷儲存層，留下位于溝槽側(cè)壁及該基底表面的該電荷儲存層；于該溝槽底部的該基底中形成一第一摻雜區(qū)；于該基底上形成填滿該溝槽的一導(dǎo)體層；圖案化該導(dǎo)體層，以形成一控制柵極；以及于該控制柵極二側(cè)邊的該基底中形成二第二摻雜區(qū)。
23.如權(quán)利要求22所述的快閃存儲單元的制造方法，其中移除該掩模層的步驟后，還包括于該于該基底上形成一穿隧介電層。
24.如權(quán)利要求22所述的快閃存儲單元的制造方法，其中于該基底上形成該電荷儲存層的步驟后，還包括于該電荷儲存層上形成一阻擋介電層。
25.如權(quán)利要求22所述的快閃存儲單元的制造方法，其中該二第二摻雜區(qū)為漏極區(qū)，該第一摻雜區(qū)為源極區(qū)。
26.如權(quán)利要求22所述的快閃存儲單元的制造方法，其中于該控制柵極二側(cè)邊的該基底中形成二第二摻雜區(qū)的步驟前，還包括于該控制柵極二側(cè)邊的該基底中形成二低摻雜區(qū)；以及于該控制柵極二側(cè)壁形成二間隙壁。
27.如權(quán)利要求22所述的快閃存儲單元的制造方法，其中該導(dǎo)體層的材料為摻雜多晶硅。
全文摘要
一種快閃存儲單元的制造方法。首先于基底上形成圖案化的掩模層。然后，以圖案化的掩模層為掩模，蝕刻基底，以于基底中形成溝槽。接著，于溝槽的兩側(cè)壁上形成二電荷儲存層，二電荷儲存層相隔一距離，并曝露部分溝槽底部的基底。電荷儲存層的材料包含氧化鉿納米晶體。繼之，于溝槽底部的基底中形成第一摻雜區(qū)。之后，于基底上形成填滿該溝槽的第一導(dǎo)體層，接著移除掩模層。然后，于第一導(dǎo)體層二側(cè)邊的基底中形成二個第二摻雜區(qū)。由于電荷儲存層的材料為氧化鉿納米晶體層，可減小存儲單元的尺寸，并增進(jìn)存儲單元的效能。
文檔編號H01L21/02GK1941377SQ20051010701
公開日2007年4月4日 申請日期2005年9月27日 優(yōu)先權(quán)日2005年9月27日
發(fā)明者許漢杰, 陳裕文, 姚永中 申請人:力晶半導(dǎo)體股份有限公司