專利名稱：快閃存儲裝置的制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種快閃存儲裝置，更具體而言，涉及一種能夠防止在單元結(jié)單位(cell junction unit)之間產(chǎn)生穿通泄漏電流的快閃存儲裝置的制造方法。
背景技術(shù)：
隨著快閃存儲裝置的集成水平增加，單元尺寸逐漸減小。特別是，在具有100nm或更小柵極長度的單元的情況下，可能由于小的柵極長度產(chǎn)生穿通泄漏電流，由此降低單元精度所要求的感測裕度(sensing margin)。
圖1是示出具有穿通和沒有穿通的單元的V-I特性的曲線圖。X軸表示任意單位(arbitrary unit)的柵極電壓。Y軸表示以安培為單位的漏極電流。
在圖1中，曲線A表示在具有約100nm柵極長度的單元中相對于柵極電壓的漏極電流的變化。如曲線A所示，相對于所施加的柵極電壓Vg得到了正常的漏極電流(Id)，而沒有產(chǎn)生穿通。
曲線B示出了在柵極長度減小的單元中的穿通泄漏電流。相對于所施加的柵極電壓Vg的漏極電流(Id)高于正常值(由曲線A示出)。在存儲器開發(fā)階段評估所述單元時，泄漏電流減小了單元的感測裕度，并且引起了各種誤差。
因此，為了改善單元特性，需要消除穿通泄漏電流。實(shí)現(xiàn)此的一個途徑是增大有效溝道長度。目前的方法利用了離子注入工藝期間減少的離子劑量來得到有效柵極長度。然而，該方法減小了流過單元自身的電流量。特別是，當(dāng)單元結(jié)的電阻由于離子劑量的降低而較高時，流過單元自身的電流量進(jìn)一步減小。
此外，在單元結(jié)形成工藝期間被注入的離子通過后續(xù)執(zhí)行的退火工藝被激活，由此產(chǎn)生瞬時增強(qiáng)擴(kuò)散(TED)，并減少了溝道摻雜分布。TED指的是在被注入工藝損傷的區(qū)域處不希望得到的摻雜劑的聚集。
在具有長的柵極長度的單元的情況下，盡管出現(xiàn)TED，因?yàn)槟軌蚓S持有效溝道長度，所以不會顯著降低硼(B)的濃度。由于在溝道中存在足夠的摻雜劑，所以這是可能的。在具有短的柵極長度的單元的情況下，不能有效補(bǔ)償由于TED的出現(xiàn)而導(dǎo)致的硼(B)濃度的降低。

發(fā)明內(nèi)容
本發(fā)明涉及一種快閃存儲裝置的制造方法，其中可以防止短柵極長度晶體管中的穿通泄漏電流在單元結(jié)單位之間出現(xiàn)。
在一個實(shí)施例中，一種快閃存儲裝置的制造方法包括以下步驟在其中界定了單元區(qū)域、低電壓區(qū)域和高電壓區(qū)域的半導(dǎo)體襯底之上形成柵極；僅使單元區(qū)域敞開來執(zhí)行離子注入工藝并在半導(dǎo)體襯底中形成單元結(jié)；執(zhí)行第一熱處理工藝；僅使低電壓區(qū)域敞開來執(zhí)行低濃度離子注入工藝；僅使高電壓區(qū)域敞開來執(zhí)行離子注入工藝；在柵極的側(cè)壁上形成間隙壁，并且僅使低電壓區(qū)域敞開來執(zhí)行高濃度離子注入工藝；以及執(zhí)行第二熱處理工藝。
在另一實(shí)施例中，一種快閃存儲裝置的制造方法包括以下步驟在其中界定了單元區(qū)域、低電壓區(qū)域和高電壓區(qū)域的半導(dǎo)體襯底之上形成柵極；僅使單元區(qū)域敞開來執(zhí)行離子注入工藝并在半導(dǎo)體襯底中形成單元結(jié)；僅使低電壓區(qū)域敞開來執(zhí)行低濃度離子注入工藝；僅使高電壓區(qū)域敞開來執(zhí)行離子注入工藝；在柵極的側(cè)壁上形成間隙壁，并且僅使低電壓區(qū)域敞開來執(zhí)行高濃度離子注入工藝；以及執(zhí)行快速熱退火(RTA)工藝。
在一個實(shí)施例中，一種快閃存儲裝置的制造方法包括在其中界定了單元區(qū)域、低電壓區(qū)域和高電壓區(qū)域的半導(dǎo)體襯底之上形成柵極。將第一離子注入到單元區(qū)域中，同時覆蓋低電壓區(qū)域和高電壓區(qū)域，以在半導(dǎo)體襯底中形成單元結(jié)。將第二離子注入到低電壓區(qū)域中，同時覆蓋單元區(qū)域和高電壓區(qū)域，該注入第二離子的步驟是低濃度離子注入工藝。將第三離子注入到高電壓區(qū)域中，同時覆蓋單元區(qū)域和低電壓區(qū)域。在柵極的側(cè)壁上形成間隙壁。將第四離子注入到低電壓區(qū)域中，該注入第四離子的步驟是高濃度離子注入工藝。在注入第四離子的步驟之后執(zhí)行快速熱退火(RTA)工藝。
在一個實(shí)施例中，一種快閃存儲裝置的制造方法包括在其中界定了單元區(qū)域、低電壓區(qū)域和高電壓區(qū)域的半導(dǎo)體襯底之上形成柵極。將第一離子注入到單元區(qū)域中以在單元區(qū)域中形成摻雜結(jié)，低電壓區(qū)域和高電壓區(qū)域被覆蓋以防止第一離子被注入到低電壓區(qū)域和高電壓區(qū)域中。利用快速退火工藝來激活注入到單元區(qū)域中的第一離子。執(zhí)行快速退火工藝不超過10分鐘?？焖偻嘶鸸に囀箚卧獏^(qū)域處的瞬時增強(qiáng)擴(kuò)散的出現(xiàn)最小化。
在另一實(shí)施例中，該方法還包括將第二離子注入到低電區(qū)域中，同時覆蓋單元區(qū)域和高電壓區(qū)域，使得第二離子不被注入到單元區(qū)域和高電壓區(qū)域中。將第三離子注入到高電壓區(qū)域中，同時覆蓋單元區(qū)域和低電壓區(qū)域，使得第三離子不被注入到單元區(qū)域和低電壓區(qū)域中?？焖偻嘶鸸に嚰せ钪辽俚谝浑x子和第二離子。
在另一實(shí)施例中，方法還包括將第四離子注入到低電壓區(qū)域中，同時覆蓋單元區(qū)域和高電壓區(qū)域，使得第四離子不被注入到單元區(qū)域和低電壓區(qū)域中；以及執(zhí)行熱處理工藝以激活至少第四離子。熱處理工藝還激活第三離子。


圖1是示出具有穿通和沒有穿通的單元的V-I特性的曲線圖；圖2A至2E是示出根據(jù)本發(fā)明一實(shí)施例的快閃存儲裝置的制造方法的截面圖；圖3是示出在執(zhí)行現(xiàn)有工藝和RTA時溝道硼濃度分布的曲線圖；圖4是示出在執(zhí)行現(xiàn)有工藝和RTA時單元的V-I特性變化的曲線圖。
具體實(shí)施例方式
參照圖2A，在具有單元區(qū)域和外圍區(qū)域的半導(dǎo)體襯底100上執(zhí)行Vt離子注入工藝。外圍區(qū)域是設(shè)置在單元區(qū)域的外圍的區(qū)域，并包括低電壓區(qū)域LV或高電壓區(qū)域HV或者這兩者。圖2A示出了Vt的單元區(qū)域C、低電壓區(qū)域LV和高電壓區(qū)域HV，它們被界定從而控制閾值電壓。在本實(shí)施方式中，Vt離子注入工藝包括注入硼(B)離子。在其他實(shí)施方式中，也可以使用除硼之外的摻雜劑。
在半導(dǎo)體襯底100上形成隧穿氧化物層102(或隧穿介電層)。形成用于浮置柵極的導(dǎo)電層104、介電層106和用于控制柵極的導(dǎo)電層108、110。用于浮置柵極的導(dǎo)電層104可以包括多晶硅，介電層106可以包括氧化物-氮化物-氧化物(ONO)結(jié)構(gòu)。用于控制柵極的導(dǎo)電層可以包括多晶硅和鎢(或金屬)。例如，導(dǎo)電層108可以是多晶硅層，導(dǎo)電層110可以是鎢層110。柵極結(jié)構(gòu)112包括導(dǎo)電層104(或第一多晶硅層)、介電層106、導(dǎo)電層108(或第二多晶硅層)和導(dǎo)電層110。
參考圖2B，在低電壓區(qū)域LV和高電壓區(qū)域HV之上形成第一光致抗蝕劑圖案114，同時保持單元區(qū)域C敞開。利用柵極結(jié)構(gòu)112作為掩模進(jìn)行離子注入工藝，從而在半導(dǎo)體襯底100中形成單元結(jié)116?？梢岳昧?P)和/或砷(As)源來執(zhí)行離子注入工藝以形成結(jié)區(qū)域。
在去除第一光致抗蝕劑圖案114之后，為了激活所注入的離子，執(zhí)行快速熱退火(RTA)工藝。在本實(shí)施方式中，所注入的離子是磷(P)和/或砷(As)?？梢栽?00至1200攝氏度的溫度范圍內(nèi)執(zhí)行RTA1秒至10分鐘。為了控制在RTA工藝期間進(jìn)入到半導(dǎo)體襯底100中的離子的擴(kuò)散，應(yīng)用斜線上升(ramp-up)方法。斜線上升速率設(shè)置在10至150攝氏度/秒的范圍內(nèi)。
參照圖2C，在高電壓區(qū)域HV和單元區(qū)域C之上形成第二光致抗蝕劑圖案117，同時保持低電壓區(qū)域LV敞開。使低電壓區(qū)域LV敞開同時覆蓋高電壓區(qū)域HV和單元區(qū)域C時，來執(zhí)行低濃度離子注入工藝。利用磷(P)和/或砷(As)來執(zhí)行低濃度離子注入工藝。所使用的注入能量為20至70keV。低濃度注入步驟形成了結(jié)118L。結(jié)118L具有1E12至1E14離子/cm2的濃度。
參照圖2D，去除第二光致抗蝕劑圖案117。在單元區(qū)域C和低電壓區(qū)域LV之上形成第三光致抗蝕劑圖案119，同時保持高電壓區(qū)域HV敞開。使高電壓區(qū)域HV敞開同時覆蓋單元區(qū)域C和低電壓區(qū)域LV，來執(zhí)行離子注入工藝。利用磷(P)來執(zhí)行離子注入工藝。所使用的注入能量為20至100keV。注入步驟形成了結(jié)118H。結(jié)118H具有1E12至1E14離子/cm2的濃度。
參照圖2E，去除第三光致抗蝕劑119。在高電壓區(qū)域已經(jīng)被注入有離子之后，在襯底之上形成絕緣層。蝕刻絕緣層以在柵極112的側(cè)面形成間隙壁120。低電壓區(qū)域LV敞開同時單元區(qū)域C和高電壓區(qū)域HV被覆蓋。利用柵極112和間隙壁120作為掩模在低電壓區(qū)域LV上執(zhí)行高濃度離子注入工藝，從而在半導(dǎo)體襯底110之內(nèi)形成輕摻雜漏極(LDD)結(jié)構(gòu)。
為了激活所注入的離子，執(zhí)行爐型熱處理工藝。正如此處所使用的，低濃度離子注入工藝和高濃度離子注入工藝作為相對術(shù)語而使用。也就是說，低濃度離子注入工藝提供了比高濃度離子注入工藝更低的離子濃度。
在一個實(shí)施例中，在爐型熱處理工藝之前執(zhí)行RTA工藝。否則，如果在爐型熱處理工藝之后執(zhí)行RTA工藝，則會損失RTA工藝的效果。例如驅(qū)動所注入的離子的RTA工藝阻止了TED的出現(xiàn)。如果首先執(zhí)行爐退火。則在襯底上已經(jīng)出現(xiàn)了TED。因此，在阻止TED方面，RTA工藝的使用效力降低。
在本發(fā)明的另一實(shí)施例中，在形成單元結(jié)116之后不執(zhí)行RTA工藝。在低電壓區(qū)域LV上執(zhí)行高濃度離子注入工藝，而在形成單元結(jié)116之后不執(zhí)行RTA工藝。然后執(zhí)行RTA工藝而不是進(jìn)行爐型熱處理工藝。
因而，激活了注入到結(jié)區(qū)域以及單元區(qū)域C、低電壓區(qū)域LV和高電壓區(qū)域HV中的離子。此外，由于沒有增加工藝步驟，所以沒有延長周轉(zhuǎn)時間(TAT)。
在圖3中，“a”是示出在進(jìn)行現(xiàn)有工藝時，即在使用爐退火以驅(qū)動離子時，相對于結(jié)深度的硼(B)濃度的曲線。曲線(b)示出了在進(jìn)行RTA工藝以用于驅(qū)動離子時相對于結(jié)深度的硼(B)的濃度。
從圖3中可以看到，相對于進(jìn)行現(xiàn)有工藝的情況(“a”)，在進(jìn)行RTA工藝的情況(“b”)下，在很大程度上防止了出現(xiàn)TED的區(qū)域中的硼(B)濃度的降低。因而，在防止穿通泄漏電流方面，RTA工藝提供了更好的特性。
參照圖4，“c”是示出在進(jìn)行RTA工藝時相對于所施加的柵極電壓Vg的漏極電流Id的曲線，“d”是示出在進(jìn)行現(xiàn)有工藝時相對于所施加的柵極電壓Vg的漏極電流Id的曲線。
從圖4中可以看到，“c”和“d”在“e”處具有相同的電流值。隨著TED的出現(xiàn)將更可能出現(xiàn)穿通泄漏電流，因?yàn)門ED將從單元溝道區(qū)域去除摻雜劑。而利用RTA工藝以激活離子，阻止了TED的出現(xiàn)。結(jié)果，沒有從單元溝道區(qū)域去除摻雜劑。
如上所述，根據(jù)本發(fā)明，在形成單元結(jié)之后，執(zhí)行RTA工藝以使TED的出現(xiàn)最小化。這能夠使溝道區(qū)域保持足夠數(shù)量的摻雜劑從而有效地用作溝道。
本發(fā)明的以上實(shí)施例是示例性的而非限制性的。各種替換和等同特征是可能的。其他添加、減少或修改基于本公開是明顯的并被認(rèn)為落入權(quán)利要求的范圍內(nèi)。
本申請要求于2006年5月29日提交的韓國專利申請10-2006-48231的優(yōu)先權(quán)，其全部內(nèi)容在此引入作為參考。
權(quán)利要求
1.一種快閃存儲裝置的制造方法，所述方法包括在其中界定了單元區(qū)域、低電壓區(qū)域和高電壓區(qū)域的半導(dǎo)體襯底之上形成柵極；使所述單元區(qū)域敞開同時覆蓋所述低電壓區(qū)域和所述高電壓區(qū)域來執(zhí)行離子注入工藝，從而在所述半導(dǎo)體襯底中形成單元結(jié)；在所述單元區(qū)域已被注入離子之后執(zhí)行所述襯底的第一熱處理工藝，所述第一熱處理工藝執(zhí)行不超過10分鐘；在所述低電壓區(qū)域上執(zhí)行低濃度離子注入工藝，同時覆蓋所述單元區(qū)域和所述高電壓區(qū)域；將離子注入到所述高電壓區(qū)域中，同時覆蓋所述單元區(qū)域和所述低電壓區(qū)域；在所述柵極的側(cè)壁上形成間隙壁；在敞開的所述低電壓區(qū)域上執(zhí)行高濃度離子注入工藝；以及在所述高濃度離子注入工藝之后執(zhí)行第二熱處理工藝。
2.根據(jù)權(quán)利要求1所述的方法，其中所述第一熱處理工藝是快速熱退火工藝，并且所述第二熱處理工藝是爐型熱處理工藝。
3.根據(jù)權(quán)利要求1所述的方法，其中在800至1200攝氏度的溫度范圍內(nèi)執(zhí)行所述第一熱處理工藝1秒至10分鐘。
4.根據(jù)權(quán)利要求1所述的方法，其中所述第一熱處理工藝應(yīng)用了斜線上升方法，斜線上升速率設(shè)置在10至150攝氏度/秒的范圍內(nèi)。
5.一種快閃存儲裝置的制造方法，所述方法包括在其中界定了單元區(qū)域、低電壓區(qū)域和高電壓區(qū)域的半導(dǎo)體襯底之上形成柵極；將第一離子注入到所述單元區(qū)域中，同時覆蓋所述低電壓區(qū)域和所述高電壓區(qū)域，以在所述半導(dǎo)體襯底中形成單元結(jié)；將第二離子注入到所述低電壓區(qū)域中，同時覆蓋所述單元區(qū)域和所述高電壓區(qū)域，所述第二離子注入的步驟是低濃度離子注入工藝；將第三離子注入到所述高電壓區(qū)域中，同時覆蓋所述單元區(qū)域和所述低電壓區(qū)域；在所述柵極的側(cè)壁上形成間隙壁；將第四離子注入到所述低電壓區(qū)域中，所述第四離子注入的步驟是高濃度離子注入工藝；以及在所述第四離子注入的步驟之后執(zhí)行快速熱退火工藝以激活所述離子。
6.根據(jù)權(quán)利要求5所述的方法，其中在800至1200攝氏度的溫度范圍內(nèi)執(zhí)行所述快速熱退火工藝1秒至10分鐘。
7.根據(jù)權(quán)利要求5所述的方法，其中所述快速熱退火工藝應(yīng)用了斜線上升方法，斜線上升速率設(shè)置在10至150攝氏度/秒的范圍內(nèi)。
8.根據(jù)權(quán)利要求5所述的方法，其中執(zhí)行所述注入第四離子的步驟同時覆蓋所述單元區(qū)域和所述高電壓區(qū)域。
9.一種快閃存儲裝置的制造方法，所述方法包括在其中界定了單元區(qū)域、低電壓區(qū)域和高電壓區(qū)域的半導(dǎo)體襯底之上形成柵極；將第一離子注入到所述單元區(qū)域中以在所述單元區(qū)域中形成摻雜結(jié)，所述低電壓區(qū)域和所述高電壓區(qū)域被覆蓋以防止所述第一離子被注入到所述低電壓區(qū)域和所述高電壓區(qū)域中；以及利用快速退火工藝來激活注入到所述單元區(qū)域中的第一離子。
10.根據(jù)權(quán)利要求9所述的方法，其中所述快速退火工藝執(zhí)行不超過10分鐘。
11.根據(jù)權(quán)利要求9所述的方法，其中所述快速退火工藝使所述單元區(qū)域處的瞬時增強(qiáng)擴(kuò)散的出現(xiàn)最小化。
12.根據(jù)權(quán)利要求9所述的方法，還包括將第二離子注入到所述低電區(qū)域中，同時覆蓋所述單元區(qū)域和所述高電壓區(qū)域，使得所述第二離子不被注入到所述單元區(qū)域和所述高電壓區(qū)域中；以及將第三離子注入到所述高電壓區(qū)域中，同時覆蓋所述單元區(qū)域和所述低電壓區(qū)域，使得所述第三離子不被注入到所述單元區(qū)域和所述低電壓區(qū)域中。
13.根據(jù)權(quán)利要求12所述的方法，所述方法還包括將第四離子注入到所述低電壓區(qū)域中，同時覆蓋所述單元區(qū)域和所述高電壓區(qū)域，使得所述第四離子不被注入到所述單元區(qū)域和所述低電壓區(qū)域中；以及執(zhí)行熱處理工藝以激活至少所述第四離子。
14.根據(jù)權(quán)利要求13所述的方法，其中所述熱處理工藝激活所述第三離子。
15.根據(jù)權(quán)利要求12所述的方法，其中所述快速退火工藝激活至少所述第一離子和所述第二離子。
全文摘要
本發(fā)明公開了一種快閃存儲裝置的制造方法，包括在其中界定了單元區(qū)域、低電壓區(qū)域和高電壓區(qū)域的半導(dǎo)體襯底之上形成柵極。將第一離子注入到單元區(qū)域中以在單元區(qū)域中形成摻雜結(jié)，低電壓區(qū)域和高電壓區(qū)域被覆蓋以防止第一離子被注入到低電壓區(qū)域和高電壓區(qū)域中。利用快速退火工藝來激活注入到單元區(qū)域中的第一離子。執(zhí)行快速退火工藝不超過10分鐘?？焖偻嘶鸸に囀箚卧獏^(qū)域處的瞬時增強(qiáng)擴(kuò)散的出現(xiàn)最小化。
文檔編號H01L21/8247GK101083230SQ200710007959
公開日2007年12月5日 申請日期2007年2月1日 優(yōu)先權(quán)日2006年5月29日
發(fā)明者樸丙洙 申請人:海力士半導(dǎo)體有限公司