體襯底中還可以形成有埋層等。由于是作為測(cè)試結(jié)構(gòu)，因此，可以盡可能的采用與制造FinFET器件相同的半導(dǎo)體襯底。
[0027]在本實(shí)用新型中，通過(guò)設(shè)置多個(gè)檢測(cè)部分100，并且使得每個(gè)檢測(cè)部分至少在源漏區(qū)的寬度和/或插塞103的數(shù)量上有著不同，從而經(jīng)過(guò)WAT測(cè)試，通過(guò)測(cè)試獲得的電性參數(shù)，就能夠分析出源漏區(qū)應(yīng)力及金屬硅化物層的薄層電阻對(duì)FinFET各自產(chǎn)生的影響。
[0028]下面請(qǐng)參考圖3，對(duì)本實(shí)用新型的FinFET檢測(cè)結(jié)構(gòu)的優(yōu)選實(shí)施例進(jìn)行說(shuō)明。
[0029]如圖3所示，包括所述多個(gè)檢測(cè)部分100組成相鄰的第一檢測(cè)區(qū)域200和第二檢測(cè)區(qū)域300，所述第一檢測(cè)區(qū)域200中檢測(cè)部分100的數(shù)量多于第二檢測(cè)區(qū)域300中檢測(cè)部分100的數(shù)量。作為示例，這里的檢測(cè)部分100示出了4個(gè)鰭102。
[0030]所述第一檢測(cè)區(qū)域200中的檢測(cè)部分100呈陣列分布，例如是m排η列(m、n為正整數(shù))，并且，在每排(即每列)中，檢測(cè)部分100的數(shù)量可以不同。在本實(shí)施例中，設(shè)置為第一排的數(shù)量最多。這一設(shè)計(jì)思想為在同一排中限制插塞的數(shù)量一致，源漏區(qū)的寬度不同；而在同一列中限制源漏區(qū)的寬度一致，插塞的數(shù)量不同。從而排列出具有不同規(guī)格參數(shù)的檢測(cè)部分 100
[0031]具體的，在第一排中包括源漏區(qū)的寬度最小的檢測(cè)部分100及源漏區(qū)的寬度最大的檢測(cè)部分100，這η個(gè)檢測(cè)部分100的源漏區(qū)的寬度逐漸增加，所述源漏區(qū)的寬度需滿(mǎn)足相應(yīng)產(chǎn)品的設(shè)計(jì)規(guī)則。并且，在第一排中，插塞103為在柵極101兩側(cè)各一個(gè)，且在每個(gè)檢測(cè)部分100中，插塞103距離柵極101的距離是相同的。那么在第二排中，則是相比第一排在對(duì)應(yīng)的每列上，檢測(cè)部分100的插塞103不同，而由于第一排的第一個(gè)檢測(cè)部分100的源漏區(qū)的寬度最小，只能夠在柵極101兩側(cè)各形成一個(gè)插塞，故第二排的第一個(gè)檢測(cè)部分100是對(duì)應(yīng)于第一排的第二個(gè)檢測(cè)部分100，因而相比第一排的檢測(cè)部分100的數(shù)量要少一個(gè)。同樣的，之后其余排也依據(jù)源漏區(qū)的寬度進(jìn)行排列。當(dāng)然，依據(jù)源漏區(qū)的寬度，插塞103的數(shù)量將進(jìn)行增加，例如在本實(shí)施例中，第一排中第二個(gè)檢測(cè)部分100的源漏區(qū)的寬度，可以滿(mǎn)足最多在柵極101兩側(cè)各形成三個(gè)插塞103，故在第三排中檢測(cè)部分100的數(shù)量與第二排中檢測(cè)部分100的數(shù)量相同。
[0032]相應(yīng)的，由圖3可以看出，第一列為一個(gè)檢測(cè)部分100，第二列為三個(gè)檢測(cè)部分100，即每列中所述檢測(cè)部分的數(shù)量遞增。而且自第二列起每列中每個(gè)檢測(cè)部分100源漏區(qū)的寬度相同，插塞103的數(shù)量遞增。
[0033]在所述第一檢測(cè)區(qū)域200中，每排中插塞103的數(shù)量一致，而源漏區(qū)的寬度不同，從而可以在經(jīng)過(guò)WAT測(cè)試后，直觀的得知源漏區(qū)應(yīng)力對(duì)FinFET產(chǎn)生的影響。而在每列中，源漏區(qū)的寬度一致，插塞103的數(shù)量不同，從而可以在經(jīng)過(guò)WAT測(cè)試后，直觀的得知接金屬硅化物層對(duì)FinFET產(chǎn)生的影響。進(jìn)一步的，通過(guò)結(jié)合每行每列，可以得出源漏區(qū)應(yīng)力和金屬娃化物層對(duì)FinFET能夠共同產(chǎn)生何種影響。
[0034]如圖3所示，本實(shí)施例的FinFET檢測(cè)結(jié)構(gòu)還包括所述第二檢測(cè)區(qū)域300。所述第二檢測(cè)區(qū)域300包括第一檢測(cè)部分301和第二檢測(cè)部分302，二者皆是位于柵極101兩側(cè)的插塞103數(shù)量不同，并且二者同側(cè)的插塞103數(shù)量也不同。優(yōu)選的，第一檢測(cè)部分301在柵極101第一側(cè)(如圖中左側(cè))處形成有兩個(gè)插塞103，在柵極101第二側(cè)(如圖中右側(cè))處形成有一個(gè)插塞103;而第二檢測(cè)部分301則正好相反，即在柵極101第一側(cè)(如圖中左側(cè))處形成有一個(gè)插塞103，在柵極101第二側(cè)(如圖中右側(cè))處形成有兩個(gè)插塞103。由此，經(jīng)過(guò)WAT測(cè)試后，能夠得知金屬硅化物層對(duì)柵極101兩側(cè)會(huì)產(chǎn)生何種影響。當(dāng)然，所述第一檢測(cè)部分301和第二檢測(cè)部分302的插塞103的數(shù)量并不限于此，其他數(shù)量也都是可以的，且不會(huì)影響測(cè)試結(jié)果。
[0035]可見(jiàn)，本實(shí)用新型的FinFET檢測(cè)結(jié)構(gòu)，能夠檢測(cè)源漏區(qū)應(yīng)力及金屬硅化物層的薄層電阻對(duì)FinFET各自產(chǎn)生的影響，解決了現(xiàn)有技術(shù)中所需要解決的問(wèn)題，從而有助于提高FinFET的性能。
[0036]顯然，本領(lǐng)域的技術(shù)人員可以對(duì)本實(shí)用新型進(jìn)行各種改動(dòng)和變型而不脫離本實(shí)用新型的精神和范圍。這樣，倘若本實(shí)用新型的這些修改和變型屬于本實(shí)用新型權(quán)利要求及其等同技術(shù)的范圍之內(nèi)，則本實(shí)用新型也意圖包含這些改動(dòng)和變型在內(nèi)。
【主權(quán)項(xiàng)】
1.一種FinFET檢測(cè)結(jié)構(gòu)，其特征在于，包括多個(gè)檢測(cè)部分，每個(gè)檢測(cè)部分包括形成于一半導(dǎo)體基底上的鰭、橫跨所述鰭的柵極、形成于所述鰭下方并位于所述柵極兩側(cè)的源漏區(qū)、位于源漏區(qū)上的插塞以及連接所述源漏區(qū)和插塞的金屬硅化物層，所述多個(gè)檢測(cè)部分至少源漏區(qū)的寬度和/或插塞的數(shù)量不同。2.如權(quán)利要求1所述的FinFET檢測(cè)結(jié)構(gòu)，其特征在于，所述多個(gè)檢測(cè)部分組成相鄰的第一檢測(cè)區(qū)域和第二檢測(cè)區(qū)域，所述第一檢測(cè)區(qū)域中檢測(cè)部分的數(shù)量多于第二檢測(cè)區(qū)域中檢測(cè)部分的數(shù)量。3.如權(quán)利要求2所述的FinFET檢測(cè)結(jié)構(gòu)，其特征在于，所述第一檢測(cè)區(qū)域中的檢測(cè)部分呈陣列分布。4.如權(quán)利要求3所述的FinFET檢測(cè)結(jié)構(gòu)，其特征在于，在每排中，每個(gè)檢測(cè)部分插塞數(shù)量相同，源漏區(qū)的寬度逐漸增大。5.如權(quán)利要求3所述的FinFET檢測(cè)結(jié)構(gòu)，其特征在于，在每列中，所述檢測(cè)部分的數(shù)量遞增。6.如權(quán)利要求5所述的FinFET檢測(cè)結(jié)構(gòu)，其特征在于，第一列為一個(gè)檢測(cè)部分。7.如權(quán)利要求6所述的FinFET檢測(cè)結(jié)構(gòu)，其特征在于，自第二列起每列中每個(gè)檢測(cè)部分源漏區(qū)的寬度相同，插塞的數(shù)量遞增。8.如權(quán)利要求2所述的FinFET檢測(cè)結(jié)構(gòu)，其特征在于，所述第二檢測(cè)區(qū)域中包括兩個(gè)檢測(cè)部分。9.如權(quán)利要求8所述的FinFET檢測(cè)結(jié)構(gòu)，其特征在于，所述兩個(gè)檢測(cè)部分皆是位于柵極兩側(cè)的插塞數(shù)量不同，所述兩個(gè)檢測(cè)部分彼此位于柵極異側(cè)的插塞數(shù)量相同。10.如權(quán)利要求9所述的FinFET檢測(cè)結(jié)構(gòu)，其特征在于，在一個(gè)檢測(cè)部分中，柵極兩側(cè)的插塞數(shù)量分布為一個(gè)和兩個(gè)。
【專(zhuān)利摘要】本實(shí)用新型揭示了一種FinFET檢測(cè)結(jié)構(gòu)。所述FinFET檢測(cè)結(jié)構(gòu)包括多個(gè)檢測(cè)部分，每個(gè)檢測(cè)部分包括形成于一半導(dǎo)體基底上的鰭、橫跨所述鰭的柵極、形成于所述鰭下方并位于所述柵極兩側(cè)的源漏區(qū)、位于源漏區(qū)上的插塞以及連接所述源漏區(qū)和插塞的金屬硅化物層；所述多個(gè)檢測(cè)部分至少源漏區(qū)的寬度和/或插塞的數(shù)量不同。與現(xiàn)有技術(shù)相比，本實(shí)用新型中能夠檢測(cè)源漏區(qū)應(yīng)力及金屬硅化物層的薄層電阻對(duì)FinFET各自產(chǎn)生的影響，從而有助于提高FinFET的性能。
【IPC分類(lèi)】H01L29/78, H01L21/66, H01L23/544
【公開(kāi)號(hào)】CN205211742
【申請(qǐng)?zhí)枴緾N201521080660
【發(fā)明人】謝欣云
【申請(qǐng)人】中芯國(guó)際集成電路制造（天津）有限公司, 中芯國(guó)際集成電路制造(上海)有限公司
【公開(kāi)日】2016年5月4日
【申請(qǐng)日】2015年12月18日