用于通過氫處理控制多柵極FinFET裝置外延擴展結(jié)的方法和結(jié)構(gòu)的制作方法
【專利摘要】實施例針對：形成包括至少一個鰭片、柵極以及間隔件的結(jié)構(gòu)，對所述結(jié)構(gòu)應(yīng)用退火工藝以生成在所述至少一個鰭片與所述間隔件之間的間隙，以及在所述間隔件與所述至少一個鰭片之間的間隙中生長外延半導(dǎo)體層。
【專利說明】
用于通過氫處理控制多柵極F i nFET裝置外延擴展結(jié)的方法和結(jié)構(gòu)
技術(shù)領(lǐng)域
[0001]本發(fā)明總體涉及計算機技術(shù)，并且更具體地，涉及半導(dǎo)體裝置的制備，諸如鰭片式場效應(yīng)晶體管(FinFET)的制備。
【背景技術(shù)】
[0002]摻雜劑擴散可以與FinFET結(jié)工程關(guān)聯(lián)地使用。例如，摻雜劑擴散用于擴展重疊(extens1n over lap)形成?？赡苡龅脚c間隔件(spacer)摻雜和所得到的結(jié)梯度有關(guān)的問題。可能難以提供或獲得在一個或多個鰭片與柵極之間的區(qū)域中的摻雜(潛在地與間隔件或絕緣體有關(guān))。傳統(tǒng)地，使用注入劑來實現(xiàn)摻雜。然而，注入劑可能引起對鰭片的損壞，這導(dǎo)致關(guān)于電阻的不期望增大。

【發(fā)明內(nèi)容】

[0003]—些實施例針對一種用于制備半導(dǎo)體裝置的方法，該方法包括:形成包括柵極、間隔件和至少一個鰭片的結(jié)構(gòu)，對所述結(jié)構(gòu)應(yīng)用退火工藝以創(chuàng)建在所述至少一個鰭片與所述間隔件之間的間隙，以及在所述間隔件與所述至少一個鰭片之間的間隙中生長外延半導(dǎo)體層。
[0004]—些實施例針對一種半導(dǎo)體裝置，所述半導(dǎo)體裝置包括:鰭片，形成在鰭片上的柵極，形成在柵極和鰭片上的間隔件，以及形成在鰭片與間隔件之間的間隙中的外延層，該間隙是對裝置應(yīng)用退火工藝而得到的。
[0005]—些實施例針對一種鰭片式場效應(yīng)晶體管(FinFET)，該FinFET包括:多個硅鰭片，形成在所述鰭片之上的柵極，形成在所述鰭片的至少一部分和所述柵極之上的間隔件，以及形成在每個鰭片與所述間隔件之間的間隙中的外延層，其中所述間隙基于對該晶體管應(yīng)用退火工藝而形成。
[0006]通過本文描述的技術(shù)還實現(xiàn)另外的特征和優(yōu)點。本文中詳細(xì)描述了其它的實施例和方面。為了更好理解，請參考說明書和附圖。
【附圖說明】
[0007]在本申請文件的結(jié)尾處，在權(quán)利要求書中特別指出作為本發(fā)明的主題，并明確要求對其進(jìn)行保護。從以下結(jié)合附圖進(jìn)行的詳細(xì)的描述，以上及其它特征和優(yōu)點將變得明顯，在附圖中:
[0008 ]圖1A是根據(jù)一個或多個實施例的結(jié)構(gòu)的示例性圖示；
[0009]圖1B示出了沿著圖1A示出的線A-A’的圖1A的結(jié)構(gòu)的前透視圖；
[0010]圖1C示出了沿著圖1A示出的線B-B’的圖1A的結(jié)構(gòu)的側(cè)透視圖；
[0011 ]圖2A示出了根據(jù)一個或多個實施例的圖1A的結(jié)構(gòu)在退火后的示例性圖示；
[0012]圖2B示出了沿著圖2A示出的線A-A’的圖2A的結(jié)構(gòu)的前透視圖；
[0013]圖2C示出了沿著圖2A示出的線B-B’的圖2A的結(jié)構(gòu)的側(cè)透視圖；
[0014]圖3A是根據(jù)一個或多個實施例的圖2A的結(jié)構(gòu)在外延(epi)生長/插入后的示例性圖示；
[0015]圖3B示出了沿著圖3A示出的線A-A’的圖3A的結(jié)構(gòu)的前透視圖；
[0016]圖3C示出了沿著圖3A示出的線B-B’的圖3A的結(jié)構(gòu)的側(cè)透視圖；以及
[0017]圖4是根據(jù)一個或多個實施例的示例性方法的流程圖。
【具體實施方式】
[0018]注意，在以下描述和附圖中闡述了元件之間的各種連接(其內(nèi)容通過引用包括在本文中)。注意，這些連接一般可以是直接的或間接的，除非另有說明，并且本說明書在這方面并不意圖作為限制性的。在這點上，實體的耦接可以指直接連接或間接連接。
[0019]轉(zhuǎn)向圖1A-1C，示出了結(jié)構(gòu)100的示例性實施例。結(jié)構(gòu)100被示出為包括一個或多個硅(Si)鰭片102以及間隔件104和PC 106。如圖1A示出的，鰭片102可以基本上彼此平行。PC106可以對應(yīng)于結(jié)構(gòu)100的柵極。間隔件104可以通過在結(jié)構(gòu)100的柵極/PC 106與源極-漏極區(qū)域之間提供絕緣來保護柵極/PC 106。
[0020]鰭片102、間隔件104和PC 106可以形成在掩埋氧化物(BOX) 108上。BOX層108可以是絕緣體上半導(dǎo)體(SOI)襯底(例如，硅-氧化物-硅堆疊件)的一部分。
[0021 ] 轉(zhuǎn)向圖2A-2C，示出了應(yīng)用退火工藝后的結(jié)構(gòu)100。例如，可以在大致以下的條件應(yīng)用氫氣(H2)退火:750攝氏度和10托持續(xù)5分鐘?；谠撏嘶穑捚?02可以經(jīng)歷收縮，在鰭片102與間隔件104之間留下間隙或空間(虛線環(huán)206表示，或在虛線環(huán)206附近)，如圖2A-2C所示。退火工藝一般可以使鰭片102相對于結(jié)構(gòu)100保留在適當(dāng)位置(例如，鰭片可以不受干擾)，并且可以用作用于創(chuàng)建大致均勻的間隙/空間206的受控工藝。該退火工藝可以與傳統(tǒng)工藝形成對照，其中傳統(tǒng)工藝:(I)傾向于本質(zhì)上是手動的，(2)顛倒或移動鰭片，以及(3)傾向于缺乏均勻一致性。如以下描述的，可以執(zhí)行本文描述的退火工藝以促進(jìn)外延(epi)層的生長。
[0022]間隙/空間206可以被創(chuàng)建以允許在鰭片102的暴露的硅表面上生長epi層。對于η型裝置，可以使用磷摻雜的多晶硅。對于P型裝置，可以使用硼。在一些實施例中，可以使用其它類型的材料或摻雜劑。
[0023]轉(zhuǎn)向圖3A-3C，示出了在間隔件104與鰭片102之間的間隙/空間206中生長epi 312后的結(jié)構(gòu)100 ^pi 312可以確保適當(dāng)?shù)臄U展重疊以及受抑制的擴展結(jié)(extens1njunct1n)梯度。較陡的結(jié)(更小的結(jié)梯度)有助于改善柵極短溝道控制，并因此，在晶體管處于關(guān)斷狀態(tài)時有更小的泄漏電流。典型地，可以利用降低的熱預(yù)算(更小的摻雜劑擴散)實現(xiàn)這種結(jié)。但是，熱預(yù)算方面的降低/更低的摻雜劑擴散可能導(dǎo)致不充分的摻雜劑激活，并因此，增大串聯(lián)電阻。由于降低了摻雜劑需要擴散的距離，因此本文描述的實施例可以實現(xiàn)陡的擴展結(jié)而無需對摻雜劑激活進(jìn)行折衷。
[0024]現(xiàn)在轉(zhuǎn)向圖4，示出了根據(jù)一個或多個實施例的示例性方法400的流程圖。方法400可以用于提供一種受控工藝，該工藝用于摻雜FinFET結(jié)構(gòu)同時使得對鰭片的移動、改變或損壞最小化。
[0025]在塊402中，可以構(gòu)建FinFET結(jié)構(gòu)。例如，在塊402中構(gòu)建的FinFET結(jié)構(gòu)一般可以對應(yīng)于圖1A-1C中示出的結(jié)構(gòu)100。
[0026]在塊404中，可以向塊402中構(gòu)建的結(jié)構(gòu)應(yīng)用退火工藝。退火工藝可以導(dǎo)致在結(jié)構(gòu)中生成空間或間隙。例如，可以在間隔件(例如，間隔件104)與一個或多個鰭片(例如，鰭片102)之間生成空間或間隙，如圖2A-2C所示。
[0027]在塊406中，可以在塊404中生成的間隙/空間中生長或插入epi。以這種方式，相對于傳統(tǒng)解決方案，可以更有效地傳遞摻雜劑，并可以獲得適當(dāng)?shù)臄U展重疊和受抑制的擴展結(jié)梯度。
[0028]方法400是示例性的。在一些實施例中，塊中的一個或多個(或其部分)可以是可選的。在一些實施例中，可以包括未示出的一個或多個塊或操作。在一些實施例中，可以以不同于圖4中示出的順序或序列執(zhí)行塊或操作。
[0029]本公開的實施例可以用于形成與柵極邊緣緊鄰(在偏移間隔件之下)的擴展(例如，epi擴展)。一個或多個工藝可以是自對準(zhǔn)的，其中可以由靠近間隔件的幾何特征限制氫氣(H2)擴散以防止柵極到源極-漏極區(qū)域的短路。
[0030]本文描述的示例性例子包括對各種元件、材料和化合物的引述。本領(lǐng)域技術(shù)人員將認(rèn)識到，本文具體引述的這些元件、材料和化合物可以被其它元件、材料和化合物替代。
[0031]在一些實施例中，可以在給定的位置處和/或與一個或多個設(shè)備或系統(tǒng)的操作相關(guān)聯(lián)地，進(jìn)行各種功能或動作。在一些實施例中，可以在第一裝置或位置處執(zhí)行給定的功能或動作的一部分，而在一個或多個另外的裝置或位置處執(zhí)行功能或動作的其余部分。
[0032]本文使用的術(shù)語僅是為了描述特定實施例的目的，而不是限制性的。如本文中所使用的，單數(shù)形式“一”和“該”意在也包括復(fù)數(shù)形式，除非上下文明確另外說明。還將理解，當(dāng)在說明書中使用時，術(shù)語“包括”和/或“包含”指示所陳述的特征、整體、步驟、操作、元件和/或組件的存在，但并不排除一個或多個其它特征、整體、步驟、操作、元件、組件和/或它們的集合的存在或添加。
[0033]在以下權(quán)利要求中的所有裝置(means)或步驟加功能元素的對應(yīng)的結(jié)構(gòu)、材料、動作和等同物意在包括結(jié)合其它權(quán)利要求元素來如具體要求保護的那樣執(zhí)行功能的任何結(jié)構(gòu)、材料或動作。本公開呈現(xiàn)用于例示和說明的目的，而并不意圖是窮盡的或限于所公開的形式。對本領(lǐng)域普通技術(shù)人員而言，各種修改和變形將是顯然的，而不脫離本公開的范圍和精神。實施例被選擇和描述以最佳地解釋本公開的原理和實際應(yīng)用，并使得本領(lǐng)域普通技術(shù)人員能夠理解本公開各種實施例具有各種修改以適合于所構(gòu)思的特定使用。
[0034]在此所描述的示圖是示例性的?？梢詫Ρ疚拿枋龅氖緢D或步驟(或操作)做出各種變型，而不脫離本公開的精神。例如，可以以不同的順序執(zhí)行步驟，或者可以添加、刪除或修改步驟。所有這些變型認(rèn)為是本公開的一部分。
[0035]本領(lǐng)域技術(shù)人員將理解，不管是現(xiàn)在還是未來，可以做出各種改進(jìn)和增強，這落入以下權(quán)利要求的范圍內(nèi)。
【主權(quán)項】
1.一種用于制備半導(dǎo)體裝置的方法，所述方法包括: 形成包括至少一個鰭片、柵極、和間隔件的結(jié)構(gòu)； 對所述結(jié)構(gòu)應(yīng)用退火工藝以生成在所述至少一個鰭片與所述間隔件之間的間隙；以及 在所述間隔件與所述至少一個鰭片之間的所述間隙中生長外延半導(dǎo)體層。2.根據(jù)權(quán)利要求1所述的方法，其中所述至少一個鰭片包括硅。3.根據(jù)權(quán)利要求1所述的方法，其中所述間隔件將所述柵極與所述結(jié)構(gòu)的源極-漏極區(qū)域絕緣開。4.根據(jù)權(quán)利要求1所述的方法，其中所述至少一個鰭片、所述間隔件在掩埋氧化物(box)層上形成，所述掩埋氧化物層是硅-氧化物-硅堆疊的一部分。5.根據(jù)權(quán)利要求1所述的方法，其中所述退火工藝是氫氣退火工藝。6.根據(jù)權(quán)利要求5所述的方法，其中在大致以下的條件應(yīng)用所述退火工藝:750攝氏度，1托，持續(xù)5分鐘。7.—種半導(dǎo)體裝置，包括: 魚耆片； 在所述鰭片上形成的柵極； 在所述柵極和所述鰭片上形成的間隔件；以及 在所述鰭片與所述間隔件之間的間隙中形成的外延層，所述間隙是對所述裝置應(yīng)用退火工藝而得到的。8.根據(jù)權(quán)利要求7所述的半導(dǎo)體裝置，其中所述鰭片包括硅。9.根據(jù)權(quán)利要求7所述的半導(dǎo)體裝置，其中所述間隔件將所述柵極與和所述裝置相關(guān)聯(lián)的源極-漏極區(qū)域絕緣開。10.根據(jù)權(quán)利要求7所述的半導(dǎo)體裝置，其中所述鰭片在掩埋氧化物(box)層上形成，并且其中所述掩埋氧化物層是硅-氧化物-硅堆疊的一部分。11.根據(jù)權(quán)利要求7所述的半導(dǎo)體裝置，其中所述退火工藝是氫氣退火工藝。12.根據(jù)權(quán)利要求11所述的半導(dǎo)體裝置，其中在大致以下的條件應(yīng)用所述退火工藝:750攝氏度，10托，持續(xù)5分鐘。13.一種鰭片式場效應(yīng)晶體管FinFET，包括: 多個硅鰭片； 在所述鰭片之上形成的柵極； 在所述鰭片的至少一部分和所述柵極之上形成的間隔件；以及 在所述鰭片中的每一個鰭片與所述間隔件之間的間隙中形成的外延層，其中所述間隙是基于對所述晶體管應(yīng)用退火工藝而形成的。14.根據(jù)權(quán)利要求13所述的FinFET，其中所述間隔件將所述柵極與所述FinFET的源極-漏極區(qū)域絕緣開。15.根據(jù)權(quán)利要求13所述的FinFET，其中所述鰭片在掩埋氧化物(box)層上形成，并且其中所述掩埋氧化物層是硅-氧化物-硅堆疊的一部分。16.根據(jù)權(quán)利要求13所述的FinFET，其中所述退火工藝是氫氣退火工藝。17.根據(jù)權(quán)利要求13所述的FinFET，其中在大致以下的條件應(yīng)用所述退火工藝:750攝氏度，10托，持續(xù)5分鐘。18.根據(jù)權(quán)利要求13所述的FinFET，其中所述FinFET是η型裝置，并且其中與所述外延層關(guān)聯(lián)地使用摻雜磷的多晶硅。19.根據(jù)權(quán)利要求13所述的FinFET，其中所述FinFET是ρ型裝置，并且其中與所述外延層關(guān)聯(lián)地使用硼。20.根據(jù)權(quán)利要求13所述的FinFET，其中作為應(yīng)用所述退火工藝的結(jié)果，所述鰭片不受干擾。
【文檔編號】H01L29/78GK105849874SQ201480070807
【公開日】2016年8月10日
【申請日】2014年10月10日
【發(fā)明人】V·S·巴斯克, 劉作光, T·亞馬施塔, 葉俊呈
【申請人】國際商業(yè)機器公司