一種FinFET虛擬圖案的插入方法
【技術領域】
[0001]本發(fā)明涉及半導體領域，具體地，本發(fā)明涉及一種FinFET虛擬圖案的插入方法。
【背景技術】
[0002]隨著半導體技術的不斷發(fā)展，為了提高器件的性能，需要不斷縮小集成電路器件的尺寸，隨著CMOS器件尺寸的不斷縮小，促進了三維設計如鰭片場效應晶體管(FinFET)的發(fā)展。
[0003]相對于現(xiàn)有的平面晶體管，所述FinFET器件在溝道控制以及降低淺溝道效應等方面具有更加優(yōu)越的性能；平面柵極結構設置于所述溝道上方，而在FinFET中所述柵極環(huán)繞所述鰭片設置，因此能從三個面來控制靜電，在靜電控制方面的性能也更突出。
[0004]當所述半導體器件尺寸縮小至納米級另Il,可制造性設計(Design forManufacturing, DFM)在半導體工業(yè)納米設計流程方法學中已變得越來越重要。所述DFM是指以快速提升芯片良率的生產(chǎn)效率以及降低生產(chǎn)成本為目的，統(tǒng)一描述芯片設計中的規(guī)貝U、工具和方法，從而更好地控制集成電路向物理晶圓的復制，是一種可預測制造過程中工藝可變性的設計，使得從設計到晶圓制造的整個過程達最優(yōu)化。
[0005]在所述DFM過程中自動加入虛擬圖案(dummy)變得越來越重要,所述虛擬圖案可以幫助改善目標圖案的密度分布，使所述器件性能更加均一，增加光刻、蝕刻時的工藝窗口坐寸ο
[0006]對于FinFET器件，在插入虛擬圖案時，需要將有源區(qū)版圖(AA layout)設計在鰭片邊界層(Fin Boundary layer)的鰭片網(wǎng)格上，但是在圖樣設計鰭片邊界以外的空白區(qū)域中插入虛擬圖案時，并不能保證插入的虛擬圖案不發(fā)生鰭片網(wǎng)格的錯位，因此需要對虛擬圖案的插入方法作進一步的改進，以便解決上述問題。

【發(fā)明內容】

[0007]在
【發(fā)明內容】
部分中引入了一系列簡化形式的概念，這將在【具體實施方式】部分中進一步詳細說明。本發(fā)明的
【發(fā)明內容】
部分并不意味著要試圖限定出所要求保護的技術方案的關鍵特征和必要技術特征，更不意味著試圖確定所要求保護的技術方案的保護范圍。
[0008]本發(fā)明為了解決現(xiàn)有技術中存在的問題，提供了一種FinFET虛擬圖案的插入方法，包括:
[0009]步驟S1:設計具有鰭片網(wǎng)格的虛擬疊層單元，所述虛擬疊層單元包括有源區(qū)虛擬圖案，其中，所述有源區(qū)虛擬圖案位于所述鰭片網(wǎng)格上；
[0010]步驟S2:定義尺寸較小的鰭片虛擬邊界層圖案，所述鰭片虛擬邊界層圖案中具有所述鰭片網(wǎng)格；
[0011]步驟S3:在圖樣設計鰭片邊界中插入所述虛擬疊層單元；
[0012]步驟S4:在版圖中圖樣設計鰭片邊界以外的空白區(qū)域連續(xù)的插入所述尺寸較小的鰭片虛擬邊界層圖案，以形成鰭片網(wǎng)格連續(xù)一體的鰭片邊界層區(qū)域，在所述一體鰭片邊界層區(qū)域中根據(jù)所述鰭片網(wǎng)格插入所述虛擬疊層單元，以使所述虛擬疊層單元中的有源區(qū)虛擬圖案位于所述鰭片網(wǎng)格上。
[0013]可選地，所述步驟SI中所述虛擬疊層單元的設計符合圖樣圖層設計規(guī)則。
[0014]可選地，所述步驟SI中所述虛擬疊層單元包括疊層邊界層，用于定義所述虛擬疊層單元的大小，所述虛擬疊層單元中的各圖案位于所述疊層邊界層內。
[0015]可選地，所述疊層邊界層位于所述鰭片網(wǎng)格上。
[0016]可選地，所述步驟SI中所述有源區(qū)虛擬圖案覆蓋若干行所述鰭片網(wǎng)格，而且上下邊界位于所述鰭片網(wǎng)格上。
[0017]可選地，所述步驟S2中所述鰭片虛擬邊界層圖案的定義符合設計規(guī)則。
[0018]可選地，所述步驟S3中所述圖樣設計鰭片邊界中具有所述鰭片網(wǎng)格。
[0019]可選地，所述步驟S3中以所述圖樣設計鰭片邊界的左下角、右下角、左上角或者右上角作為初始點插入所述虛擬疊層單元，以使所述疊層單元中的有源區(qū)虛擬圖案位于所述圖樣設計鰭片邊界圖層的鰭片網(wǎng)格上。
[0020]可選地，所述步驟S4中所述鰭片虛擬邊界層圖案之間沒有間隙的相互連接形成一體。
[0021]可選地，所述步驟S4中所述鰭片虛擬邊界層中的鰭片網(wǎng)格對齊相互連接形成鰭片網(wǎng)格連續(xù)的一體。
[0022]可選地，在所述步驟S4中以所述一體的鰭片邊界層區(qū)域的左下角、右下角、左上角或者右上角作為初始點插入所述虛擬疊層單元。
[0023]本發(fā)明為了解決現(xiàn)有技術中存在的問題，提供了一種FinFET虛擬圖案的插入方法，所述方法中為了防止插入的虛擬疊層單元發(fā)生鰭片網(wǎng)格錯位，首先定義鰭片虛擬邊界層，所述鰭片虛擬邊界層具有很小的尺寸，而且具有鰭片網(wǎng)格，然后在所述圖樣設計鰭片邊界以外的空白區(qū)域中插入所述鰭片虛擬邊界層，使所述鰭片虛擬邊界層連成面積很大的鰭片邊界層區(qū)域，所述鰭片邊界層區(qū)域具有一致無錯位的鰭片網(wǎng)格背景，以所述鰭片網(wǎng)格為參照，插入所述虛擬疊層單元，使所述虛擬疊層單元位于鰭片網(wǎng)格上。本發(fā)明巧妙的解決了圖樣設計鰭片邊界以外的空白區(qū)域不同位置發(fā)生虛擬圖案鰭片網(wǎng)格錯位的問題，使整個版圖得到更加均一的鰭片網(wǎng)格，以利于工藝制造。
【附圖說明】
[0024]本發(fā)明的下列附圖在此作為本發(fā)明的一部分用于理解本發(fā)明。附圖中示出了本發(fā)明的實施例及其描述，用來解釋本發(fā)明的裝置及原理。在附圖中，
[0025]圖1為本發(fā)明所述圖樣設計鰭片邊界內的結構示意圖；
[0026]圖2a_2e為本發(fā)明一【具體實施方式】中插入虛擬疊層單元的過程示意圖；
[0027]圖2f為本發(fā)明一【具體實施方式】中沒有插入虛擬疊層單元使所述整個版圖的示意圖；
[0028]圖3為本發(fā)明一【具體實施方式】中插入虛擬疊層單元的工藝流程圖。
【具體實施方式】
[0029]在下文的描述中，給出了大量具體的細節(jié)以便提供對本發(fā)明更為徹底的理解。然而，對于本領域技術人員而言顯而易見的是，本發(fā)明可以無需一個或多個這些細節(jié)而得以實施。在其他的例子中，為了避免與本發(fā)明發(fā)生混淆，對于本領域公知的一些技術特征未進行描述。
[0030]為了徹底理解本發(fā)明，將在下列的描述中提出詳細的描述，以說明本發(fā)明所述方法。顯然，本發(fā)明的施行并不限于半導體領域的技術人員所熟習的特殊細節(jié)。本發(fā)明的較佳實施例詳細描述如下，然而除了這些詳細描述外，本發(fā)明還可以具有其他實施方式。
[0031]應予以注意的是，這里所使用的術語僅是為了描述具體實施例，而非意圖限制根據(jù)本發(fā)明的示例性實施例。如在這里所使用的，除非上下文另外明確指出，否則單數(shù)形式也意圖包括復數(shù)形式。此外，還應當理解的是，當在本說明書中使用術語“包含”和/或“包括”時，其指明存在所述特征、整體、步驟、操作、元件和/或組件，但不排除存在或附加一個或多個其他特征、整體、步驟、操作、元件、組件和/或它們的組合。
[0032]現(xiàn)在，將參照附圖更詳細地描述根據(jù)本發(fā)明的示例性實施例。然而，這些示例性實施例可以多種不同的形式來實施，并且不應當被解釋為只限于這里所闡述的實施例。應當理解的是，提供這些實施例是為了使得本發(fā)明的公開徹底且完整，并且將這些示例性實施例的構思充分傳達給本領域普通技術人員。
[0033]實施例1
[0034]本發(fā)明為了解決現(xiàn)有技術中存在的問題，提供了一種FinFET虛擬圖案的插入方法，包括:
[0035]步驟S1:設計具有鰭片網(wǎng)格的虛擬疊層單元，所述虛擬疊層單元包括有源區(qū)虛擬圖案，其中，所述有源區(qū)虛擬圖案位于所述鰭片網(wǎng)格上；
[0036]步驟S2:定義尺寸較小的鰭片虛擬邊界層圖案，所述鰭片虛擬邊界層圖案具有位于所述標準鰭片網(wǎng)格上的特征；
[0037]步驟S3:在圖樣設計鰭片邊界中插入所述虛擬疊層單元；
[0038]步驟S4:在版圖中圖樣設計鰭片邊界以外的空白區(qū)域連續(xù)的插入所述尺寸較小的鰭片虛擬邊界層圖案，以形成鰭片網(wǎng)格連續(xù)一體的鰭片邊界層區(qū)域，在所述一體的鰭片邊界層區(qū)域中根據(jù)所述鰭片網(wǎng)格插入所述虛擬疊層單元，以使所述虛擬疊層單元中的有源區(qū)虛擬圖案位于所述鰭片網(wǎng)格上。
[0039]本發(fā)明提供了一種在FinFET器件的版圖中插入虛擬圖案的方法，以幫助改善目標圖案的密度分布，使所述器件性能更加均一，增加光刻、蝕刻時的工藝窗口等。
[0040]版圖10 (如圖1所示)中是含有FinFET器件的圖樣設計，所述FinFET圖樣版圖中包含有源區(qū)102，其中，所述圖樣設計中的有源區(qū)102具有位于所述標準鰭片網(wǎng)格上的特征，所述鰭片網(wǎng)格101如圖中虛線所示。
[0041]所述圖樣設計還包括圖樣圖層邊界層103，其中所述圖樣圖層邊界層103也位于所述鰭片網(wǎng)格101上，所述有源區(qū)102位于所述圖樣圖層邊界層103以內。
[0042]其中，如圖1所示，以箭頭所指方向為上，背離箭頭所指方向為下，所述有源區(qū)102位于所述鰭片網(wǎng)格101上，可以解釋為所述有源區(qū)102的應該完全覆蓋鰭片網(wǎng)格，所述有源區(qū)102的上邊緣和下邊緣不能位于空白區(qū)域，也不能位于鰭片網(wǎng)格中，其上邊緣只能位于所覆蓋的鰭片網(wǎng)格的最上端線，其下邊緣只能位于所覆蓋的鰭片網(wǎng)格的最下端線，在不做特殊說明的情況下，下面凡涉及圖案位于鰭片網(wǎng)格上的說法均參照該解釋。
[0043]本發(fā)明所述方法首先定義虛擬疊層單元，所述虛擬疊層單元用于插入所述圖樣設計鰭片邊界和版圖中圖樣設計鰭片邊界以外的區(qū)域，以幫助改善目標圖案的密度分布，使其符合設計規(guī)則。
[0044]其中，所述虛擬疊層單元20中同樣形成有鰭片網(wǎng)格，如圖2a所示，其中所述虛擬疊層單元20在后續(xù)的步驟中插入所述圖樣設計鰭片邊界中，所述虛擬疊層單元20中的鰭片網(wǎng)格與所述圖樣設計(版圖10)中鰭片網(wǎng)格相同。