半導(dǎo)體裝置的制造方法
【技術(shù)領(lǐng)域】
[0001]所公開(kāi)的發(fā)明涉及一種利用半導(dǎo)體元件的半導(dǎo)體裝置及該半導(dǎo)體裝置的制造方法。
【背景技術(shù)】
[0002]利用半導(dǎo)體元件的存儲(chǔ)裝置可以粗分為兩個(gè)類別:當(dāng)電力供給停止時(shí)，所存儲(chǔ)的數(shù)據(jù)消失的易失性存儲(chǔ)裝置，和即使沒(méi)有電力供給也存儲(chǔ)所存儲(chǔ)的數(shù)據(jù)的非易失性存儲(chǔ)裝置。
[0003]易失性存儲(chǔ)裝置的典型例子是DRAM (Dynamic Random Access Memory:動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器)。DRAM以選擇包含于存儲(chǔ)元件的晶體管并將電荷存儲(chǔ)在電容器中的方式存儲(chǔ)數(shù)據(jù)。
[0004]根據(jù)上述原理，因?yàn)楫?dāng)從DRAM讀出數(shù)據(jù)時(shí)電容器的電荷消失，所以每次讀出數(shù)據(jù)時(shí)都需要進(jìn)行另一寫(xiě)入操作。另外，因?yàn)榘诖鎯?chǔ)元件的晶體管存在泄漏電流，而當(dāng)晶體管未被選擇時(shí)電荷也流出或流入電容器，使得數(shù)據(jù)的存儲(chǔ)時(shí)間較短。為此，需要按預(yù)定的間隔進(jìn)行另一寫(xiě)入操作(刷新操作)，由此，難以充分降低耗電量。另外，因?yàn)楫?dāng)電力供給停止時(shí)所存儲(chǔ)的數(shù)據(jù)消失，所以需要利用磁性材料或光學(xué)材料的其他存儲(chǔ)裝置以實(shí)現(xiàn)較長(zhǎng)期間的存儲(chǔ)數(shù)據(jù)。
[0005]易失性存儲(chǔ)裝置的另一例子是SRAM (Static Random Access Memory:靜態(tài)隨機(jī)存取存儲(chǔ)器)。SRAM使用觸發(fā)器等電路存儲(chǔ)所存儲(chǔ)的數(shù)據(jù)，從而不需要進(jìn)行刷新操作。這意味著SRAM優(yōu)越于DRAM。但是，因?yàn)镾RAM使用觸發(fā)器等電路，所以存儲(chǔ)容量的單價(jià)變高。另夕卜，如DRAM那樣，在當(dāng)電力供給停止時(shí)SRAM中所存儲(chǔ)的數(shù)據(jù)消失。
[0006]非易失性存儲(chǔ)裝置的典型例子是快閃存儲(chǔ)器?？扉W存儲(chǔ)器在晶體管的柵電極與溝道形成區(qū)域之間包含浮動(dòng)?xùn)牛谠摳?dòng)?xùn)疟３蛛姾啥鎯?chǔ)數(shù)據(jù)。因此，快閃存儲(chǔ)器具有數(shù)據(jù)存儲(chǔ)時(shí)間極長(zhǎng)(幾乎永久)、不需要進(jìn)行易失性存儲(chǔ)裝置所需要的刷新操作的優(yōu)點(diǎn)(例如，參照專利文獻(xiàn)I)。
[0007]但是，由于在寫(xiě)入時(shí)流動(dòng)的隧道電流會(huì)引起包含于存儲(chǔ)元件的柵極絕緣層的退化，使得在預(yù)定次數(shù)的寫(xiě)入操作后存儲(chǔ)元件停止其功能。為了緩和上述問(wèn)題的負(fù)面影響，例如，使用使各存儲(chǔ)元件的寫(xiě)入操作的次數(shù)均等的方法。但是，為了使用該方法，另外需要復(fù)雜的外圍電路。另外，即使使用了上述方法，也不能解決使用壽命的根本問(wèn)題。就是說(shuō)，快閃存儲(chǔ)器不合適于數(shù)據(jù)頻繁重寫(xiě)的應(yīng)用。
[0008]另外，為了在浮動(dòng)?xùn)疟３蛛姾苫蛘呷コ撾姾?，需要高電壓，還需要用于產(chǎn)生高電壓的電路。再者，電荷的保持或去除需要較長(zhǎng)時(shí)間，并且難以以更高速度進(jìn)行寫(xiě)入和擦除。
[0009][參照]
[專利文獻(xiàn)]
專利文獻(xiàn)1:日本專利申請(qǐng)公開(kāi)S57-105889號(hào)。

【發(fā)明內(nèi)容】

[0010]鑒于上述問(wèn)題，所公開(kāi)的發(fā)明的一個(gè)實(shí)施方式的目的之一就是提供一種即使在數(shù)據(jù)存儲(chǔ)期間中沒(méi)有電力供給時(shí)也能夠存儲(chǔ)所存儲(chǔ)的數(shù)據(jù)并且對(duì)寫(xiě)入次數(shù)也沒(méi)有限制的新穎結(jié)構(gòu)的半導(dǎo)體裝置。
[0011]在所公開(kāi)的發(fā)明中，使用高純度化的氧化物半導(dǎo)體形成半導(dǎo)體裝置。由于使用高純度化的氧化物半導(dǎo)體形成的晶體管的泄漏電流非常小，所以可以長(zhǎng)時(shí)間地存儲(chǔ)數(shù)據(jù)。
[0012]所公開(kāi)的發(fā)明的一個(gè)實(shí)施方式是一種半導(dǎo)體裝置，該半導(dǎo)體裝置包括:第一晶體管，該第一晶體管包括:使用氧化物半導(dǎo)體以外的半導(dǎo)體材料的第一溝道形成區(qū)域、以?shī)A著第一溝道形成區(qū)域的方式設(shè)置的雜質(zhì)區(qū)域、第一溝道形成區(qū)域上的第一柵極絕緣層、第一柵極絕緣層上的第一柵電極、以及與雜質(zhì)區(qū)域電連接的第一源電極及第一漏電極；第二晶體管，該第二晶體管包括:第一晶體管上第二源電極及第二漏電極、與第二源電極及第二漏電極電連接并且使用氧化物半導(dǎo)體材料的第二溝道形成區(qū)域、第二溝道形成區(qū)域上的第二柵極絕緣層、以及第二柵極絕緣層上的第二柵電極；以及電容器。第二晶體管的第二源電極和第二漏電極中的一個(gè)與電容器的一個(gè)電極彼此電連接。
[0013]在上述結(jié)構(gòu)中，電容器可以包含第二源電極或第二漏電極、第二柵極絕緣層及第二柵極絕緣層上的用于電容器的電極。
[0014]另外，上述半導(dǎo)體裝置還可以包括:第三晶體管，該第三晶體管包括第一晶體管上的第三源電極及第三漏電極、與第三源電極及第三漏電極電連接并且使用氧化物半導(dǎo)體材料的第三溝道形成區(qū)域、第三溝道形成區(qū)域上的第三柵極絕緣層、以及第三柵極絕緣層上的第三柵電極；源極線；位線；字線；第一信號(hào)線以及第二信號(hào)線。第三柵電極與第二源電極和第二漏電極中的一個(gè)及電容器的一個(gè)電極彼此電連接，源極線與第三源電極可以彼此電連接，位線與第三漏電極可以彼此電連接，第一信號(hào)線與第二源電極和第二漏電極中的另一個(gè)可以彼此電連接，第二信號(hào)線與第二柵電極可以彼此電連接，并且字線與電容器的另一個(gè)電極可以彼此電連接。
[0015]另外，在上述結(jié)構(gòu)中，邏輯電路(算術(shù)電路)或驅(qū)動(dòng)電路可以包含第一晶體管。
[0016]注意，在本說(shuō)明書(shū)等中，“上”或“下”等術(shù)語(yǔ)不必意味著部件放置在另一部件的“直接之上”或“直接之下”。例如，“柵極絕緣層上的柵電極”的表達(dá)不排除在柵極絕緣層和柵電極之間包含部件的情況。另外，“上”和“下”等術(shù)語(yǔ)只是為了便于描述而使用的，在沒(méi)有特別的說(shuō)明時(shí)，其可以包括部件的位置關(guān)系倒轉(zhuǎn)的情況。
[0017]另外，在本說(shuō)明書(shū)等中，“電極”或“線”等術(shù)語(yǔ)不限定部件的功能。例如，有時(shí)將“電極”用作“線”的一部分，反之亦然。再者，術(shù)語(yǔ)“電極”或“線”還包括以集成方式形成多個(gè)“電極”或“線”的情況。
[0018]“源極”和“漏極”的功能在使用極性相反的晶體管或電路操作的電流流動(dòng)方向變化時(shí)，有時(shí)互相調(diào)換。因此，在本說(shuō)明書(shū)等中，術(shù)語(yǔ)“源極”和“漏極”可以互相調(diào)換。
[0019]注意，在本說(shuō)明書(shū)等中，術(shù)語(yǔ)“電連接”包括通過(guò)“具有任何電功能的對(duì)象”連接的情況。“具有任何電功能的對(duì)象”只要可以進(jìn)行通過(guò)該對(duì)象連接的部件之間的電信號(hào)的傳送和接收，就對(duì)其沒(méi)有特別的限制。
[0020]“具有任何電功能的對(duì)象”的例子不僅包括電極和線，而且還包括晶體管等開(kāi)關(guān)元件、電阻器、電感器、電容器、以及具有各種功能的元件等。
[0021]在本發(fā)明的一個(gè)實(shí)施方式中，提供一種具有使用氧化物半導(dǎo)體以外的材料的晶體管及使用氧化物半導(dǎo)體的晶體管的分層結(jié)構(gòu)的半導(dǎo)體裝置。
[0022]因?yàn)槭褂醚趸锇雽?dǎo)體的晶體管的截止電流極小，所以通過(guò)使用該晶體管而可以在極長(zhǎng)期間內(nèi)存儲(chǔ)所存儲(chǔ)的數(shù)據(jù)。就是說(shuō)，因?yàn)椴辉傩枰M(jìn)行刷新操作，或者，可以將刷新操作的頻率降低到極低，所以可以充分降低耗電量。另外，即使當(dāng)電力供給停止時(shí)，也可以在較長(zhǎng)期間內(nèi)存儲(chǔ)所存儲(chǔ)的數(shù)據(jù)。
[0023]另外，在根據(jù)所公開(kāi)的發(fā)明的一個(gè)實(shí)施方式的半導(dǎo)體裝置中，數(shù)據(jù)的寫(xiě)入不需要高電壓，而且也沒(méi)有元件退化的問(wèn)題。例如，不像現(xiàn)有的非易失性存儲(chǔ)器的情況那樣，不需要對(duì)浮動(dòng)?xùn)抛⑷腚娮踊驈母?dòng)?xùn)懦槌鲭娮?，所以不?huì)發(fā)生柵極絕緣層的退化等的問(wèn)題。就是說(shuō)，根據(jù)本發(fā)明的半導(dǎo)體裝置一個(gè)實(shí)施方式對(duì)寫(xiě)入次數(shù)沒(méi)有限制，這是現(xiàn)有的非易失性存儲(chǔ)器所存在的問(wèn)題，所以可以顯著提高其可靠性。再者，因?yàn)槭歉鶕?jù)晶體管的導(dǎo)通狀態(tài)或截止?fàn)顟B(tài)而進(jìn)行數(shù)據(jù)的寫(xiě)入，所以容易實(shí)現(xiàn)高速操作。另外，還有不需要用于擦除數(shù)據(jù)的操作的另一優(yōu)點(diǎn)。
[0024]另外，由于包含氧化物半導(dǎo)體以外的材料的晶體管能夠以非常高的速度操作，因此，通過(guò)利用該晶體管可以順利地實(shí)現(xiàn)要求高速操作的各種電路(例如，邏輯電路或驅(qū)動(dòng)電路)。
[0025]通過(guò)包含使用氧化物半導(dǎo)體以外的材料的晶體管和使用氧化物半導(dǎo)體的晶體管，可以實(shí)現(xiàn)具有新穎的特征的半導(dǎo)體裝置。
【附圖說(shuō)明】
[0026]在附圖中:
圖1是半導(dǎo)體裝置的示意圖；
圖2A和2B是半導(dǎo)體裝置的截面圖；
圖3A和3B是半導(dǎo)體裝置的截面圖；
圖4A至4C是半導(dǎo)體裝置的截面圖；
圖5A1、5A2及5B是半導(dǎo)體裝置的電路圖；
圖6A至6E是有關(guān)半導(dǎo)體裝置的制造工序的截面圖；
圖7A至7E是有關(guān)半導(dǎo)體裝置的制造工序的截面圖；
圖8A至SE是有關(guān)半導(dǎo)體裝置的制造工序的截面圖；
圖9A至9E是有關(guān)半導(dǎo)體裝置的制造工序的截面圖；
圖1OA至1H是有關(guān)半導(dǎo)體裝置的制造工序的截面圖；
圖1lA至IlH是有關(guān)SOI襯底的制造工序的截面圖；
圖12A至12H是有關(guān)半導(dǎo)體裝置的制造工序的截面圖；
圖13A和13B是半導(dǎo)體裝置的電路圖；
圖14A至14C是半導(dǎo)體裝置的電路圖；
圖15A和15B是半導(dǎo)體裝置的電路圖；
圖16A至16F是每個(gè)圖示包含半導(dǎo)體裝置的電子設(shè)備的圖；
圖17是示出存儲(chǔ)器窗口寬度(memory window width)的調(diào)查結(jié)果的圖。
【具體實(shí)施方式】
[0027]下面，參照附圖將對(duì)本發(fā)明的實(shí)施方式的例子進(jìn)行描述。注意，本發(fā)明不局限于下面的描述，并且所屬技術(shù)領(lǐng)域的普通技術(shù)人員可以很容易地理解本文公開(kāi)的方式及詳細(xì)內(nèi)容在不脫離本發(fā)明的宗旨及其范圍的情況下可以以各種各樣的方式修改。因此，本發(fā)明不應(yīng)該被解釋為僅限定在本文所包含的實(shí)施方式的內(nèi)容。
[0028]注意，附圖等所不的每個(gè)結(jié)構(gòu)的位置、大小、范圍等為了容易理解而有時(shí)不精確表示。因此，所公開(kāi)的發(fā)明不一定局限于附圖等所公開(kāi)的位置、大小、范圍等。
[0029]另外，本說(shuō)明書(shū)等中的“第一”、“第二”、“第三”等的序數(shù)詞是為了避免部件之間的混淆而使用的，該術(shù)語(yǔ)不是用于在數(shù)目方面上限制部件。
[0030]實(shí)施方式I
在本實(shí)施方式中，參照?qǐng)D1、圖2A和2B、圖3A和3B、圖4A至4C、以及圖5A1、5A2和5B將對(duì)根據(jù)所公開(kāi)的發(fā)明的一個(gè)實(shí)施方式的半導(dǎo)體裝置的結(jié)構(gòu)及制造方法進(jìn)行描述。注意，在一些電路圖中，為了表示使用氧化物半導(dǎo)體的晶體管，有時(shí)在晶體管旁寫(xiě)上“OS”。
[0031]〈半導(dǎo)體裝置的結(jié)構(gòu)的概略〉
圖1是圖示半導(dǎo)體裝置的結(jié)構(gòu)的例子的示意圖。根據(jù)所公開(kāi)的發(fā)明的一個(gè)實(shí)施方式的半導(dǎo)體裝置典型地是在上部包含存儲(chǔ)電路且在下部包含需要高速操作的邏輯電路(算術(shù)電路)和驅(qū)動(dòng)電路的分層結(jié)構(gòu)的半導(dǎo)體裝置。
[0032]圖1所示的半導(dǎo)體裝置是在上部包含存儲(chǔ)單元陣列10，在下部包含包含于驅(qū)動(dòng)電路的列解碼器20、行解碼器30、1控制器40、1緩沖器50、命令緩沖器60、地址緩沖器70、控制器80等的半導(dǎo)體裝置(存儲(chǔ)裝置)。在下部中，還可以包含CPU等算術(shù)電路。注意，雖然在這里作為半導(dǎo)體裝置的一個(gè)例子圖示存儲(chǔ)裝置，但是所公開(kāi)的發(fā)明的一個(gè)實(shí)施方式不局限于此。
[0033]<半導(dǎo)體裝置的截面結(jié)構(gòu)>
圖2A和2B是每個(gè)圖示半導(dǎo)體裝置的具體結(jié)構(gòu)的例子的截面圖。圖2A和圖2B分別是有關(guān)第一例的半導(dǎo)體裝置的截面圖和有關(guān)第二例的半導(dǎo)體裝置的截面圖。圖2A和2B所示的半導(dǎo)體裝置每個(gè)在下部包含使用氧化物半導(dǎo)體以外的材料的晶體管(晶體管170或晶體管570)，并且在上部包含每個(gè)使用氧化物半導(dǎo)體的晶體管162以及電容器164。使用氧化物半導(dǎo)體以外的材料的晶體管易于高速操作，并且用于邏輯電路(也稱為算術(shù)電路)等。另一方面，使用氧化物半導(dǎo)體的晶體管用于利用該晶體管的特性的存儲(chǔ)電路等。
[0034]另外，雖然這里所有晶體管都描述為η溝道型晶體管，但是當(dāng)然也可以使用P溝道型晶體管。另外，所公開(kāi)的發(fā)明的技術(shù)本質(zhì)在于:為了存儲(chǔ)數(shù)據(jù)，將氧化物半導(dǎo)體用于晶體管162，所以，半導(dǎo)體裝置的具體結(jié)構(gòu)不必局限于這里所述的結(jié)構(gòu)。
[0035]圖2Α中所示的晶體管170包括:設(shè)置在含有半導(dǎo)體材料(例如，硅等)的襯底100中的溝道形成區(qū)域116 ;以?shī)A著溝道形成區(qū)域116的方式設(shè)置的雜質(zhì)區(qū)域114及高濃度雜質(zhì)區(qū)域120(將它們總稱為雜質(zhì)區(qū)域)；設(shè)置在溝道形成區(qū)域116上的柵極絕緣層108 ;設(shè)置在柵極絕緣層108上的柵電極110 ;以及與雜質(zhì)區(qū)域電連接的源電極或漏電極130a及源電極或漏電極130b。
[0036]在柵電極110的側(cè)面上設(shè)置有側(cè)壁絕緣層118。另外，在襯底100的從垂直于襯底100的表面的方向觀看時(shí)不與側(cè)壁絕緣層118重疊的區(qū)域中，設(shè)置高濃度雜質(zhì)區(qū)域120。接觸于高濃度雜質(zhì)區(qū)域120放置金屬化合物區(qū)域124。在襯底100上以圍繞晶體管170的方式設(shè)置有元件分離絕緣層106。以覆蓋晶體管170的方式設(shè)置有層間絕緣層126及層間絕緣層128。源電極或漏電極130a及源電極或漏電極130b通過(guò)形成在層間絕緣層126及層間絕緣層128中的開(kāi)口電連接到金屬化合物區(qū)域124。也就是說(shuō)，源電極或漏電極130a及源電極或漏電極130b通過(guò)金屬化合物區(qū)域124電連接到高濃度雜質(zhì)區(qū)域120及雜質(zhì)區(qū)域114。注意，有時(shí)為了實(shí)現(xiàn)晶體管170的集成化等而不設(shè)置側(cè)壁絕緣層118。
[0037]圖2B中所示的晶體管570包括:設(shè)置在含有氮的層502及氧化膜512上的含有半導(dǎo)體材料(例如硅等)的層中的溝道形成區(qū)域534 ;以?shī)A著溝道形成區(qū)域534的方式設(shè)置的低濃度雜質(zhì)區(qū)域532及高濃度雜質(zhì)區(qū)域530 (可以將這些區(qū)域簡(jiǎn)單地總稱為雜質(zhì)區(qū)域)；設(shè)置在溝道形成區(qū)域534上的柵極絕緣層522a ;設(shè)置在柵極絕緣層522a上的柵電極524 ；以及電連接到雜質(zhì)區(qū)域的源電極或漏電極540a及源電極或漏電極540b。
[0038]在柵電極524的側(cè)面上設(shè)置有側(cè)壁絕緣層528。在基底襯底500的從垂直于基底襯底500的表面的方向觀看時(shí)不重疊于側(cè)壁絕緣層528的區(qū)域中設(shè)置有高濃度雜質(zhì)區(qū)域530。以覆蓋晶體管570的方式設(shè)置有層間絕緣層536及層間絕緣層538。源電極或漏電極540a及源電極或漏電極540b的每個(gè)通過(guò)形成在層間絕緣層536及層間絕緣層538中的開(kāi)口電連接到高濃度雜質(zhì)區(qū)域530。注意，有時(shí)為了實(shí)現(xiàn)晶體管570的集成化等而不設(shè)置側(cè)壁絕緣層528。
[0039]圖2A及圖2B的每個(gè)中的晶體管162包括:設(shè)置在絕緣層138上的源電極或漏電極142a以及源電極或漏電極142b ;與源電極或漏電極142a以及源電極或漏電極142b電連接的氧化物半導(dǎo)體層144 ;覆蓋源電極或漏電極142a、源電極或漏電極142b和氧化物半導(dǎo)體層144的柵極絕緣層146 ;在柵極絕緣層146上設(shè)置為重疊于氧化物半導(dǎo)體層144的柵電極148a。
[0040]在此，氧化物半導(dǎo)體層144優(yōu)選通過(guò)充分地去除氫等的雜質(zhì)或者向其供給充分的量的氧而高純度化。具體地說(shuō)，例如氧化物半導(dǎo)體層144的氧濃度為5X1019atoms/cm3以下，優(yōu)選為5X 1018atoms/cm3以下，更優(yōu)選為5X 10 17atoms/cm3以下。另外，上述氧化物半導(dǎo)體層144中的氫濃度是通過(guò)二次離子質(zhì)譜分析技術(shù)(SIMS:Secondary 1n MassSpectrometry)來(lái)測(cè)量的。在其中的氫濃度被充分降低而高純度化，并其中通過(guò)供給充分量的氧來(lái)降低起因于氧缺乏的能隙中的缺陷能級(jí)的氧化物半導(dǎo)體層144中，載流子濃度為低于I X 11Vcm3，優(yōu)選為低于I XlO1Vcm3,更優(yōu)選為低于1.45 X 11Vcm30例如，室溫下的截止電流密度(將截止電流除以晶體管的溝道寬度所得的值)為ΙΟζΑ/μπι至10zA/μ m(lzA(zeptoampere)等于IXl(T21A)左右。如此，通過(guò)使用被作成i型化(本征化)或?qū)嵸|(zhì)上被i型化的氧化物半導(dǎo)體，可以得到截止電流特性極為優(yōu)良的晶體管162。
[0041]注意，由于在圖2A和2B中的晶體管162中，不將氧化物半導(dǎo)體層144圖案化為具有島狀，因此可以防止用于圖案化的蝕刻導(dǎo)致的氧化物半導(dǎo)體層144的污染。
[0042]電容器164包括源電極或漏電極142a、氧化物半導(dǎo)體層144、柵極絕緣層146和電極148b。換言之,源電極或漏電極142a用作電容器164的一個(gè)電極，電極148b用作電容器164的另一個(gè)電極。
[0043]注意，在圖2A和2B所示的電容器164中，通過(guò)層疊氧化物半導(dǎo)體層144和柵極絕緣層146，可以充分確保源電極或漏電極142a和電極148b之間的絕緣性。
[0044]注意，在晶體管162和電容器164中，優(yōu)選將源電極或漏電極142a、源電極或漏電極142b的端部形成為錐形形狀。在此，將錐形角例如設(shè)定為30度以上且60度以下。注意，“錐形角”是指當(dāng)從垂直于截面(與襯底的表面垂直的面)的方向觀察具有錐形形狀的層(例如，源電極或漏電極142a)時(shí)該層的側(cè)面和底面所形成的傾斜角。當(dāng)源電極或漏電極142a和源電極或漏電極142b的端部為錐形形狀時(shí)，可以提高氧化物半導(dǎo)體層144的覆蓋性并可以防止斷裂。
[0045]另外，在晶體管162和電容器164上設(shè)置有層間絕緣層150，在層間絕緣層150上設(shè)置有層間絕緣層152。
[0046]<半導(dǎo)體裝置的變形例>
圖3A和3B是圖示半導(dǎo)體裝置的結(jié)構(gòu)的變形例的截面圖。圖3A和圖3B分別圖示有關(guān)第一例的半導(dǎo)體裝置的截面圖和有關(guān)第二例的半導(dǎo)體裝置的截面圖。注意，圖3A和3B所示的每個(gè)半導(dǎo)體裝置都對(duì)應(yīng)于圖2A所示的結(jié)構(gòu)的變形例。
[0047]圖3A所示的半導(dǎo)體裝置與圖2A所示的半導(dǎo)體裝置的不同之處在于在層間絕緣層128與絕緣層138之間前者包含絕緣層132及絕緣層134。這里，絕緣層132使用添加有氫的氮化硅，并且絕緣層134使用不添加氧的氮化硅。另外，絕緣層138優(yōu)選使用氧化硅形成。
[0048]通過(guò)采用包含由添加有氫的氮化硅形成的絕緣層132作為下層，由不添加氫的氮化硅形成的絕緣層134作為上層的上述結(jié)構(gòu)，可以對(duì)晶體管170的溝道形成區(qū)域116的材料(例如硅)供給氫，從而能夠提高晶體管170的特性并可以防止氫進(jìn)入氧化物半導(dǎo)體層144，其中氫是導(dǎo)致使用氧化物半導(dǎo)體的晶體管162特性惡化的原因。注意，使用添加有氫的氮化硅形成的絕緣層132可以利用等離子體CVD法等形成。另外，使用不添加氫的氮化硅形成的絕緣層134可以利用濺射法等形成。在利用濺射法的情況下，例如，可以使用氮?dú)夥栈虻蜌宓幕旌蠚夥兆鳛槌练e氣氛，并使用不含有氫的硅作為濺射靶材。
[0049]圖3B所示的半導(dǎo)體裝置與圖2A所示的半導(dǎo)體裝置的不同之處在于前者在層間絕緣層128與絕緣層138之間具有絕緣層134。這里，絕緣層134使用不添加氫的氮化硅形成。層間絕緣層126使用添加有氫的氮化硅形成。層間絕緣層128及絕緣層138優(yōu)選使用氧化硅形成。
[0050]通過(guò)采用包含使用添加有氫的氮化硅形成的層間絕緣層126以及使用不添加氫的氮化硅形成的絕緣層134的上述結(jié)構(gòu)，可以對(duì)晶體管170的溝道形成區(qū)域116的材料(例如硅)供給氫，從而提高晶體管170的特性并防止氫進(jìn)入氧化物半導(dǎo)體層144，其中氫是導(dǎo)致使用氧化物半導(dǎo)體的晶體管162特性惡化的原因。注意，使用添加有氫的氮化硅形成的層間絕緣層126可以利用等離子體CVD法等形成。使用不添加氫的氮化硅形成的絕緣層134可以利用濺射法等形成。在利用濺射法的情況下，例如，可以使用氮?dú)夥栈虻蜌宓幕旌蠚夥兆鳛槌练e氣氛，并使用不含有氫的硅作為濺射靶材。
[0051]<上部的晶體管及電容器的變形例>
接著，在圖4A、圖4B和圖4C圖示圖2A和2B所示的上部中的晶體管162及電容器164的變形例。
[0052]圖4A所示的晶體管和電容器是圖2A和2B所示的半導(dǎo)體裝置的上部中的晶體管和電容器的變形例。
[0053]圖4A所示的結(jié)構(gòu)和圖2A和2B所示的結(jié)構(gòu)的不同之處在于前者包含形成為具有島狀的氧化物半導(dǎo)體層。換言之，在圖2A和2B所示的結(jié)構(gòu)中，氧化物半導(dǎo)體層144覆蓋絕緣層138、源電極或漏電極142a以及源電極或漏電極142b的整體；另一方面，在圖4A所示的結(jié)構(gòu)中，島狀的氧化物半導(dǎo)體層144覆蓋絕緣層138、源電極或漏電極142a以及源電極或漏電極142b的一部分。在此，優(yōu)選將島狀的氧化物半導(dǎo)體層144的端部形成為錐形形狀。優(yōu)選錐形角例如為30度以上且60度以下。
[0054]另外，在電容器164中，通過(guò)層疊氧化物半導(dǎo)體層144和柵極絕緣層146，可以充分確保源電極或漏電極142a和電極148b之間的絕緣性。
[0055]圖4B所示的晶體管和電容器是圖2A和2B所示的半導(dǎo)體裝置的上部中的晶體管和電容器的其他變形例子。
[0056]圖4B所示的結(jié)構(gòu)和圖2A和2B所示的結(jié)構(gòu)的不同之處在于，前者包含形成在源電極或漏電極142a和源電極或漏電極142b上的絕緣層143。另外，氧化物半導(dǎo)體層144形成為覆蓋絕緣層143、源電極或漏電極142a以及源電極或漏電極142b。另外，在圖4B所示的結(jié)構(gòu)中，氧化物半導(dǎo)體層144設(shè)置為通過(guò)形成于絕緣層143中的開(kāi)口與源電極或漏電極142a接觸。
[0057]當(dāng)設(shè)置有絕緣層143時(shí)，降低形成在柵電極與源電極之間或柵電極與漏電極之間的電容，而可以實(shí)現(xiàn)晶體管的操作的高速化。
[0058]圖4C所示的晶體管和電容器與圖4A及圖4B所示的晶體管和電容器部分不同。
[0059]圖4C所示的結(jié)構(gòu)與圖4A所示的結(jié)構(gòu)的不同之處在于:前者包含形成在源電極或漏電極142a和源電極或漏電極142b上的絕緣層143。另外，氧化物半導(dǎo)體