一種集成電路及其制造方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及半導(dǎo)體技術(shù)領(lǐng)域,具體而言涉及一種集成電路及其制造方法。
【背景技術(shù)】
[0002]在半導(dǎo)體技術(shù)領(lǐng)域中,射頻前端模塊(Rad1 Frequency Frond-End Module,簡稱RF FEM)是無線通信設(shè)備(例如手機(jī)、平板電腦等)中的關(guān)鍵組件。在現(xiàn)有技術(shù)中,射頻前端模塊(RF FEM)通常由多個(gè)不同的芯片通過系統(tǒng)級封裝(SiP)實(shí)現(xiàn)。一般而言,射頻前端模塊(RF FEM)通常包括功率放大器內(nèi)核(Power amplifier core)、功率放大器控制器(PA controller)、調(diào)諧器(Tuners)、射頻開關(guān)(RF switch)、濾波器(FiIters)、雙工機(jī)(Duplexer)等不同芯片以及包括包絡(luò)檢測(envelope tracking)芯片在內(nèi)的其他芯片。其中,功率放大器內(nèi)核通常采用砷化鎵(GaAs)芯片或高電壓(HV)及功率(POWER)互補(bǔ)型金屬氧化物半導(dǎo)體(CMOS)芯片;功率放大器控制器通常采用CMOS芯片,調(diào)諧器通常采用射頻CMOS芯片,射頻開關(guān)通常采用絕緣體上硅金屬氧化物半導(dǎo)體場效應(yīng)晶體管(SOI M0S),濾波器通常采用射頻集成無源器件(RF IB)),雙工機(jī)通常采用微機(jī)電系統(tǒng)(MEMS),而其他芯片(如包絡(luò)檢測芯片)通常采用CMOS芯片。
[0003]然而,在現(xiàn)有技術(shù)中,射頻前端模塊(RF FEM)由于由多個(gè)不同的芯片經(jīng)過系統(tǒng)級封裝(SiP)得到,系統(tǒng)級封裝上各芯片間的互連,往往采用引線接合法(Wire bonding)來實(shí)現(xiàn)。因此,現(xiàn)有的射頻前端模塊(RF FEM)具有模塊尺寸大、信噪比(SNR)低、功耗大等缺點(diǎn)。此外,制造射頻前端模塊的方法(即,系統(tǒng)級封裝方法)往往具有工藝復(fù)雜度高、成本高等缺點(diǎn)。
[0004]此外,在整個(gè)射頻前端模塊中,對射頻開關(guān)的要求最特別,尤其是對開關(guān)晶體管的導(dǎo)通和關(guān)斷與工作偶合電容有很高的要求,導(dǎo)通電阻和偶合電容的乘積越大,開關(guān)晶體管的性能越差。
[0005]因此,為了解決上述問題,本發(fā)明提出一種新的集成電路及其制造方法。
【發(fā)明內(nèi)容】
[0006]針對現(xiàn)有技術(shù)的不足,本發(fā)明提供一種集成電路及其制造方法,通過單一芯片實(shí)現(xiàn)現(xiàn)有技術(shù)中的射頻前端模塊(RF FEM)的部分或全部功能。
[0007]本發(fā)明實(shí)施例一提供一種集成電路,包括:第一半導(dǎo)體襯底、位于所述第一半導(dǎo)體襯底的第一區(qū)域且位于所述第一半導(dǎo)體襯底的第一表面的第一組晶體管、嵌入所述第一半導(dǎo)體襯底的第二區(qū)域的第二半導(dǎo)體襯底、位于所述第二半導(dǎo)體襯底的第一表面的第二組晶體管、以及位于所述第一半導(dǎo)體襯底的第二表面上的第一體介電層;其中,所述第一半導(dǎo)體襯底的第一表面與第二表面為相對的兩個(gè)表面,所述第二半導(dǎo)體襯底的第一表面與所述第一半導(dǎo)體襯底的第一表面重合,并且,所述第二半導(dǎo)體襯底的電導(dǎo)率高于所述第一半導(dǎo)體襯底。
[0008]可選地,位于所述第一區(qū)域的所述第一組晶體管中的各個(gè)晶體管之間由位于所述第一半導(dǎo)體襯底內(nèi)的第一組淺溝槽隔離所隔離,底部由所述第一體介電層位于所述第一區(qū)域的部分所隔離;位于所述第二區(qū)域的所述第二組晶體管中的各個(gè)晶體管之間由第二組淺溝槽隔離所隔離,底部由所述第一體介電層位于所述第二區(qū)域的部分所隔離,其中,所述第二組淺溝槽隔離位于所述第一半導(dǎo)體襯底內(nèi)或所述第二半導(dǎo)體襯底內(nèi)。
[0009]可選地,所述第一半導(dǎo)體襯底的材料為硅晶體,所述第二半導(dǎo)體襯底的材料為硅合金半導(dǎo)體。
[0010]進(jìn)一步可選地,所述硅合金半導(dǎo)體為鍺硅半導(dǎo)體或碳硅半導(dǎo)體。
[0011]可選地,所述第二半導(dǎo)體襯底(200)的材料為三五族半導(dǎo)體或二六族半導(dǎo)體。
[0012]可選地,所述集成電路還包括位于所述第一半導(dǎo)體襯底(100)的第三區(qū)域且位于所述第一半導(dǎo)體襯底的表面的第三組晶體管,其中,所述第三組晶體管中的各個(gè)晶體管之間由位于所述第一半導(dǎo)體襯底內(nèi)的第一組深溝槽隔離所隔離,底部由所述第一體介電層位于所述第三區(qū)域的部分所隔離。
[0013]可選地,所述第一組淺溝槽隔離靠近所述第一半導(dǎo)體襯底的所述第二表面的一側(cè)距所述第一半導(dǎo)體襯底的所述第一表面的距離為第一距離;所述第二組淺溝槽隔離靠近所述第一半導(dǎo)體襯底的所述第二表面的一側(cè)距所述第一半導(dǎo)體襯底的所述第一表面的距離為所述第一距離;所述第一組深溝槽隔離靠近所述第一半導(dǎo)體襯底的所述第二表面的一側(cè)距所述第一半導(dǎo)體襯底的所述第一表面的距離為第二距離;其中,所述第二距離大于所述第一距離。
[0014]進(jìn)一步可選地,所述第一距離為0.01-0.5微米,所述第二距離為0.5-10微米。
[0015]可選地,所述第一體介電層位于所述第一區(qū)域的部分的靠近所述第一半導(dǎo)體襯底的所述第一表面的一側(cè)距所述第一半導(dǎo)體襯底的所述第一表面的距離為第三距離;所述第一體介電層在其位于所述第二區(qū)域的部分具有朝向所述第一半導(dǎo)體襯底的所述第一表面的第一凸起,并且所述第一凸起的靠近所述第一半導(dǎo)體襯底的所述第一表面的一側(cè)距所述第一半導(dǎo)體襯底的所述第一表面的距離為第四距離;所述第一體介電層位于所述第三區(qū)域的部分的靠近所述第一半導(dǎo)體襯底的所述第一表面的一側(cè)距所述第一半導(dǎo)體襯底的所述第一表面的距離為所述第三距離;其中,所述第三距離大于所述第四距離,并且,所述第三距離大于或等于所述第二距離,所述第四距離大于或等于所述第一距離。
[0016]可選地,所述第一組晶體管為低壓MOS晶體管,所述第三組晶體管為高壓MOS晶體管。
[0017]可選地,所述第三組晶體管為橫向擴(kuò)散MOS晶體管。
[0018]可選地,所述第一組晶體管為用于實(shí)現(xiàn)功率放大器控制器功能的晶體管組,所述第三組晶體管為用于實(shí)現(xiàn)功率放大器內(nèi)核功能的晶體管組。
[0019]其中,所述第二組晶體管為用于實(shí)現(xiàn)射頻開關(guān)功能的晶體管組。
[0020]其中,所述第二組晶體管為全耗盡型MOS晶體管。
[0021]本發(fā)明實(shí)施例二提供一種集成電路的制造方法,所述方法包括:
[0022]步驟SlOl:提供第一半導(dǎo)體襯底,在所述第一半導(dǎo)體襯底的第二區(qū)域形成嵌入所述第一半導(dǎo)體襯底的第二半導(dǎo)體襯底,其中,所述第二半導(dǎo)體襯底的第一表面與所述第一半導(dǎo)體襯底的第一表面重合,并且,所述第二半導(dǎo)體襯底的電導(dǎo)率高于所述第一半導(dǎo)體襯底;
[0023]步驟S102:在所述第一半導(dǎo)體襯底的第一區(qū)域和第二區(qū)域分別形成第一組淺溝槽隔離和第二組淺溝槽隔離,在所述第一半導(dǎo)體襯底的第三區(qū)域形成第一組深溝槽隔離;
[0024]步驟S103:在所述第一半導(dǎo)體襯底的第一區(qū)域、第二區(qū)域和第三區(qū)域分別形成第一組晶體管、第二組晶體管和第三組晶體管,其中,所述第一組晶體管和第三組晶體管均位于所述第一半導(dǎo)體襯底的所述第一表面一側(cè),所述第二組晶體管位于所述第二半導(dǎo)體襯底的所述第一表面一側(cè);
[0025]步驟S104:從所述第一半導(dǎo)體襯底的與所述第一表面相對的第二表面對所述第一半導(dǎo)體襯底進(jìn)行刻蝕,以在所述第二區(qū)域形成露出所述第二半導(dǎo)體襯底的第一溝槽;
[0026]步驟S105:在所述第一溝槽中填充介電材料并進(jìn)行平坦化處理,以形成包括位于所述第一區(qū)域、第二區(qū)域和第三區(qū)域的部分的第一體介電層。
[0027]可選地,所述第一組淺溝槽隔離靠近所述第一半導(dǎo)體襯底的所述第二表面的一側(cè)距所述第一半導(dǎo)體襯底的所述第一表面的距離為第一距離;所述第二組淺溝槽隔離靠近所述第一半導(dǎo)體襯底的所述第二表面的一側(cè)距所述第一半導(dǎo)體襯底的所述第一表面的距離為所述第一距離;所述第一組深溝槽隔離靠近所述第一半導(dǎo)體襯底的所述第二表面的一側(cè)距所述第一半導(dǎo)體襯底的所述第一表面的距離為第二距離;所述第一體介電層位于所述第一區(qū)域的部分的靠近所述第一半導(dǎo)體襯底的所述第一表面的一側(cè)距所述第一半導(dǎo)體襯底的所述第一表面的距離為第三距離;所述第一體介電層在其位于所述第二區(qū)域的部分具有朝向所述第一半導(dǎo)體襯底的所述第一表面的第一凸起,并且所述第一凸起的靠近所述第一半導(dǎo)體襯底的所述第一表面的一側(cè)距所述第一半導(dǎo)體襯底的所述第一表面的距離為第四距離;并且,所述第二半導(dǎo)體襯底靠近所述第一半導(dǎo)體襯底的所述第二表面的一側(cè)距所述第一半導(dǎo)體襯底的所述第一表面的距離為所述第四距離;其中,所述第二距離大于所述第一距離,所述第三距離大于所述第四距離,并且,所述第三距離大于或等于所述第二距離