芯片封裝結(jié)構(gòu)的制作方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明是有關(guān)于一種半導(dǎo)體封裝結(jié)構(gòu)，且特別是有關(guān)于一種芯片封裝結(jié)構(gòu)。
【背景技術(shù)】
[0002]隨著集成電路的集成度的增加，芯片的封裝結(jié)構(gòu)越來越復(fù)雜而多樣。一般而言，電感器(inductor)是非常重要的被動元件，常被應(yīng)用于射頻(rad1 frequency, RF)電路、壓控振蕩器(voltage controlled oscillator, VC0)、低噪放大器(low noiseamplifier, LNA)或是功率放大器(power amplifier, PA)等。
[0003]一般而言，在半導(dǎo)體元件中制作高頻電感元件，通常是利用增加線圈匝數(shù)的作法，達(dá)到增加電感值的目的。但線圈匝數(shù)提高后，相對使得電感所需占用的芯片面積增加。然而，隨著芯片體積微型化的趨勢，電感器的設(shè)置空間已不敷使用。另一方面，為了提高封裝結(jié)構(gòu)的散熱效果，通常會在封裝結(jié)構(gòu)上設(shè)置散熱片。現(xiàn)有通常是借由粘膠(adhesive)或是焊料(solder)將散熱片貼附在封裝結(jié)構(gòu)表面，然而此種散熱方式散熱片往往無法牢固地貼合在封裝結(jié)構(gòu)上，以至于散熱片可能從封裝結(jié)構(gòu)上剝離或脫落，而影響產(chǎn)品的生產(chǎn)良率以及使用上的可靠度，更需額外耗費(fèi)散熱片的成本。

【發(fā)明內(nèi)容】

[0004]本發(fā)明提供一種芯片封裝結(jié)構(gòu)，其可增加感應(yīng)線圈的設(shè)計(jì)面積以及減少感應(yīng)線圈與芯片間的信號干擾，更可增加散熱效率。
[0005]本發(fā)明的一種芯片封裝結(jié)構(gòu)，其包括芯片、至少一感應(yīng)線圈、封裝膠體以及重配置線路層。芯片包括有源表面以及相對有源表面的背面。感應(yīng)線圈環(huán)繞設(shè)置于芯片的周圍區(qū)域。封裝膠體包括上表面以及相對上表面的下表面，且覆蓋芯片以及周圍區(qū)域并暴露有源表面，且感應(yīng)線圈配置于封裝膠體上，且封裝膠體的下表面與有源表面切齊。重配置線路層覆蓋有源表面、部分封裝膠體以及部分感應(yīng)線圈，并電性連接芯片。
[0006]本發(fā)明的一種芯片封裝結(jié)構(gòu)，其包括芯片、多個散熱柱、封裝膠體以及重配置線路層。芯片包括有源表面以及相對有源表面的背面。散熱柱環(huán)繞設(shè)置于芯片的周圍區(qū)域。封裝膠體覆蓋芯片以及周圍區(qū)域并暴露有源表面。散熱柱配置于封裝膠體，且封裝膠體暴露各散熱柱的部分。重配置線路層覆蓋有源表面以及部分封裝膠體，并電性連接芯片。
[0007]本發(fā)明的一種芯片封裝結(jié)構(gòu)，其包括芯片、至少一感應(yīng)線圈、多個散熱柱、封裝膠體以及重配置線路層。芯片包括有源表面以及相對有源表面的背面。感應(yīng)線圈環(huán)繞設(shè)置于芯片的第一周圍區(qū)域。散熱柱環(huán)繞設(shè)置于芯片的第二周圍區(qū)域。第一周圍區(qū)域以及第二周圍區(qū)域彼此不重疊。封裝膠體覆蓋芯片、第一周圍區(qū)域以及第二周圍區(qū)并暴露有源表面。感應(yīng)線圈以及散熱柱配置于封裝膠體上，且封裝膠體暴露各散熱柱的部分。重配置線路層覆蓋有源表面以及部分封裝膠體，并電性連接芯片。
[0008]基于上述，本發(fā)明的芯片封裝結(jié)構(gòu)將感應(yīng)線圈環(huán)繞設(shè)置于芯片的周圍區(qū)域，以作為芯片封裝結(jié)構(gòu)的電感元件，因而可增加芯片封裝結(jié)構(gòu)的電感設(shè)置面積而無須局限于芯片的表面上，進(jìn)而可增加其電感量。并且，本發(fā)明的感應(yīng)線圈環(huán)繞設(shè)置于芯片的周圍而非直接設(shè)置于芯片的有源表面上，因而可減少感應(yīng)線圈與芯片間的信號干擾。此外，本發(fā)明的芯片封裝結(jié)構(gòu)亦可將多個散熱柱環(huán)繞設(shè)置于芯片的周圍區(qū)域，并使封裝膠體暴露散熱柱，因此，芯片封裝結(jié)構(gòu)可通過環(huán)繞于芯片周圍的散熱柱，將芯片所產(chǎn)生的熱能散逸至外界，因而增加芯片封裝結(jié)構(gòu)的散熱效率，亦可省去設(shè)置散熱膏或散熱片等額外的散熱元件的成本。
[0009]為讓本發(fā)明的上述特征和優(yōu)點(diǎn)能更明顯易懂，下文特舉實(shí)施例，并配合所附附圖作詳細(xì)說明如下。
【附圖說明】
[0010]圖1A至圖1F是依照本發(fā)明的一實(shí)施例的一種芯片封裝結(jié)構(gòu)的制作方法的流程剖面示意圖。
[0011]圖2是依照本發(fā)明的一實(shí)施例的感應(yīng)線圈與芯片的設(shè)置關(guān)系仰視示意圖。
[0012]圖3是依照本發(fā)明的另一實(shí)施例的感應(yīng)線圈與芯片的設(shè)置關(guān)系仰視示意圖。
[0013]圖4A至圖4F是依照本發(fā)明的另一實(shí)施例的一種芯片封裝結(jié)構(gòu)的制作方法的流程剖面示意圖。
[0014]圖5A至圖5B是依照本發(fā)明的另一實(shí)施例的一種芯片封裝結(jié)構(gòu)的制作方法的流程剖面示意圖。
[0015]圖6A至圖6B是依照本發(fā)明的另一實(shí)施例的一種芯片封裝結(jié)構(gòu)的制作方法的流程剖面示意圖。
[0016]圖7是依照本發(fā)明的另一實(shí)施例的一種芯片封裝結(jié)構(gòu)的剖面示意圖。
[0017]【附圖標(biāo)記說明】
[0018]100、100a、200、300:芯片封裝結(jié)構(gòu)
[0019]110、210、310:芯片
[0020]112、212、312:有源表面
[0021]114、214、314:背面
[0022]116、216、316:接墊
[0023]120、320a:感應(yīng)線圈
[0024]122,222:金屬層
[0025]124、224:圖案化干膜層
[0026]130、230、330:封裝膠體
[0027]132、232、332:上表面
[0028]134、234、334:下表面
[0029]138:通孔
[0030]140、240、340:重配置線路層
[0031]142、242、342:第一保護(hù)層
[0032]144、244、344:圖案化導(dǎo)線層
[0033]146,246,346:第二保護(hù)層
[0034]148、248、348:焊墊
[0035]150,250,350:焊球
[0036]160:支撐層
[0037]162:銅箔層
[0038]164:干膜層
[0039]220、320b:散熱柱
[0040]236、336:開口
【具體實(shí)施方式】
[0041]有關(guān)本發(fā)明之前述及其他技術(shù)內(nèi)容、特點(diǎn)與功效，在以下配合參考附圖的各實(shí)施例的詳細(xì)說明中，將可清楚的呈現(xiàn)。以下實(shí)施例中所提到的方向用語，例如:“上”、“下”、“前”、“后”、“左”、“右”等，僅是參考附加附圖的方向。因此，使用的方向用語是用來說明，而并非用來限制本發(fā)明。并且，在下列各實(shí)施例中，相同或相似的元件將采用相同或相似的標(biāo)號。
[0042]圖1A至圖1F是依照本發(fā)明的一實(shí)施例的一種芯片封裝結(jié)構(gòu)的制作方法的流程剖面示意圖。圖2是依照本發(fā)明的一實(shí)施例的感應(yīng)線圈與芯片的設(shè)置關(guān)系仰視示意圖。圖3是依照本發(fā)明的另一實(shí)施例的感應(yīng)線圈與芯片的設(shè)置關(guān)系仰視示意圖。請先參照圖1F以及圖2，在本實(shí)施例中，芯片封裝結(jié)構(gòu)100可包括芯片110、至少一感應(yīng)線圈120、封裝膠體130以及重配置線路層140。芯片110包括有源表面112以及相對有源表面112的背面114。感應(yīng)線圈120可如圖2所示，環(huán)繞設(shè)置于芯片110的周圍區(qū)域。封裝膠體130則覆蓋芯片110以及芯片110的周圍區(qū)域，并暴露芯片110的有源表面112。感應(yīng)線圈120配置于封裝膠體130上，重配置線路層140則覆蓋有源表面112、部分封裝膠體130以及部分感應(yīng)線圈120，并電性連接芯片110與感應(yīng)線圈120，于本實(shí)施例中，感應(yīng)線圈120與芯片110彼此電性連接，然而，本發(fā)明并不局限于此，于另一可行的實(shí)施例中，感應(yīng)線圈120亦可無需與重配置線路層140電性連接。
[0043]詳細(xì)而言，本實(shí)施例中，芯片110更包括多個接墊116，其分別設(shè)置于有源表面112上，而重配置線路層140則可如圖1F所示地將感應(yīng)線圈120電性連接至接墊116的其中之一。在本實(shí)施例中，感應(yīng)線圈120的數(shù)量可為一個。當(dāng)然，在本發(fā)明的其他實(shí)施例中，感應(yīng)線圈120的數(shù)量亦可如圖3所示為多個，而重配置線路層140則可分別電性連接各感應(yīng)線圈120至芯片110。本發(fā)明并不限制感應(yīng)線圈120的數(shù)量及其圍繞芯片110的方式。
[0044]具體而言，封裝膠體130包括上表面132以及相對上表面132的下表面134，其中，下表面134實(shí)質(zhì)上與有源表面112切齊。重配置線路層140即覆蓋有源表面112以及封裝膠體130的