半導(dǎo)體結(jié)構(gòu)及其制造方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明為關(guān)于一種半導(dǎo)體結(jié)構(gòu)及其制造方法。
[0002](本申請(qǐng)要求于2013年12月13日遞交的US14/106，462的美國(guó)專利的優(yōu)先權(quán)和權(quán)利，該在先申請(qǐng)的全部?jī)?nèi)容作為參考引入本文。)
【背景技術(shù)】
[0003]隨著電子工業(yè)的近期進(jìn)展，正開(kāi)發(fā)具有高效能的電子組件，且因此存在對(duì)于小型化及高密度封裝的需求。因此，必須更密集地封裝用于將IC連接至主機(jī)板的中介物(interposer)。封裝的高緊密化可歸因于IC的I/O的數(shù)目的增大，且亦已使得用于與中介物進(jìn)行連接的方法更為有效。
[0004]愈發(fā)普及的中介物技術(shù)中的一者為倒裝芯片(flip chip technology)結(jié)合。娃集成電路(IC)裝置的制造處理流程中的倒裝芯片裝配由若干事實(shí)驅(qū)動(dòng)。第一，當(dāng)與習(xí)知線結(jié)合互連技術(shù)相關(guān)的寄生電感減小時(shí)，半導(dǎo)體裝置的電效能可得以改良。第二，較之于線結(jié)合，倒裝芯片裝配在晶片與封裝之間提供較高互連密度。第三，較之于線結(jié)合，倒裝芯片裝配消耗較少硅“占據(jù)面積”，且因此有助于節(jié)省硅區(qū)域且降低裝置成本。及第四，當(dāng)使用并行群式結(jié)合技術(shù)而非連續(xù)個(gè)別結(jié)合步驟時(shí)，可降低制造成本。
[0005]為了減小中介物的大小及其間距，已努力用金屬凸塊替換先前在倒裝芯片結(jié)合中的基于焊料的互連球，尤其是努力藉由經(jīng)修改的線球技術(shù)來(lái)產(chǎn)生金屬凸塊。通常，在半導(dǎo)體晶片的接觸襯墊的鋁層上產(chǎn)生金屬凸塊。隨后，使用焊料將晶片附接至基板。所述等金屬凸塊用于針對(duì)LCD、記憶體、微處理器及微波RFIC的應(yīng)用的倒裝晶片封裝。

【發(fā)明內(nèi)容】

[0006]在一些實(shí)施例中，一種半導(dǎo)體結(jié)構(gòu)包括裝置、在所述裝置上方的導(dǎo)電襯墊及安置在所述導(dǎo)電襯墊上的AgpxYx合金柱,其中AgpxYx合金的Y包含按任意重量百分比與Ag形成完全固溶體的金屬，且其中Agl_xYx合金的X在0.005至0.25的范圍內(nèi)。
[0007]在一些實(shí)施例中，Y包含Au及鈀中的至少一者。
[0008]在一些實(shí)施例中，Agl_xYx合金柱具有30 μ m至100 μ m的高度。
[0009]在一些實(shí)施例中，所述半導(dǎo)體結(jié)構(gòu)進(jìn)一步包括覆蓋部件，所述覆蓋部件安置在所述Agl_xYx合金柱上且包括用于與另一半導(dǎo)體結(jié)構(gòu)電連接的焊料材料。
[0010]在一些實(shí)施例中，所述覆蓋部件具有自14111至511111的高度。
[0011]在一些實(shí)施例中，所述覆蓋部件具有與AghYx合金柱的直徑實(shí)質(zhì)上相同的直徑。
[0012]在一些實(shí)施例中，所述導(dǎo)電襯墊包括晶種層，所述晶種層包括與所述Agl_xYx合金柱介接的Ag或Ag合金。
[0013]在一些實(shí)施例中，一種半導(dǎo)體結(jié)構(gòu)包括裝置、所述裝置上的導(dǎo)電襯墊、安置在所述裝置上方且覆蓋所述導(dǎo)電襯墊的一部分的鈍化層，及包括安置在所述鈍化層上方的Agl_xYx合金的再分布層(RDL)，其中Agl_xYx合金的Y包含按任意重量百分比與Ag形成完全固溶體的金屬，且其中Agl_xYx合金的X在0.005至0.25的范圍內(nèi)。
[0014]在一些實(shí)施例中，Y包含Au及Pd中的至少一者。
[0015]在一些實(shí)施例中，RDL由包含金的金屬層覆蓋。
[0016]在一些實(shí)施例中，所述RDL包括用于容納導(dǎo)電線或?qū)щ娡箟K的焊盤(pán)部分。
[0017]在一些實(shí)施例中，所述RDL包括穿過(guò)所述鈍化層且與所述導(dǎo)電襯墊電連接的通孔部分。
[0018]在一些實(shí)施例中，一種半導(dǎo)體結(jié)構(gòu)包括:晶粒，其包括第一表面及與所述第一表面對(duì)置的第二表面；及通孔，其自所述第一表面至所述第二表面穿過(guò)所述晶粒，Ag1-Jx合金填充所述通孔，且其中Agl_xYx合金的Y包含按任意重量百分比與Ag形成完全固溶體的金屬，且其中Agl_xYx合金的X在0.005至0.25的范圍內(nèi)。
[0019]在一些實(shí)施例中，Y包含Au及Pd中的至少一者。
[0020]在一些實(shí)施例中，通孔為穿硅通孔(TSV)，且具有自3至20的縱橫比。
[0021]在一些實(shí)施例中，所述通孔具有自5μπι至500μπι的高度。
[0022]在一些實(shí)施例中，所述半導(dǎo)體結(jié)構(gòu)進(jìn)一步包括導(dǎo)電襯墊，其在所述通孔的末端安置在所述第一表面或所述第二表面上。
[0023]在一些實(shí)施例中，所述導(dǎo)電襯墊經(jīng)組態(tài)用于容納導(dǎo)電凸塊、導(dǎo)電柱或另一導(dǎo)電襯墊且用于與另一半導(dǎo)體結(jié)構(gòu)結(jié)合。
[0024]在一些實(shí)施例中，所述導(dǎo)電襯墊包括銀或金。
[0025]在一些實(shí)施例中，所述半導(dǎo)體結(jié)構(gòu)進(jìn)一步包括安置在Agl_xYx合金與通孔的側(cè)壁之間的晶種層。
[0026]在一些實(shí)施例中，晶粒包括面向下的有效側(cè)，Agl_xYx合金柱安置在所述晶粒的有效側(cè)上方，且接點(diǎn)經(jīng)組態(tài)用于與Agl_xYx合金柱結(jié)合且電連接，其中Agl_xYx合金的Y包含按任意重量百分比與Ag形成完全固溶體的金屬，且其中Agl_xYx合金的X在0.005至0.25的范圍內(nèi)。
[0027]在一些實(shí)施例中，Y包含Au及Pd中的至少一者。
[0028]在一些實(shí)施例中，所述接點(diǎn)為扁平無(wú)引線，其包括用于容納Agl_xYx合金柱的頂表面及用于安裝在另一半導(dǎo)體結(jié)構(gòu)上的暴露的底表面。
[0029]在一些實(shí)施例中，所述扁平無(wú)引線與Agl_xYx合金柱結(jié)合以成為倒裝芯片雙邊扁平無(wú)引線(FCDFN)封裝。
[0030]在一些實(shí)施例中，所述半導(dǎo)體結(jié)構(gòu)進(jìn)一步包括基板，所述基板包括用于安置所述接點(diǎn)的第一表面及與所述第一表面對(duì)置用于安置配置成球狀柵格陣列(BGA)的復(fù)數(shù)個(gè)導(dǎo)電凸塊的第二表面。在一些實(shí)施例中，Agl_xYx合金柱與安置在所述基板上的所述接點(diǎn)結(jié)合且電連接以成為倒裝芯片球狀柵格陣列封裝(FCBGA)。
[0031]在一些實(shí)施例中，一種用于制造一半導(dǎo)體結(jié)構(gòu)的方法包括:制備基于氰化物的鍍敷溶液，其包括KAg (CN)2、KAu (CN) 2、K2Pd(CN)4中的至少一者；將所述半導(dǎo)體結(jié)構(gòu)浸沒(méi)于所述鍍敷溶液中；將0.1ASD至1.0ASD的電鍍電流密度施加至所述半導(dǎo)體結(jié)構(gòu)以自所述鍍敷溶液還原銀離子、金離子或鈀離子；及在所述半導(dǎo)體結(jié)構(gòu)上形成Agl_xYx合金結(jié)構(gòu)，其中AgpxYx合金的Y包含按任意重量百分比與Ag形成完全固溶體的金屬，且其中AgpxYx合金的X在0.005至0.25的范圍內(nèi)。
[0032]在一些實(shí)施例中，在所述半導(dǎo)體結(jié)構(gòu)上形成所述Agl_xYx合金結(jié)構(gòu)包含在安置在所述半導(dǎo)體結(jié)構(gòu)的裝置上的導(dǎo)電襯墊上電鍍Agl_xYx合金柱。
[0033]在一些實(shí)施例中，在所述半導(dǎo)體結(jié)構(gòu)上形成theAgl_xYx合金結(jié)構(gòu)包含在安置在所述半導(dǎo)體結(jié)構(gòu)的裝置上方的鈍化層上電鍍Agl_xYx合金RDL。
[0034]在一些實(shí)施例中，所述方法進(jìn)一步包括藉由電鍍操作或無(wú)電極鍍敷操作在所述AgpxYx合金RDL上形成金屬層。
[0035]在一些實(shí)施例中，形成Agl_xYx合金結(jié)構(gòu)包括:形成自晶粒的第一表面朝向所述晶粒的與所述第一表面對(duì)置的第二表面延伸的穿硅通孔(TSV);及用所述AghYx合金填充所述 TSV。
[0036]在一些實(shí)施例中，形成所述TSV包括按預(yù)定圖案在所述晶粒的第一表面上安置遮罩層；及藉由蝕刻操作自所述第一表面移除所述晶粒的一部分。
[0037]在一些實(shí)施例中，形成所述TSV包括雷射鉆孔操作。
[0038]在一些實(shí)施例中，形成所述Agl_xYx合金結(jié)構(gòu)包括自所述第二表面研磨所述晶粒以暴露所述AghYx合金。
【附圖說(shuō)明】
[0039]當(dāng)結(jié)合附圖閱讀時(shí)，可自以下詳細(xì)描述最佳地理解本發(fā)明的態(tài)樣。應(yīng)強(qiáng)調(diào)，根據(jù)工業(yè)中的標(biāo)準(zhǔn)實(shí)務(wù)，各種特征不按比例繪制。實(shí)際上，為了論述的清楚起見(jiàn)，可任意增大或減小各種特征的尺寸。
[0040]圖1為根據(jù)本發(fā)明的一些實(shí)施例的銀合金凸塊結(jié)構(gòu)的橫截面圖；
[0041]圖2為根據(jù)本發(fā)明的一些實(shí)施例的粒徑分散曲線；
[0042]圖3為根據(jù)本發(fā)明的一些實(shí)施例的銀合金凸塊結(jié)構(gòu)的橫截面圖；
[0043]圖4為根據(jù)本發(fā)明的一些實(shí)施例的多層凸塊結(jié)構(gòu)的橫截面圖；
[0044]圖5為根據(jù)本發(fā)明的一些實(shí)施例的具有覆蓋部件的銀柱結(jié)構(gòu)的橫截面圖；
[0045]圖6為根據(jù)本發(fā)明的一些實(shí)施例的具有銀合金凸塊結(jié)構(gòu)的膜上晶片(COF)半導(dǎo)體結(jié)構(gòu)的橫截面圖；
[0046]圖7為根據(jù)本發(fā)明的一些實(shí)施例的展示于圖6中的接頭部分的放大視圖；
[0047]圖8為根據(jù)本發(fā)明的一些實(shí)施例的具有多層凸塊結(jié)構(gòu)的膜上晶片(COF)半導(dǎo)體結(jié)構(gòu)的橫截面圖；
[0048]圖9為根據(jù)本發(fā)明的一些實(shí)施例的展示于圖8中的接頭部分的放大視圖；
[0049]圖10為根據(jù)本發(fā)明的一些實(shí)施例的具有銀合金柱及覆蓋部件的膜上晶片(COF)半導(dǎo)體結(jié)構(gòu)的橫截面圖；
[0050]圖11為根據(jù)本發(fā)明的一些實(shí)施例的具有銀合金凸塊結(jié)構(gòu)的玻璃上晶片(COG)半導(dǎo)體結(jié)構(gòu)的橫截面圖；
[0051]圖12為根據(jù)本發(fā)明的一些實(shí)施例的具有多層凸塊結(jié)構(gòu)的玻璃上晶片(COG)半導(dǎo)體結(jié)構(gòu)的橫截面圖；
[0052]圖13為根據(jù)本發(fā)明的一些實(shí)施例的具有多層凸塊結(jié)構(gòu)的玻璃上晶片(COG)半導(dǎo)體結(jié)構(gòu)的橫截面圖；
[0053]圖14至圖20展示根據(jù)本發(fā)明的一些實(shí)施例的制造銀合金柱結(jié)構(gòu)的操作。
[0054]圖21為根據(jù)本發(fā)明的一些實(shí)施例的具有重分布層(RDL)的半導(dǎo)體結(jié)構(gòu)的俯視圖；
[0055]圖22為根據(jù)本發(fā)明的一些實(shí)施例的具有沿圖21的AA’的重分布層(RDL)的半導(dǎo)體結(jié)構(gòu)的橫截面圖；
[0056]圖23為根據(jù)本發(fā)明的一些實(shí)施例的具有包括金屬層的重分布層(RDL)的半導(dǎo)體結(jié)構(gòu)的橫截面圖；
[0057]圖24至圖31展示根據(jù)本發(fā)明的一些實(shí)施例的制造重分布層(RDL)的操作；
[0058]圖32為根據(jù)本發(fā)明的一些實(shí)施例的具有若干穿硅通孔(TSV)的晶粒的橫截面圖；
[0059]圖33為根據(jù)本發(fā)明的一些實(shí)施例的經(jīng)堆疊且藉由穿硅通孔(TSV)彼此連接的若干晶粒的橫截面圖；
[0060]圖34為根據(jù)本發(fā)明的一些實(shí)施例的安裝于基板上的若干經(jīng)堆疊晶粒的橫截面圖；
[0061]圖35至圖41展示根據(jù)本發(fā)明的一些實(shí)施例的制造鍍敷有銀合金的穿硅通孔(TSV)的操作；
[0062]圖42為根據(jù)本發(fā)明的一些實(shí)施例的雙邊扁平無(wú)引線(DFN)封裝的俯視圖；
[0063]圖43為根據(jù)本發(fā)明的一些實(shí)施例的沿圖42的BB’的雙邊扁平無(wú)引線(DFN)封裝的橫截面圖 '及
[0064]圖44為根據(jù)本發(fā)明的一些實(shí)施例的具有銀合金柱的倒裝芯片球狀柵格陣列(FCBGA)封裝的橫截面圖。
[0065]附圖標(biāo)識(shí):
[0066]10銀合金凸塊結(jié)構(gòu)
[0067]20銀合金凸塊結(jié)構(gòu)
[0068]30多層凸塊結(jié)構(gòu)
[0069]40銀柱結(jié)構(gòu)
[0070]50膜上晶片(COF)半導(dǎo)體封裝
[0071]60膜上晶片(COF)半導(dǎo)體封裝
[0072]70膜上晶片(COF)半導(dǎo)體封裝
[0073]80玻璃上晶片(COG)半導(dǎo)體封裝
[0074]90玻璃上晶片(COG)半導(dǎo)體封裝
[0075]110玻璃上晶片(COG)半導(dǎo)體封裝
[0076]100 裝置
[0077]100’ 容器
[0078]100A 入口
[0079]100B 出口
[0080]101銀合金凸塊
[0081]1lA 晶粒
[0082]1lB 頂表面
[0083]1lC 底表面
[0084]1lD 側(cè)壁
[0085]102導(dǎo)電襯墊
[0086]102A 頂表面
[0087]103鈍化層
[0088]104凸塊下金屬化(UBM)層
[0089]105晶種層
[0090]107金屬層
[0091]109第一遮罩層
[0092]109A 開(kāi)口
[0093]111 陽(yáng)極
[0094]112 陰極
[0095]113電鍍?cè)?br>[0096]114覆蓋部件
[0097]115 Agl_xYx 合金柱
[0098]115A 頂表面
[0099]301可撓性膜
[0100]301A 第一表面
[0101]301B 第二表面
[0102]302導(dǎo)電層
[0103]303 點(diǎn)框
[0104]304底部填充材料
[0105]305阻焊劑圖案
[0106]306焊料層
[0107]307 點(diǎn)框
[0108]308焊料層
[0109]401透明基板
[0110]401A 第一表面
[0111]402導(dǎo)電跡線
[0112]406 ACF
[0113]406A塑膠球體
[0114]501 晶粒
[0115]501-1 晶粒
[0116]501-2 晶粒
[0117]501-3 晶粒
[0118]501A 第一表面
[0119]501A’新第一表面
[0120]501A-1 第一表面[0121 ]501A-2 第一表面
[0122]501A-3 第一表面
[0123]50IB 第二表面
[0124]501B’新第二表面
[0125]501B-1 第二表面
[0126]501B-2 第二表面
[0127]501B-3 第二表面
[0128]502金屬結(jié)構(gòu)
[0129]502-1金屬結(jié)構(gòu)
[0130]502-2金屬結(jié)構(gòu)
[0131]502-3金屬結(jié)構(gòu)
[0132]502A