，所述第四距離大于或等于所述第一距離。
[0028]可選地，所述第一半導體襯底的材料為硅晶體，所述第二半導體襯底的材料為硅合金半導體。
[0029]其中，所述第二組晶體管為用于實現(xiàn)射頻開關功能的晶體管組。
[0030]本發(fā)明的集成電路，在第一半導體襯底內嵌入電導率高于第一半導體襯底的第二半導體襯底作為第二組晶體管(例如:開關晶體管)的通道基材，可以使第二組晶體管獲得更高的導通電導率和更低的導通電阻，提高了第二組晶體管(例如:開關晶體管)的性能。同時，本發(fā)明的集成電路采用第二組淺溝槽隔離對第二組晶體管(例如:開關晶體管)進行側向隔離，采用第一體介電層對第二組晶體管實現(xiàn)整體絕緣隔離，與現(xiàn)有的開關晶體管技術(包括硅基SOI開關晶體管技術)相比，第二組晶體管具有更高的信噪比(SNR)。此外，本發(fā)明的集成電路，將采用不同側壁和底部整體絕緣的第一組晶體管(例如:作為邏輯和功率器件的硅基晶體管)和第二組晶體管(例如:作為開關晶體管的異質結半導體晶體管)通過晶圓加工流程集成到單一芯片之上，相對于現(xiàn)有的通過系統(tǒng)集成封裝技術所制作的射頻前端模塊，具有更高的信噪比、更低的功耗、更小的器件尺寸以及更低的成本。本發(fā)明的集成電路的制造方法，可以降低封裝復雜度和制造成本，并且，根據(jù)該方法所制造的集成電路，與現(xiàn)有技術中的射頻前端模塊相比，具有信噪比高、功耗低、器件尺寸小等優(yōu)點。
【附圖說明】
[0031]本發(fā)明的下列附圖在此作為本發(fā)明的一部分用于理解本發(fā)明。附圖中示出了本發(fā)明的實施例及其描述，用來解釋本發(fā)明的原理。
[0032]附圖中:
[0033]圖1為本發(fā)明實施例一的一種集成電路的結構的一種示意性剖視圖；
[0034]圖2為本發(fā)明實施例二的一種集成電路的制造方法的一種示意性流程圖。
【具體實施方式】
[0035]在下文的描述中，給出了大量具體的細節(jié)以便提供對本發(fā)明更為徹底的理解。然而，對于本領域技術人員而言顯而易見的是，本發(fā)明可以無需一個或多個這些細節(jié)而得以實施。在其他的例子中，為了避免與本發(fā)明發(fā)生混淆，對于本領域公知的一些技術特征未進行描述。
[0036]應當理解的是，本發(fā)明能夠以不同形式實施，而不應當解釋為局限于這里提出的實施例。相反地，提供這些實施例將使公開徹底和完全，并且將本發(fā)明的范圍完全地傳遞給本領域技術人員。在附圖中，為了清楚，層和區(qū)的尺寸以及相對尺寸可能被夸大。自始至終相同附圖標記表示相同的元件。
[0037]應當明白，當元件或層被稱為“在...上”、“與...相鄰”、“連接到”或“耦合到”其它元件或層時，其可以直接地在其它元件或層上、與之相鄰、連接或耦合到其它元件或層，或者可以存在居間的元件或層。相反，當元件被稱為“直接在...上”、“與...直接相鄰”、“直接連接到”或“直接耦合到”其它元件或層時，則不存在居間的元件或層。應當明白，盡管可使用術語第一、第二、第三等描述各種元件、部件、區(qū)、層和/或部分，這些元件、部件、區(qū)、層和/或部分不應當被這些術語限制。這些術語僅僅用來區(qū)分一個元件、部件、區(qū)、層或部分與另一個元件、部件、區(qū)、層或部分。因此，在不脫離本發(fā)明教導之下，下面討論的第一元件、部件、區(qū)、層或部分可表示為第二元件、部件、區(qū)、層或部分。
[0038]空間關系術語例如“在...下”、“在...下面”、“下面的”、“在...之下”、“在...之上”、“上面的”等，在這里可為了方便描述而被使用從而描述圖中所示的一個元件或特征與其它元件或特征的關系。應當明白，除了圖中所示的取向以外，空間關系術語意圖還包括使用和操作中的器件的不同取向。例如，如果附圖中的器件翻轉，然后，描述為“在其它元件下面”或“在其之下”或“在其下”元件或特征將取向為在其它元件或特征“上”。因此，示例性術語“在...下面”和“在...下”可包括上和下兩個取向。器件可以另外地取向(旋轉90度或其它取向)并且在此使用的空間描述語相應地被解釋。
[0039]在此使用的術語的目的僅在于描述具體實施例并且不作為本發(fā)明的限制。在此使用時，單數(shù)形式的“一”、“一個”和“所述/該”也意圖包括復數(shù)形式，除非上下文清楚指出另外的方式。還應明白術語“組成”和/或“包括”，當在該說明書中使用時，確定所述特征、整數(shù)、步驟、操作、元件和/或部件的存在，但不排除一個或更多其它的特征、整數(shù)、步驟、操作、元件、部件和/或組的存在或添加。在此使用時，術語“和/或”包括相關所列項目的任何及所有組合。
[0040]這里參考作為本發(fā)明的理想實施例(和中間結構)的示意圖的橫截面圖來描述發(fā)明的實施例。這樣，可以預期由于例如制造技術和/或容差導致的從所示形狀的變化。因此，本發(fā)明的實施例不應當局限于在此所示的區(qū)的特定形狀，而是包括由于例如制造導致的形狀偏差。例如，顯示為矩形的注入?yún)^(qū)在其邊緣通常具有圓的或彎曲特征和/或注入濃度梯度，而不是從注入?yún)^(qū)到非注入?yún)^(qū)的二元改變。同樣，通過注入形成的埋藏區(qū)可導致該埋藏區(qū)和注入進行時所經(jīng)過的表面之間的區(qū)中的一些注入。因此，圖中顯示的區(qū)實質上是示意性的，它們的形狀并不意圖顯示器件的區(qū)的實際形狀且并不意圖限定本發(fā)明的范圍。
[0041]為了徹底理解本發(fā)明，將在下列的描述中提出詳細的步驟以及詳細的結構，以便闡釋本發(fā)明提出的集成電路及其制造方法。本發(fā)明的較佳實施例詳細描述如下，然而除了這些詳細描述外，本發(fā)明還可以具有其他實施方式。
[0042]實施例一
[0043]下面，參照圖1來描述本發(fā)明實施例提出的集成電路的結構。其中，圖1為本發(fā)明實施例的一種集成電路的結構的一種示意性剖視圖。
[0044]本實施例提供一種集成電路，其可以作為手機等通信設備的射頻前端模塊(RFFEM)0如圖1所示，本實施例的集成電路包括:第一半導體襯底100、位于所述第一半導體襯底100的第一區(qū)域且位于所述第一半導體襯底100的第一表面的第一組晶體管1102、嵌入所述第一半導體襯底100的第二區(qū)域的第二半導體襯底200、位于所述第二半導體襯底200的第一表面的第二組晶體管1202以及位于所述第一半導體襯底100的第二表面上的第一體介電層1001。其中，第一半導體襯底100的第一表面與第二表面為相對的兩個表面，第二半導體襯底200的第一表面與第一半導體襯底100的第一表面重合，并且，第二半導體襯底200的電導率高于所述第一半導體襯底100。此外，該集成電路還可以包括位于第一半導體襯底100的第三區(qū)域且位于第一半導體襯底100的第一表面的第三組晶體管1302。在本實施例中，第一組晶體管1102、第二組晶體管1202和第三組晶體管1302均包括多個晶體管，為了表示的簡要，在圖1中每組晶體管僅示意性地示出了一個。其中，第二組晶體管1202可以為絕緣體上娃(SOI)晶體管。
[0045]示例性地，第一半導體襯底100的材料為硅晶體。第二半導體襯底200的材料為娃合金半導體，該娃合金半導體可以為鍺娃半導體或碳娃半導體。第二半導體襯底200的材料可以為三五族半導體或二六族半導體。由于第二組晶體管1202形成在第二半導體襯底200上，而第二半導體襯底200嵌入第一半導體襯底100內，故第二組晶體管1202為異質結半導體晶體管。
[0046]示例性地，第一組晶體管1102為核心MOS晶體管(Core M0S), 一般為低壓MOS晶體管，第二組晶體管1202為全耗盡型MOS晶體管(FD M0S)，第三組晶體管1302為高壓MOS晶體管(HV M0S)。進一步的，第三組晶體管為LDMOS晶體管(即，橫向擴散MOS晶體管)。
[0047]示例性地，第一組晶體管1102為用于實現(xiàn)功率放大器控制器功能的晶體管組，第二組晶體管1202為用于實現(xiàn)射頻開關功能的晶體管組，第三組晶體管1302為用于實現(xiàn)功率放大器內核功能的晶體管組。即，第一組晶體管1102作為邏輯和功率器件，第二組晶體管1202作為開關器件。
[0048]在本實施例中，第一組晶體管1102中的各個晶體管之間由位于所述第一半導體襯底100內的第一組淺溝槽隔離1101所隔離，底部由所述第一體介電層1001位于所述第一區(qū)域的部分1104所隔離。第二組晶體管1202中的各個晶體管之間由第二組淺溝槽隔離1201所隔離，底部由所述第一體介電層1001位于所述第二區(qū)域的部分1204所隔離，其中，所述第二組淺溝槽隔離1201位于所述第一半導體襯底(100)內或所述第二半導體襯底