電路載體和制造方法及制造和運(yùn)行電路裝置的方法
【技術(shù)領(lǐng)域】
[0001 ] 本發(fā)明涉及一種電路載體、用于制造電路載體的方法、用于制造電路裝置的方法以及用于運(yùn)行電路裝置的方法和用于制造半導(dǎo)體模塊的方法。
【背景技術(shù)】
[0002]借助于電路載體經(jīng)常實(shí)現(xiàn)了電氣電路裝置，在其運(yùn)行時(shí)電路載體受制于高電壓。由此能夠出現(xiàn)不期望的電壓擊穿或者部分放電。

【發(fā)明內(nèi)容】

[0003]本發(fā)明的目的在于，提供電路載體和用于制造電路載體的方法，其具有對抗電壓擊穿的高強(qiáng)度和高部分放電強(qiáng)度。另外的目的在于，提供用于制造電路裝置的方法，其具有對抗電壓擊穿的高強(qiáng)度和高部分放電強(qiáng)度。還有另外的目的在于，提供用于運(yùn)行電路裝置的方法，其中，在任何情況下都出現(xiàn)輕微的部分放電。
[0004]該目的通過根據(jù)權(quán)利要求1所述的電路載體、通過根據(jù)權(quán)利要求2所述的用于制造電路載體的方法、通過權(quán)利要求15所述的用于制造電路裝置的方法或者通過根據(jù)權(quán)利要求18所述的用于運(yùn)行電路裝置的方法來實(shí)現(xiàn)。本發(fā)明的設(shè)計(jì)方案和改進(jìn)方案是從屬權(quán)利要求的內(nèi)容。
[0005]第一方面涉及電路載體。其包含介電的絕緣載體以及上金屬化層，該上金屬化層覆層在介電的絕緣載體上并且具有金屬化部段。金屬化部段具有朝向絕緣載體的下側(cè)、背向絕緣載體的上側(cè)以及環(huán)形封閉的側(cè)面，該側(cè)面在側(cè)面界定了金屬化部段并且連續(xù)地在上側(cè)和下側(cè)之間延伸。除此之外，電路載體具有介電涂層，其位于側(cè)面和上側(cè)上，并且連續(xù)地從側(cè)面延伸到上側(cè)上。
[0006]第二方面涉及用于制造電路載體的方法。對此提供介電的絕緣載體，在其上涂有上金屬化層，其包含金屬化部段。金屬化部段具有朝向絕緣載體的下側(cè)、背向絕緣載體的上側(cè)以及環(huán)形封閉的側(cè)面，該側(cè)面在側(cè)面界定了金屬化部段并且連續(xù)地在上側(cè)和下側(cè)之間延伸。此外，生成了介電涂層，其位于側(cè)面和上側(cè)上，并且連續(xù)地從側(cè)面延伸到上側(cè)上。
[0007]根據(jù)第三方面能夠利用根據(jù)第一方面設(shè)計(jì)和/或根據(jù)第二方面制造的電路載體生成半導(dǎo)體裝置。對此提供半導(dǎo)體部件，其具有第一電極和第二電極。為關(guān)聯(lián)部段裝配半導(dǎo)體部件，其中，半導(dǎo)體部件在第二電極上借助于連接層材料配合地與關(guān)聯(lián)部段連接。
[0008]根據(jù)第四方面，為了運(yùn)行根據(jù)第三方面制造的半導(dǎo)體裝置而在第一電極和第二電極之間施加至少1V的電壓。
[0009]根據(jù)第五方面，在用于制造半導(dǎo)體模塊的方法中利用根據(jù)第三方面的方法制造半導(dǎo)體裝置。除此之外提供模塊殼體。將半導(dǎo)體裝置與模塊殼體連接。接下來將介電填料填充到模塊殼體中，該填料具有比介電涂層小的介電常數(shù)和/或擊穿場強(qiáng)，以使得介電填料接觸介電涂層。
【附圖說明】
[0010]本發(fā)明的這個(gè)以及另外的方面在下面根據(jù)以附圖為參考的實(shí)施例進(jìn)行闡述。在此示出:
[0011]圖1是電路載體的橫截面。
[0012]圖2是根據(jù)圖1的電路載體的俯視圖。
[0013]圖3是在覆層介電涂層之后的根據(jù)圖1的電路載體的橫截面。
[0014]圖4是設(shè)置有介電涂層的根據(jù)圖3的電路載體的俯視圖。
[0015]圖5是設(shè)置有介電涂層的并且裝配有半導(dǎo)體芯片的根據(jù)圖3的電路載體的橫截面。
[0016]圖6是設(shè)置有介電涂層的并且裝配有半導(dǎo)體芯片的根據(jù)圖5的電路載體的俯視圖。
[0017]圖7是在用于制造設(shè)置有介電涂層的電路載體的第一方法期間的步驟。
[0018]圖8是在用于制造設(shè)置有介電涂層的電路載體的第二方法期間的步驟。
[0019]圖9是在用于制造設(shè)置有介電涂層的電路載體的第三方法期間的步驟。
[0020]圖10至12是在用于制造設(shè)置有介電涂層的電路載體的第四方法期間的各種步驟。
[0021]圖13是設(shè)置有介電涂層的并且裝配有半導(dǎo)體芯片的電路載體的橫截面。
[0022]圖14是設(shè)置有介電涂層的并且裝配有半導(dǎo)體芯片的根據(jù)圖13的電路載體的俯視圖。
[0023]圖15是設(shè)置有介電涂層的并且裝配有半導(dǎo)體芯片的電路載體的俯視圖，其中，介電涂層具有接片，其將金屬化部段的關(guān)聯(lián)表面部段分隔。
[0024]圖16是在施加電壓時(shí)的設(shè)置有介電涂層的并且裝配有半導(dǎo)體芯片的電路載體。
[0025]圖17是根據(jù)圖5設(shè)計(jì)的電路載體的橫截面，其中，介電涂層達(dá)到絕緣載體的側(cè)面的邊緣。
[0026]圖18是設(shè)置有介電涂層的并且裝配有半導(dǎo)體芯片的根據(jù)圖17的電路載體的俯視圖。
[0027]圖19是設(shè)置有介電涂層的、裝配的電路載體的橫截面，其中，介電涂層具有接片，其位于金屬化部段上并且在其上分離金屬化部段的兩個(gè)接觸面。
[0028]圖20是根據(jù)圖19的電路載體的俯視圖。
[0029]圖21是半導(dǎo)體模塊的橫截面，在其中安裝了裝配的電路載體。
[0030]附圖中的視圖并不是原尺寸的。假如沒有其它的說明，在附圖中以相同的標(biāo)號(hào)標(biāo)記相同的或者相同作用的元件。
【具體實(shí)施方式】
[0031]圖1示出了電路載體2的橫截面，并且圖2示出了俯視圖。根據(jù)圖1的示圖的截面平面El-El在圖2中示出。電路載體2具有帶有上側(cè)20t的介電的絕緣載體20，在上測上覆層有上金屬化層21以及可選的下金屬化層22，其覆層在介電的絕緣載體20的背向上側(cè)20t的下側(cè)20b上。假如存在上和下金屬化層21，22，那么其因此能夠位于絕緣載體20的相互對置的側(cè)面上。上金屬化層21能夠在需要的時(shí)候構(gòu)造，從而使其具有印刷電路，其例如能夠用于電交換或者用于芯片安裝。介電的絕緣載體20能夠?qū)Υ藨?yīng)用為，使上金屬化層21和下金屬化層22相互電絕緣。上金屬化層21在任何情況下都具有至少一個(gè)關(guān)聯(lián)的金屬化部段25。在所示的示例中存在有多個(gè)這樣的金屬化部段25，其相互隔開。
[0032]電路載體2能夠是陶瓷基座，其中，絕緣載體20構(gòu)造為薄的層，其具有陶瓷或者有陶瓷構(gòu)成。作為用于上金屬化層21和如果存在的下金屬化層22的材料適用的是導(dǎo)電良好的金屬、例如銅或銅合金、鋁或鋁合金，然而也是任意的其它的金屬或合金。假如絕緣載體20具有陶瓷，那么該陶瓷能夠例如是氧化鋁(Al2O3)或氮化鋁(AlN)或氧化鋯(ZrO2)，或者是混合陶瓷，其除了至少一種所謂的陶瓷原料之外還具有至少一種另外的、與其不同的陶瓷材料。例如，電路載體2能夠構(gòu)造為DCB襯底(DCB = Direct Copper Bonding，直接銅鍵合)、DAB 襯底(DAB = Direct Aluminum Bonding,直接招鍵合)、AMB 襯底(AMB = ActiveMetal Brazing，活性金屬纖焊)或者AMS襯底(IMS = Insulated Metal Substrate，絕緣金屬襯底)。上金屬化層21和如果存在的下金屬化層22能夠彼此獨(dú)立地分別具有在0.05mm至2.5mm范圍中的厚度。絕緣載體20的厚度能夠例如位于0.1mm至2mm的范圍中。然而，大于或者小于給出的厚度同樣是可能的。
[0033]如圖1和2共同示出的那樣，每個(gè)關(guān)聯(lián)的金屬化部段25都具有朝向絕緣載體20的下側(cè)25b、背向絕緣載體20的上側(cè)25t和環(huán)形封閉的側(cè)面25s。環(huán)形封閉的側(cè)面25s在側(cè)面界定了金屬化部段25并且連續(xù)地在上側(cè)25t和下側(cè)25b之間延伸。在上側(cè)25t和側(cè)面25s之間設(shè)計(jì)有環(huán)形封閉的邊棱25k。
[0034]為了在之后的運(yùn)行中減少電壓擊穿的傾向和邊棱25k的區(qū)域中的部分放電，在金屬化部段25上分別生成固定的介電涂層3，其位于側(cè)面25s和上側(cè)25t上，并且連續(xù)地從側(cè)面25s延伸到上側(cè)25t上，這在下面在圖3中以橫截面以及在圖4中以俯視圖示出。換而言之，金屬化部段25的介電涂層3繞著邊棱25k延伸。在圖4中以虛線示出了通過介電涂層3覆蓋的邊棱25k的曲線?？蛇x地，介電涂層3能夠經(jīng)由邊棱的總體長度圍繞金屬化部段25的邊棱25k。可替換地，邊棱25k也能夠部分地不由介電涂層3覆蓋，例如在之后的運(yùn)行中不期望太高的電場強(qiáng)度以及電壓擊穿和部分放電的部段。同樣可選地，介電涂層3能夠完全地覆蓋金屬化部段25的側(cè)面25s。
[0035]此外如圖4所獲知的那樣，金屬化部段25的上側(cè)25t能夠具有關(guān)聯(lián)部段25m，其由側(cè)面25s隔開，并且其不由介電涂層3覆蓋?？蛇x地，關(guān)聯(lián)部段25m能夠環(huán)形地由介電涂層3的布置在上側(cè)25t上的部段25r圍繞。
[0036]在關(guān)聯(lián)部段25m的區(qū)域中，有關(guān)的金屬化部段25能夠暴露，并且分別裝配有一個(gè)或多個(gè)電子部件。作為對此的示例，在圖3