半導體裝置的制造方法
【專利說明】半導體裝置
[0001]分案串請的相關(guān)信息
[0002]本案是分案申請。該分案的母案是申請日為2015年3月4日、申請?zhí)枮?01520126695.8、發(fā)明名稱為“半導體裝置”的實用新型專利申請案。
[0003][相關(guān)申請案]
[0004]本申請案享有以日本專利申請案2014-134515號(申請日:2014年6月30日)為基礎(chǔ)申請案的優(yōu)先權(quán)。本申請案是通過參照該基礎(chǔ)申請案而包含基礎(chǔ)申請案的全部內(nèi)容。
技術(shù)領(lǐng)域
[0005]本實用新型的實施方式涉及一種半導體裝置。
【背景技術(shù)】
[0006]本實用新型的實施方式提供一種具有控制器及半導體存儲器的存儲卡。
【實用新型內(nèi)容】
[0007]半導體裝置期望能容易確認產(chǎn)品性能。
[0008]本實用新型的實施方式提供一種可謀求容易確認產(chǎn)品性能的半導體裝置。
[0009]第一實施方式的半導體裝置包括:襯底，具有第一面、及位于與該第一面相反側(cè)的第二面；接口部，設(shè)置在所述襯底，且能于與主機裝置之間流通信號；多個第一焊墊，設(shè)置在所述襯底的第一面，且電連接于所述接口部；多個第二焊墊，設(shè)置在所述襯底的第一面，且與所述接口部電絕緣；電子零件，具有半導體存儲器、控制器、密封部、多個第一焊料部、及多個第二焊料部，該控制器控制該半導體存儲器，該密封部一體地密封所述半導體存儲器及所述控制器，該多個第一焊料部電連接于所述控制器且設(shè)置在所述第一焊墊，該多個第二焊料部電連接于所述控制器且設(shè)置在所述第二焊墊；以及多個第三焊墊，設(shè)置在所述襯底的第二面，且分別電連接于所述多個第二焊墊。
[0010]第二實施方式的半導體裝置是:所述襯底為單面安裝襯底，所述第二面為非零件安裝面。
[0011]第三實施方式的半導體裝置是:所述控制器可根據(jù)從所述多個第三焊墊的至少一個輸入的測試命令而動作。
[0012]第四實施方式的半導體裝置是:所述多個第三焊墊在所述襯底上位于被所述電子零件覆蓋的區(qū)域的背面?zhèn)取?br>[0013]第五實施方式的半導體裝置是:所述第三焊墊的數(shù)量多于所述第一焊墊的數(shù)量。
[0014]第六實施方式的半導體裝置是:所述多個第三焊墊的配置與所述多個第二焊墊的配置對應(yīng)。
[0015]第七實施方式的半導體裝置是:所述控制器具有連接于所述接口部的主機接口部、及連接于所述半導體存儲器的存儲器接口部，所述多個第三焊墊的至少一個可不經(jīng)由所述主機接口部而在所述控制器的內(nèi)部電連接于所述存儲器接口部。
[0016]第八實施方式的半導體裝置是:所述控制器具有CPU、及電連接于所述半導體存儲器的存儲器接口部，所述多個第三焊墊的至少一個可不經(jīng)由所述CPU而在所述控制器的內(nèi)部電連接于所述存儲器接口部。
[0017]第九實施方式的半導體裝置是:所述多個第三焊墊由絕緣層覆蓋。
[0018]第十實施方式的半導體裝置還包括一體地覆蓋所述多個第三焊墊的片材。
[0019]第十一實施方式的半導體裝置包括:襯底，具有第一面、及位于與該第一面相反側(cè)的第二面；接口部，設(shè)置在所述襯底，且能于與主機裝置之間流通信號；第一焊墊，設(shè)置在所述襯底的第一面，且與所述接口部電絕緣；電子零件，具有設(shè)置在所述第一焊墊的焊料部；以及第二焊墊，設(shè)置在所述襯底的第二面，且電連接于所述第一焊墊。
[0020]第十二實施方式的半導體裝置是:所述電子零件可根據(jù)從所述第二焊墊輸入的測試命令而動作。
[0021]第十三實施方式的半導體裝置是:所述第二焊墊在所述襯底上位于被所述電子零件覆蓋的區(qū)域的背面?zhèn)取?br>[0022]第十四實施方式的半導體裝置還包括覆蓋所述第二焊墊的絕緣部。
[0023]第十五實施方式的半導體裝置包括:第一襯底，具有第一面、及位于與該第一面相反側(cè)的第二面；第一焊墊，設(shè)置在所述第一襯底的第一面；電子零件，具有設(shè)置在所述第一焊墊的第一焊料部；以及第二焊墊，設(shè)置在所述第一襯底的第二面，且電連接于所述第一焊墊。
[0024]第十六實施方式的半導體裝置還包括接口部，所述接口部是設(shè)置在所述第一襯底，并且與所述第一焊墊電絕緣，能于與主機裝置之間流通信號。
[0025]第十七實施方式的半導體裝置還包括:接口部，設(shè)置在所述第一襯底，并且與所述第一焊墊電絕緣，能于與主機裝置之間流通信號；以及第三焊墊，設(shè)置在所述第一襯底的第一面，且電連接于該接口部。
[0026]第十八實施方式的半導體裝置還包括:接口部，設(shè)置在所述第一襯底，并且與所述第一焊墊電絕緣，能于與主機裝置之間流通信號；第三焊墊，設(shè)置在所述第一襯底的第一面，且電連接于該接口部；以及第二焊料部，設(shè)置在該第三焊墊；且該第二焊料部位于所述電子零件的中心與所述接口部之間。
[0027]第十九實施方式的半導體裝置是:所述電子零件可根據(jù)從所述第二焊墊輸入的測試命令而動作，且對所述第二焊墊輸出響應(yīng)。
[0028]第二十實施方式的半導體裝置是:所述第二焊墊位于所述第一襯底的所述第一面上被所述電子零件覆蓋的區(qū)域的背面?zhèn)鹊乃龅诙妗?br>[0029]第二十一實施方式的半導體裝置是:所述第二焊墊位于所述第一襯底的所述第一面上被所述電子零件覆蓋的區(qū)域的背面?zhèn)鹊乃龅诙?，并且所述第二焊墊的配置與所述第一焊墊的配置對應(yīng)。
[0030]第二十二實施方式的半導體裝置是:所述第二焊墊位于所述第一襯底的所述第一面上被所述電子零件覆蓋的區(qū)域的背面?zhèn)鹊乃龅诙妫宜龅诙笁|由絕緣層覆蓋。
[0031]第二十三實施方式的半導體裝置是:所述第二焊墊位于所述第一襯底的所述第一面上被所述電子零件覆蓋的區(qū)域的背面?zhèn)鹊乃龅诙?，且該半導體裝置還包括一體地覆蓋所述第二焊墊的片材。
[0032]第二十四實施方式的半導體裝置是所述電子零件包括:第二襯底，具有第三面、及位于與該第三面相反側(cè)并且與所述焊料部抵接的第四面；控制器，位于該第三面?zhèn)?；以及密封部，密封該控制器?br>[0033]第二十五實施方式的半導體裝置是所述電子零件包括:第二襯底，具有第三面、及位于與該第三面相反側(cè)并且與所述焊料部抵接的第四面；半導體存儲器，位于該第三面?zhèn)龋灰约懊芊獠?，密封該半導體存儲器。
[0034]第二十六實施方式的半導體裝置是所述電子零件包括:第二襯底，具有第三面、及位于與該第三面相反側(cè)并且與所述焊料部抵接的第四面；半導體存儲器，位于該第三面?zhèn)龋豢刂破?，位于所述第三面?zhèn)炔⑶铱刂扑霭雽w存儲器；以及密封部，一體地密封所述半導體存儲器及所述控制器。
[0035]第二十七實施方式的半導體裝置是所述電子零件包括:第二襯底，具有第三面、及位于與該第三面相反側(cè)并且與所述焊料部抵接的第四面；多個NAND存儲器，位于該第三面?zhèn)?；控制器，位于所述第三面?zhèn)炔⑶铱刂扑龆鄠€NAND存儲器；以及密封部，一體地密封所述半導體存儲器及所述控制器。
[0036]第二十八實施方式的半導體裝置還包括接口部，所述接口部是設(shè)置在所述第一襯底，并且與所述第一焊墊電絕緣，能于與主機裝置之間流通信號，且所述控制器具有連接于所述接口部的主機接口部、及連接于所述電子零件的存儲器接口部，所述第二焊墊可不經(jīng)由所述主機接口部而在所述電子零件的內(nèi)部電連接于所述存儲器接口部。
[0037]第二十九實施方式的半導體裝置是:所述控制器具有CPU、及電連接于所述多個NAND存儲器的存儲器接口部，所述第二焊墊可不經(jīng)由所述CPU而在所述控制器的內(nèi)部電連接于所述存儲器接口部。
[0038]第三十實施方式的半導體裝置還包括接口部，所述接口部是設(shè)置在所述第一襯底，并且與所述第一焊墊電絕緣，能于與主機裝置之間流通信號；且所述半導體裝置還包括:第三焊墊，設(shè)置在所述第一襯底的第一面，且電連接于所述接口部；以及第二焊料部，設(shè)置在該第三焊墊；且該第二焊料部位于所述電子零件的中心與所述接口部之間。
[0039]第三十一實施方式的半導體裝置是:所述第二焊墊位于所述第一襯底的所述第一面上被所述電子零件覆蓋的區(qū)域的背面?zhèn)鹊乃龅诙?，并且所述第二焊墊的配置與所述第一焊墊的配置對應(yīng)。
[0040]第三十二實施方式的半導體裝置是:所述控制器具有連接于所述接口部的主機接口部、及連接于所述電子零件的存儲器接口部，所述第二焊墊可不經(jīng)由所述主機接口部而在所述電子零件的內(nèi)部電連接于所述存儲器接口部。
[0041]第三十三實施方式的半導體裝置是:所述控制器具有CPU、及電連接于所述多個NAND存儲器的存儲器接口部，所述第二焊墊可不經(jīng)由所述CPU而在所述控制器的內(nèi)部電連接于所述存儲器接口部。
[0042]第三十四實施方式的半導體裝置還包括:接口部，設(shè)置在所述第一襯底，并且與所述第一焊墊電絕緣，能于與主機裝置之間流通信號；第三焊墊，設(shè)置在所述第一襯底的第一面，且電連接于所述接口部；以及第二焊料部，設(shè)置在該第三焊墊；且該第二焊料