專利名稱：快閃存儲單元及其制造方法
技術(shù)領(lǐng)域：
本發(fā)明是有關(guān)于一種半導(dǎo)體元件，特別是有關(guān)于一種快閃存儲單元及其制造方法。
背景技術(shù)：
快閃存儲單元元件由于具有可多次資料的存入、讀取、抹除等動作，且存入的資料在斷電后也不會消失的優(yōu)點(diǎn)，所以已成為個人電腦和電子設(shè)備所廣泛采用的一種存儲單元元件。
典型的快閃存儲單元元件，一般是被設(shè)計成具有堆疊式閘極(Stack-Gate)結(jié)構(gòu)，其中包括以摻雜的多晶硅制作浮置閘極(Floating Gate)與控制閘極(Control Gate)。浮置閘極位于控制閘極和基底之間，且處于浮置狀態(tài)，沒有和任何電路相連接，而控制閘極則與字元線(Word Line)相接，此外還包括穿隧氧化層(Tunneling Oxide)和閘間介電層(Inter-Gate Dielectric Layer)分別位于基底和浮置閘極之間以及浮置閘極和控制閘極之間。
在目前提高元件積集度的趨勢下，會依據(jù)設(shè)計規(guī)則縮小元件的尺寸，通常浮置閘極與控制閘極之間的閘極耦合率(Gate Couple Ratio，GCR)越大，其操作所需的工作電壓將越低。而提高閘極耦合率(Gate CoupleRatio，GCR)的方法包括增加閘間介電層的電容或減少穿遂氧化層的電容。其中，增加閘間介電層電容的方法為增加控制閘極層與浮置閘極之間所夾的面積。然而，隨著半導(dǎo)體元件積集度增加，已有的堆疊閘極結(jié)構(gòu)，并無法增加控制閘極層與浮置閘極之間所夾的面積，而產(chǎn)生無法達(dá)到增加閘極耦合率以及增加元件集積度的問題。

發(fā)明內(nèi)容
本發(fā)明的目的在提供一種快閃存儲單元及其制造方法，可以增加浮置閘極與控制閘極之間的面積，進(jìn)而提高元件的耦合率。
本發(fā)明的另一目的為提供一種快閃存儲單元及其制造方法，可以輕易借由控制浮置閘極的高度，達(dá)到容易控制元件狀態(tài)的效果。并且借由增大浮置閘極面積，而提高閘極耦合率，使感應(yīng)到的電壓增大，進(jìn)而提升元件效率。
本發(fā)明提供一種快閃存儲單元，此快閃存儲單元至少是由基底、穿隧氧化層、復(fù)數(shù)個浮置閘極、絕緣層、復(fù)數(shù)個控制閘極與閘間介電層所構(gòu)成。穿隧氧化層設(shè)置于基底上。浮置閘極設(shè)置于穿隧氧化層上，且浮置閘極是由設(shè)置于穿隧氧化層上的第一導(dǎo)體層與設(shè)置于第一導(dǎo)體層上的第二導(dǎo)體層所構(gòu)成，其中第二導(dǎo)體層的底部低于第一導(dǎo)體層上表面，且第二導(dǎo)體層的剖面為碗狀。絕緣層設(shè)置于浮置閘極之間。控制閘極設(shè)置于浮置閘極上。閘間介電層設(shè)置于控制閘極與浮置閘極之間。
在上述結(jié)構(gòu)中，浮置閘極的剖面可為平口型碗狀、蠶豆型碗狀或馬蹄型碗狀。絕緣層的表面低于第二導(dǎo)體層上表面，且高于第一導(dǎo)體層上表面。
在上述結(jié)構(gòu)中，浮置閘極是由第一導(dǎo)體層與第二導(dǎo)體層所構(gòu)成，而第二導(dǎo)體層呈碗狀，因此具有較大的面積。于是，就可以提升控制閘極與浮置閘極的接觸面積，進(jìn)而增加快閃存儲單元的閘極耦合率，降低操作所需的工作電壓，以提升元件的操作速度，滿足存儲單元元件特性的需求。
本發(fā)明另外提供一種快閃存儲單元的制造方法，此方法先提供已依序形成有穿隧氧化層、第一導(dǎo)體層、第一絕緣層與罩幕層的基底。接著，圖案化罩幕層、第一絕緣層、第一導(dǎo)體層與穿隧介電層以形成復(fù)數(shù)個堆疊結(jié)構(gòu)后，于堆疊結(jié)構(gòu)之間的間隙形成第二絕緣層。然后，移除部分第二絕緣層，使第二絕緣層的表面低于罩幕層，并移除罩幕層。接著，移除第一絕緣層與部分第二絕緣層，而于第一導(dǎo)體層上形成開口，此開口的剖面成碗狀，且開口底部低于第一導(dǎo)體層上表面。之后，于開口中形成第二導(dǎo)體層，其中第一導(dǎo)體層與第二導(dǎo)體層系作為快閃存儲單元的浮置閘極。于浮置閘極上形成閘間介電層后，于基底上形成控制閘極。
在上述方法中，于開口中形成第二導(dǎo)體層的步驟后與于浮置閘極上形成閘間介電層的步驟前，可以移除部分第二絕緣層，使第二絕緣層的表面低于第二導(dǎo)體層的上表面，且高于第一導(dǎo)體層的上表面。而且，第二導(dǎo)體層可以填滿或未填滿此開口。此外，移除部分第二絕緣層，使第二絕緣層的表面低于罩幕層的步驟、移除該罩幕層的步驟、移除第一絕緣層與部分第二絕緣層，而于第一導(dǎo)體層上形成開口的步驟都是使用濕式蝕刻法。
本發(fā)明借由在第一導(dǎo)體層上形成碗狀第二導(dǎo)體層，然后以第一導(dǎo)體層與第二導(dǎo)體層構(gòu)成浮置閘極，因此可以增加浮置閘極與控制閘極之間的面積，進(jìn)而提高元件的耦合率。而且，在形成碗狀開口時，從移除部分第二絕緣層的步驟至蝕刻出碗狀開口的步驟中，都是使用濕式蝕刻制程，因此可以制作出輪廓非常平滑的開口。此外，進(jìn)行蝕刻制程時，可以在同一蝕刻機(jī)臺中進(jìn)行，因而可以節(jié)省制程步驟。
另外，在制作出浮置閘極之后，進(jìn)行碗公間溝渠蝕刻制程，使第二絕緣層的上表面介于第二導(dǎo)體層的上表面與第一導(dǎo)體層的上表面之間。如此，即可使浮置閘極與控制閘極之間的面積更為增加，進(jìn)而使元件的閘極耦合率更為提高。


圖1(A)至圖1(D)為繪示本發(fā)明較佳實(shí)施例的快閃存儲單元的結(jié)構(gòu)剖面圖；圖2(A)至圖2(H)為繪示本發(fā)明一實(shí)施例的快閃存儲單元的制程剖面圖；以及圖3(A)至圖3(D)為繪示本發(fā)明另一實(shí)施例的快閃存儲單元的制程剖面圖。
具體實(shí)施例方式
第一實(shí)施例圖1(A)至圖1(D)為繪示本發(fā)明的快閃存儲單元的結(jié)構(gòu)剖面圖。在圖1B、圖1C與圖1(D)中，構(gòu)件與圖1(A)相同者給予相同的標(biāo)號，并省略其說明。
請參照圖1(A)，本發(fā)明的快閃存儲單元是由基底100、穿隧氧化層102、導(dǎo)體層104、導(dǎo)體層106、絕緣層110、閘間介電層112與導(dǎo)體層114所構(gòu)成。
導(dǎo)體層104設(shè)置于基底100上。穿隧氧化層102設(shè)置于導(dǎo)體層104與基底100之間。導(dǎo)體層106設(shè)置于導(dǎo)體層104上，并與導(dǎo)體層104電性連接，且導(dǎo)體層106的剖面例如是碗狀；導(dǎo)體層104與導(dǎo)體層106構(gòu)成快閃存儲單元的浮置閘極108。絕緣層110填滿浮置閘極108間之間隙。控制閘極114設(shè)置于浮置閘極108上。閘間介電層112設(shè)置于浮置閘極108與控制閘極114之間，閘間介電層112例如是氧化硅/氮化硅/氧化硅層。
在上述結(jié)構(gòu)中，浮置閘極108是由導(dǎo)體層104與導(dǎo)體層106所構(gòu)成，而導(dǎo)體層106例如是呈碗狀，因此具有較大的面積。于是，就可以提升控制閘極114與浮置閘極108的接觸面積，進(jìn)而增加快閃存儲單元的閘極耦合率，降低操作所需的工作電壓，以提升元件的操作速度，滿足存儲單元元件特性的需求。
在上述實(shí)施例中，是以使導(dǎo)體層106為碗狀為實(shí)例做說明。當(dāng)然，導(dǎo)體層106的形狀也可以例如是圖1B、圖1C與圖1(D)所示的形狀。在圖1B中，導(dǎo)體層106a具有略微凹陷的表面，因此浮置閘極108的剖面例如是呈蠶豆型碗狀。在圖1C中，浮置閘極108的剖面例如是呈蠶豆型碗狀，但是絕緣層110的上表面低于導(dǎo)體層106b的上表面，而使得導(dǎo)體層106b與控制閘極114的接觸面積增加，而可增進(jìn)快閃存儲單元的閘極耦合率。在圖1(D)中，導(dǎo)體層106c例如是呈U字型，且絕緣層110的上表面低于導(dǎo)體層106c的上表面，而使得浮置閘極108的剖面例如是呈馬蹄型碗狀，導(dǎo)體層106c與控制閘極114的接觸面積更為增加，而可增進(jìn)快閃存儲單元的閘極耦合率。
第二實(shí)施例上述說明本發(fā)明快閃存儲單元的結(jié)構(gòu)，接著將依照圖2(A)至圖2(H)所示的快閃存儲單元的制造流程剖面圖，以詳細(xì)說明本發(fā)明的快閃存儲單元的制造方法。
首先，請參照圖2(A)，提供一基底200，例如是硅基底。此基底200可劃分為存儲單元區(qū)202與周邊電路區(qū)204。然后，于周邊電路區(qū)204中形成元件隔離結(jié)構(gòu)206，此元件隔離結(jié)構(gòu)206用以定義出主動區(qū)。元件隔離結(jié)構(gòu)206的形成方法例如是區(qū)域氧化法(Local Oxidation，LOCOS)或淺溝渠隔離法(Shallow Trench Isolation，STI)。
然后，于此基底200上依序形成穿隧氧化層208、導(dǎo)體層210與絕緣層212。此穿隧氧化層208的材質(zhì)例如是氧化硅。此穿隧氧化層208的形成方法例如是熱氧化法或是低壓化學(xué)氣相沉積法(LPCVD)。導(dǎo)體層210的材質(zhì)例如是摻雜多晶硅，其形成的方法例如是利用低壓化學(xué)氣相沉積法(LPCVD)，以硅甲烷(Silane)作為反應(yīng)氣體源沉積一層多晶硅層后，進(jìn)行摻質(zhì)植入制程以形成的。絕緣層212的材質(zhì)例如是高溫氧化物(HighTemperature Oxide，HTO)，其形成的方法例如是利用化學(xué)氣相沉積法(CVD)，并以二氯硅甲烷與氧化二氮或硅甲烷與氧化二氮作為反應(yīng)氣體源以形成的。
接著，請參照圖2(B)，在絕緣層212上形成一層罩幕層214，此罩幕層214的材質(zhì)例如是氮化硅，其形成方法例如是利用低壓化學(xué)氣相沉積法(LPCVD)，并以二氯硅甲烷與氨氣作為反應(yīng)氣體源以形成的。當(dāng)然此罩幕層214的材質(zhì)也可以是其他材質(zhì)，只要其蝕刻選擇性與絕緣層212和后續(xù)形成的絕緣層不同即可。
然后，圖案化罩幕層214、絕緣層212、導(dǎo)體層210、穿隧氧化層208而于存儲單元區(qū)202形成多個堆疊結(jié)構(gòu)(每一堆疊結(jié)構(gòu)由基底200起依序為穿隧氧化層208a、導(dǎo)體層210a、絕緣層212a與罩幕層214a)。接著，于堆疊結(jié)構(gòu)之間的開口216中形成絕緣層218，絕緣層218的材質(zhì)例如是高密度電漿氧化物(HDP)，其形成的方法例如是電漿增強(qiáng)化學(xué)氣相沉積法(Plasma Enhanced Chemical Vapor Deposition，PECVD)。絕緣層218的形成方法例如是先于基底200上形成一層絕緣材料層后，移除開口216以外的絕緣材料以形成的。
接著，請參照圖2(C)，移除部分絕緣層218以調(diào)整預(yù)定形成的開口的高度，而形成絕緣層218a。移除部分絕緣層218的方法例如是濕式蝕刻法，其例如是以緩沖氧化層蝕刻劑(buffer oxide etcher，BOE)作為蝕刻劑。
接著，請參照圖2(D)，移除罩幕層214(214a)以暴露出絕緣層212(212a)的表面。移除罩幕層214(214a)的方法例如是濕式蝕刻法，其例如是以熱磷酸溶液(Hot Phosphoric Acid)作為蝕刻劑。
接著，請參照圖2(E)，進(jìn)行挖碗狀開口的制程，移除絕緣層212a與部分絕緣層218a而形成開口220。開口220的剖面例如是成碗狀，且開口220暴露出導(dǎo)體層210a的上表面，且開口220的底部位于導(dǎo)體層210a的頂部與底部之間。
開口220的形成方法例如是濕式蝕刻法，其例如是以緩沖氧化層蝕刻劑(buffer oxide etcher，BOE)作為蝕刻劑。而且，絕緣層218a經(jīng)蝕刻后會變成絕緣層218b。
接著，請參照圖2(F)，于基底200上形成一層導(dǎo)體層222，此導(dǎo)體層222填滿開口220。導(dǎo)體層222的材質(zhì)例如是摻雜多晶硅，其形成的方法例如是利用低壓化學(xué)氣相沉積法(LPCVD)，以硅甲烷(Silane)為氣體源沉積一層多晶硅層后，進(jìn)行摻質(zhì)植入制程以形成的。
接著，請參照圖2(G)，移除部分導(dǎo)體層222直到暴露出絕緣層218b的表面，而于開口220中形成導(dǎo)體層222a。其中，移除部分導(dǎo)體層222的方法例如是化學(xué)機(jī)械研磨法(CMP)或回蝕刻法。其中，導(dǎo)體層222a與導(dǎo)體層210a構(gòu)成快閃存儲單元的浮置閘極。如此，即可制作出剖面為平口型碗狀的浮置閘極(如圖1(A)所示)。當(dāng)然，若在形成導(dǎo)體層222a的步驟中，導(dǎo)體層222a表面產(chǎn)生凹陷現(xiàn)象，則可制作出剖面為蠶豆型碗狀的浮置閘極(如圖1B所示)。之后，于浮置閘極上形成閘間介電層224，此閘間介電層224的材質(zhì)包括氧化硅/氮化硅/氧化硅(ONO)。接著，于基底200上形成第三導(dǎo)體層226當(dāng)作控制閘極(control gate)。
接著，請參照圖2(H)，為了增加快閃存儲單元的閘極耦合率，而在制作出剖面為蠶豆型碗狀的浮置閘極之后，進(jìn)行浮置閘極間溝渠蝕刻制程，移除部分絕緣層218b而形成絕緣層218c。此絕緣層218c的上表面介于導(dǎo)體層222a與導(dǎo)體層210a之間。如此，即可制作出可使浮置閘極與控制閘極之間的面積更大、且剖面為蠶豆型碗狀的浮置閘極(如圖1C所示)。之后，于浮置閘極上形成閘間介電層224，此閘間介電層224的材質(zhì)包括氧化硅/氮化硅/氧化硅(ONO)。接著，于基底200上形成第三導(dǎo)體層226當(dāng)作控制閘極(control gate)。
后續(xù)完成快閃存儲單元的制程，為熟悉此項技術(shù)者所周知，在此不再贅述。
在上述實(shí)施例中，本發(fā)明借由在導(dǎo)體層210a上形成剖面為碗狀的導(dǎo)體層222a，然后以導(dǎo)體層210a與導(dǎo)體層222a構(gòu)成浮置閘極，因此可以增加浮置閘極與控制閘極之間的面積，進(jìn)而提高元件的耦合率。而且，在形成剖面為碗狀的開口時，從移除部分絕緣層218的步驟至蝕刻出碗狀開口220的步驟中，都是使用濕式蝕刻制程，因此可以制作出輪廓非常平滑的開口220。而且，進(jìn)行蝕刻制程時，可以在同一蝕刻機(jī)臺中進(jìn)行，因此就可以節(jié)省制程步驟。
而且，在制作出碗狀的浮置閘極之后，進(jìn)行浮置閘極間溝渠蝕刻制程，使絕緣層218c的上表面介于導(dǎo)體層222a與導(dǎo)體層210a之間。如此，即可使浮置閘極與控制閘極之間的面積更為增加，進(jìn)而使元件的閘極耦合率更高。
第三實(shí)施例接著，將依照圖3(A)至圖3(D)所示的快閃存儲單元的制造流程剖面圖，以詳細(xì)說明本發(fā)明另一實(shí)施例的快閃存儲單元的制造方法。在圖3(A)至圖3(D)中，構(gòu)件與圖2(A)至圖2(H)的構(gòu)件相同者，給予相同的標(biāo)號，并省略其說明。
首先，請參照圖3(A)，提供一基底200，例如是硅基底。此基底200可劃分為存儲單元區(qū)202與周邊電路區(qū)204。然后以上述圖2(A)至圖2(E)的制程，于基底200上形成隔離結(jié)構(gòu)206、穿隧氧化層208、208a、導(dǎo)體層210、210a、絕緣層218b與剖面為碗狀的開口220。
接著，請參照圖3B，于基底200上形成一層導(dǎo)體層222，此導(dǎo)體層222并未填滿開口220。導(dǎo)體層222的材質(zhì)例如是摻雜多晶硅，其形成的方法例如是利用低壓化學(xué)氣相沉積法(LPCVD)，以硅甲烷(Silane)做為氣體源沉積一層多晶硅層后，進(jìn)行摻質(zhì)植入制程以形成的。
接著，請參照圖3(C)，移除部分導(dǎo)體層222直到暴露出絕緣層218b的表面，而于開口220中形成導(dǎo)體層222a，此導(dǎo)體層222a的剖面例如是成U字形。其中，移除部分導(dǎo)體層222的方法例如是化學(xué)機(jī)械研磨法(CMP)或回蝕刻法。其中，導(dǎo)體層222a與導(dǎo)體層210a構(gòu)成快閃存儲單元的浮置閘極，而制作出剖面呈馬蹄型碗狀的浮置閘極。
然后，請參照圖3(D)，為了增加快閃存儲單元的閘極耦合率，而在制作出剖面呈馬蹄型碗狀的浮置閘極之后，進(jìn)行浮置閘極間溝渠蝕刻制程，移除部分絕緣層218b而形成絕緣層218c。此絕緣層218c的上表面介于導(dǎo)體層222a與導(dǎo)體層210a之間。如此，即可制作出可使浮置閘極與控制閘極之間的面積更大、且剖面呈馬蹄型碗狀的浮置閘極(如圖1(D)所示)。之后，于浮置閘極上形成閘間介電層224，此閘間介電層224的材質(zhì)包括氧化硅/氮化硅/氧化硅(ONO)。接著，于基底200上形成第三導(dǎo)體層226當(dāng)作控制閘極(control gate)。
后續(xù)完成快閃存儲單元的制程，為熟悉此項技術(shù)者所周知，在此不再贅述。
在上述實(shí)施例中，本發(fā)明借由在導(dǎo)體層210a上形成剖面為U字型的導(dǎo)體層222a，然后以導(dǎo)體層210a與導(dǎo)體層222a構(gòu)成浮置閘極，因此本實(shí)施例與第二實(shí)施例的剖面呈平口型碗狀或蠶豆型碗狀的浮置閘極相比較，浮置閘極與控制閘極之間的面積更為增加，進(jìn)而可以提高元件的閘極耦合率。
而且，在制作出剖面呈馬蹄型碗狀的浮置閘極之后，進(jìn)行浮置閘極間溝渠蝕刻制程，使絕緣層218c的上表面介于導(dǎo)體層222a與導(dǎo)體層210a之間。如此，即可使浮置閘極與控制閘極之間的面積更為增加，進(jìn)而使元件的閘極耦合率更高。
此外，在形成剖面呈碗狀的開口時，從移除部分絕緣層218的步驟至蝕刻出剖面呈碗狀的開口220的步驟中，都是使用濕式蝕刻制程，因此可以制作出輪廓非常平滑的開口220。而且，進(jìn)行蝕刻制程時，可以在同一蝕刻機(jī)臺中進(jìn)行，因此就可以節(jié)省制程步驟。
雖然本發(fā)明已以一較佳實(shí)施例揭露如上，然其并非用以限定本發(fā)明，任何熟習(xí)此技藝者，在不脫離本發(fā)明的精神和范圍內(nèi)，當(dāng)可作些許的更動與潤飾，因此本發(fā)明的保護(hù)范圍當(dāng)視后附的申請專利范圍所界定者為準(zhǔn)。
權(quán)利要求
1.一種快閃存儲單元，其特征在于，包括一基底；一穿隧氧化層，設(shè)置于該基底上；復(fù)數(shù)個浮置閘極，設(shè)置于該穿隧氧化層上，該浮置閘極包括一第一導(dǎo)體層，設(shè)置于該穿隧氧化層上；一第二導(dǎo)體層，設(shè)置于該第一導(dǎo)體層上，該第二導(dǎo)體層的底部低于該第一導(dǎo)體層上表面，且該第二導(dǎo)體層的剖面為碗狀；一絕緣層，設(shè)置于該些浮置閘極之間；復(fù)數(shù)個控制閘極，分別設(shè)置于該些浮置閘極上；以及一閘間介電層，設(shè)置于各該些控制閘極與各該些浮置閘極之間。
2.如權(quán)利要求1所述的快閃存儲單元，其特征在于，其中該絕緣層的表面低于該第二導(dǎo)體層上表面，且高于該第一導(dǎo)體層上表面。
3.如權(quán)利要求1所述的快閃存儲單元，其特征在于，其中該浮置閘極的剖面包括平口型碗狀。
4.如權(quán)利要求3所述的快閃存儲單元，其特征在于，其中該絕緣層的表面低于該第二導(dǎo)體層上表面，且高于該第一導(dǎo)體層上表面。
5.如權(quán)利要求1所述的快閃存儲單元，其特征在于，其中該浮置閘極的剖面包括蠶豆型碗狀。
6.如權(quán)利要求5所述的快閃存儲單元，其特征在于，其中該絕緣層的表面低于該第二導(dǎo)體層上表面，且高于該第一導(dǎo)體層上表面。
7.如權(quán)利要求1所述的快閃存儲單元，其特征在于，其中該浮置閘極的剖面包括馬蹄型碗狀。
8.如權(quán)利要求7所述的快閃存儲單元，其特征在于，其中該絕緣層的表面低于該第二導(dǎo)體層上表面，且高于該第一導(dǎo)體層上表面。
9.一種快閃存儲單元的制造方法，其特征在于，該方法包括下列步驟提供一基底，該基底上已依序形成有一穿隧氧化層、一第一導(dǎo)體層、一第一絕緣層與一罩幕層；圖案化該罩幕層、該第一絕緣層、該第一導(dǎo)體層與該穿隧介電層以形成復(fù)數(shù)個堆疊結(jié)構(gòu)；于該些堆疊結(jié)構(gòu)之間形成一第二絕緣層；移除部分該第二絕緣層，使該第二絕緣層的表面低于該罩幕層；移除該罩幕層；移除該第一絕緣層與部分該第二絕緣層，而于該第一導(dǎo)體層上形成一開口，該開口的剖面成碗狀，且該開口底部低于該第一導(dǎo)體層上表面；于該開口中形成一第二導(dǎo)體層，其中該第一導(dǎo)體層與該第二導(dǎo)體層是作為快閃存儲單元的浮置閘極；于該浮置閘極上形成一閘間介電層；以及于該基底上形成一控制閘極。
10.如權(quán)利要求9所述的快閃存儲單元的制造方法，其特征在于，其中于該開口中形成該第二導(dǎo)體層的步驟后與于該浮置閘極上形成該閘間介電層的步驟前包括移除部分該第二絕緣層，使該第二絕緣層的表面低于該第二導(dǎo)體層的上表面，且高于該第一導(dǎo)體層的上表面。
11.如權(quán)利要求9所述的快閃存儲單元的制造方法，其特征在于，其中于該開口中形成該第二導(dǎo)體層的步驟中，該第二導(dǎo)體層并未填滿該開口。
12.如權(quán)利要求9所述的快閃存儲單元的制造方法，其特征在于，其中該閘間介電層的材質(zhì)包括氧化硅/氮化硅/氧化硅。
13.如權(quán)利要求9所述的快閃存儲單元的制造方法，其特征在于，其中移除部分該第二絕緣層，使該第二絕緣層的表面低于該罩幕層的方法包括濕式蝕刻法。
14.如權(quán)利要求9所述的快閃存儲單元的制造方法，其特征在于，其中移除該罩幕層的方法包括濕式蝕刻法。
15.如權(quán)利要求9所述的快閃存儲單元的制造方法，其特征在于，其中移除該第一絕緣層與部分該第二絕緣層，而于該第一導(dǎo)體層上形成該開口的方法包括濕式蝕刻法。
16.如權(quán)利要求9所述的快閃存儲單元的制造方法，其特征在于，其中于該開口中形成該第二導(dǎo)體層的步驟包括于該基底上形成一導(dǎo)體材料層；以及移除該開口以外的該導(dǎo)體材料層。
17.如權(quán)利要求16所述的快閃存儲單元的制造方法，其特征在于，其中移除該開口以外的該導(dǎo)體材料層的方法包括化學(xué)機(jī)械研磨法。
18.如權(quán)利要求9所述的快閃存儲單元的制造方法，其特征在于，其中該第一絕緣層的材質(zhì)包括高溫氧化物。
19.如權(quán)利要求9所述的快閃存儲單元的制造方法，其特征在于，其中該罩幕層的材質(zhì)包括氮化硅。
20.如權(quán)利要求9所述的快閃存儲單元的制造方法，其特征在于，其中該第二絕緣層的材質(zhì)包括高密度電漿氧化物。
全文摘要
一種快閃存儲單元，此快閃存儲單元至少是由基底、穿隧氧化層、浮置閘極、絕緣層、控制閘極與閘間介電層所構(gòu)成。穿隧氧化層設(shè)置于基底上。浮置閘極設(shè)置于穿隧氧化層上，且浮置閘極是由設(shè)置于穿隧氧化層上的第一導(dǎo)體層與設(shè)置于第一導(dǎo)體層上的第二導(dǎo)體層所構(gòu)成，其中第二導(dǎo)體層的底部低于第一導(dǎo)體層上表面，且第二導(dǎo)體層的剖面為碗狀。絕緣層設(shè)置于浮置閘極之間。復(fù)數(shù)個控制閘極分別設(shè)置于浮置閘極上。閘間介電層設(shè)置于控制閘極與浮置閘極之間。
文檔編號H01L21/70GK1536671SQ0310921
公開日2004年10月13日 申請日期2003年4月3日 優(yōu)先權(quán)日2003年4月3日
發(fā)明者倪志榮, 朱聰明, 俞篤豪, 王國鎮(zhèn), 羅文勛, 劉豪杰 申請人:華邦電子股份有限公司