專利名稱：模塊集成電路芯片載體的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種集成電路的載體。更具體地說(shuō)，涉及一種使裝配在印刷電路板上的集成電路芯片的密度得以提高，除此之外還適合于將廣泛的各種標(biāo)準(zhǔn)的IC芯片封裝結(jié)構(gòu)以三維陣列連接到印刷電路板的集成電路的載體，以及當(dāng)載體和芯片被連接到更大系統(tǒng)的電路中時(shí)用于試驗(yàn)該載體和芯片的系統(tǒng)和方法。
背景技術(shù)：
半導(dǎo)體芯片通常被連接到印刷電路板或相似的結(jié)構(gòu)上，印刷電路板或相似結(jié)構(gòu)轉(zhuǎn)而再將這些芯片，包括印刷電路板上的其他芯片互連到該芯片將和其一起工作的計(jì)算機(jī)電路的其余部分中去。以前，這些芯片被以簡(jiǎn)單的二維陣列分散在印刷電路板的大平面上。近年來(lái)，計(jì)算機(jī)工業(yè)的趨勢(shì)已經(jīng)朝向印刷電路板上的芯片的密度更高的排列構(gòu)型。之所以這樣做的原因是對(duì)于更大的隨機(jī)訪問(wèn)計(jì)算機(jī)存儲(chǔ)器，對(duì)于更快的計(jì)算機(jī)，對(duì)于更緊湊的計(jì)算機(jī)的不斷增加的要求，以及通過(guò)增加印刷電路板上電路的密度降低印刷電路板的成本的推動(dòng)。上世紀(jì)80年代中期，工業(yè)上從將計(jì)算機(jī)芯片通過(guò)印刷電路板上的孔附著到印刷電路板的技術(shù)發(fā)展到應(yīng)用各種表面安裝的技術(shù)。隨著表面安裝技術(shù)的出現(xiàn)，常規(guī)的印刷電路板上的通孔被安裝在印刷電路板表面的導(dǎo)電安裝墊取代。芯片通過(guò)諸如DIP等各種構(gòu)型的導(dǎo)線連接到印刷電路板上。這樣就出現(xiàn)了多層電路板以及在該電路板的各個(gè)層次之間走向的互連導(dǎo)線的復(fù)雜的網(wǎng)絡(luò)。反過(guò)來(lái)這又促進(jìn)了印刷電路板上芯片密度的提高，不僅減小了電路板的尺寸，而且通過(guò)減少信號(hào)在電路板上的芯片之間必須穿越的距離而提高了計(jì)算機(jī)的速度。
向表面安裝技術(shù)的轉(zhuǎn)變導(dǎo)致了在印刷電路板上以各種構(gòu)型定位芯片以提高印刷電路板上芯片的密度從而減小芯片之間的距離以提高整個(gè)系統(tǒng)的運(yùn)行速度的實(shí)踐。將芯片互相分層或定位以形成三維陣列是用于在印刷電路上提高芯片密度的一種方法。將芯片互相定位或分層以形成三維陣列的實(shí)踐尤其適用于向其電路提供冗余度的存儲(chǔ)器芯片。在印刷電路板上堆疊半導(dǎo)體芯片的明顯優(yōu)點(diǎn)的一個(gè)實(shí)例在美國(guó)專利6313998號(hào)中敘述，該專利所有人和本申請(qǐng)屬于同一個(gè)實(shí)體，其內(nèi)容通過(guò)引用而結(jié)合在本文中。美國(guó)專利6313998揭示了一種帶有導(dǎo)線的載體以及一種將一個(gè)芯片定位在另一個(gè)芯片上面的方法。
然而，計(jì)算機(jī)工業(yè)的技術(shù)在不斷發(fā)展，現(xiàn)在工業(yè)上的總的趨勢(shì)是，對(duì)于大多數(shù)半導(dǎo)體芯片的封裝發(fā)展到應(yīng)用球柵陣列(BGA)型的連接。典型的BGA配置由一組芯片封裝底部上的BGA襯墊和一個(gè)印刷電路板上的相應(yīng)的鏡像陣列組成。然后芯片封裝通過(guò)焊料球連接到電路板上。BGA型的連接提供了若干優(yōu)點(diǎn)，其中之一是消除了將芯片封裝連接到電路板的導(dǎo)線。BGA連接的應(yīng)用減少了信號(hào)必須穿越的距離，也消除了由導(dǎo)線產(chǎn)生的阻抗和其他干擾。本技術(shù)領(lǐng)域的熟練人員都很好地連接其他的優(yōu)點(diǎn)。
但是BGA型的連接也有其本身的問(wèn)題，其中之一是當(dāng)BGA連接的器件被連接到電路板的電路或其他器件上時(shí)不能對(duì)其進(jìn)行試驗(yàn)。另一方面，通過(guò)導(dǎo)線連接的IC封裝很容易進(jìn)行試驗(yàn)，同時(shí)該器件仍連接到電路中，因?yàn)殚L(zhǎng)導(dǎo)線很方便地有附接在其上的試驗(yàn)探頭。另一方面，通過(guò)連接本性連接的BGA連接的器件不可能在其連接到電路上的同時(shí)進(jìn)行直接的甚至是間接的試驗(yàn)。通過(guò)連接本性連接的BGA芯片封裝由不能看見(jiàn)的不暴露的盲墊連接。BGA型連接的另一個(gè)問(wèn)題是需要開(kāi)發(fā)堆疊芯片的新技術(shù)，因?yàn)槿绻皇谴蠖鄶?shù)也有許多用于堆疊芯片的技術(shù)是用于利用導(dǎo)線的集成電路封裝，不能方便地適合于BGA型的連接。另外，大多數(shù)現(xiàn)有的用于將芯片形成三維陣列的芯片堆疊器件和方法趨向于非常復(fù)雜。它們通常不能和標(biāo)準(zhǔn)的IC封裝一起工作，即使其是導(dǎo)線型和或BGA型的并通常需要為了實(shí)施而對(duì)芯片封裝本身進(jìn)行修改。另外，為了將這些器件和標(biāo)準(zhǔn)的電路板裝置和相似的工藝形成一體，如果不是大多數(shù)也有許多現(xiàn)有的堆疊方法需要特殊的制造步驟和/或機(jī)器。
工業(yè)上不斷發(fā)展新的封裝技術(shù)以減小尺寸和增強(qiáng)信號(hào)質(zhì)量。各種芯片比例封裝(CSP)就在這些當(dāng)前的開(kāi)發(fā)中。倒裝片是這類封裝的一種變型。就像BGA連接一樣，倒裝片或CSP封裝依靠的是不暴露的盲墊。
這樣，所需要的是能在電路板上堆疊半導(dǎo)體芯片封裝的技術(shù)和設(shè)備，這些電路板能和由BGA，CSP或其他類型的技術(shù)連接的封裝一起使用。這樣的技術(shù)和相關(guān)的器件必須能接受和連接電路板上的堆疊的三維陣列，不需對(duì)將和該設(shè)備和方法一起使用的標(biāo)準(zhǔn)的半導(dǎo)體芯片封裝進(jìn)行修改。另外，這樣的技術(shù)和設(shè)備應(yīng)能允許進(jìn)行各種芯片和相關(guān)元件的試驗(yàn)，不需將需進(jìn)行試驗(yàn)的芯片或元件從其連接到整個(gè)系統(tǒng)的電路中移走。
概述本發(fā)明的一個(gè)目的是提供一種在電路板上堆疊半導(dǎo)體芯片的方法和設(shè)備。本發(fā)明的另一個(gè)目的是提供一種能和電路板裝配工作形成一體，不用修改現(xiàn)存技術(shù)的方法和設(shè)備。本發(fā)明的還有一個(gè)目的是提供一種能用于不修改現(xiàn)存的半導(dǎo)體芯片封裝堆疊半導(dǎo)體芯片的方法和設(shè)備。
本發(fā)明所有的目的都通過(guò)提供一種用于堆疊集成電路芯片的載體而實(shí)現(xiàn)，在載體具有a)一個(gè)帶有頂表面和底表面的平臺(tái)；b)在該平臺(tái)的第一側(cè)的一個(gè)第一支柱和在該平臺(tái)的第二側(cè)的一個(gè)第二支柱，該支柱提供對(duì)平臺(tái)的支撐并產(chǎn)生平臺(tái)下表面下的一個(gè)空間；c)在其頂表面有一個(gè)BGA襯墊圖形的平臺(tái)，用于在該BGA襯墊圖形的頂表面上接納至少一個(gè)集成芯片，該圖形的每個(gè)襯墊的底表面被連接到一個(gè)通路，該通路通過(guò)平臺(tái)通到平臺(tái)的下層，其中該通路連接到一個(gè)朝向第一或第二支柱延伸的導(dǎo)電通道；d)具有支柱通路的第一和第二支柱，該通路通過(guò)每個(gè)支柱從支柱的底部向上延伸到支柱的頂部，其中每個(gè)支柱通路連接到平臺(tái)中的一個(gè)特定的導(dǎo)電通道，該特定的導(dǎo)電通道連接到一個(gè)從襯墊圖形的襯墊的襯墊下降的特定的通路；和e)其中載體形成一個(gè)模塊單元，該模塊單元可在平臺(tái)的頂表面上接受至少一個(gè)集成芯片并將芯片連接到該載體被附接到其上的印刷電路板，并在載體的底表面下的空間中提供用于將至少一個(gè)其他的集成電路芯片附接到載體被附接到其上的電路板的空間。
在本發(fā)明的載體的另一個(gè)方面中，在第一支柱中的向上延伸的通路向上延伸到平臺(tái)的第一側(cè)面的頂邊緣，從而暴露在平臺(tái)的頂表面上的向上延伸的通路的頂表面，在第二支柱中的向上延伸的通路向上延伸到平臺(tái)的第二側(cè)面的頂邊緣，從而暴露在平臺(tái)的頂表面上的向上延伸的通路的頂邊緣。
在本發(fā)明的另一個(gè)變型中提供了一種將芯片倚靠的襯墊直接定位在下降通路上方的方法。做到這一點(diǎn)的方法是通過(guò)用一種非導(dǎo)電的或?qū)щ姷奶畛洳牧咸畛涞酵繁恢圃煲院罅粼谕分械闹锌詹糠种?。這樣通過(guò)回避使襯墊從通路偏置的要求而減小了襯墊必須的空間。
在本發(fā)明的另一個(gè)方面提供了一種能和BGA型連接器，CSP型連接器或其他相似連接器配置一起使用的系統(tǒng)。另外，當(dāng)元件還連接到本發(fā)明的載體以及連接到電路板時(shí)本發(fā)明還通過(guò)提供可得到的接觸襯墊點(diǎn)而提供了一種試驗(yàn)該元件的方法，在一個(gè)實(shí)施例中，這些接觸襯墊點(diǎn)包括對(duì)于試驗(yàn)探針的電氣接地。
附圖簡(jiǎn)述通過(guò)結(jié)合附圖的下文的敘述對(duì)本發(fā)明能有更好的理解。這些附圖為

圖1是本發(fā)明的載體的優(yōu)選實(shí)施例的透視圖；圖2是本發(fā)明的連接到電路板并堆疊兩個(gè)IC芯片的載體的側(cè)視圖；圖3是本發(fā)明的載體以及該載體和其一起連接到電路板的元件的分解視圖；圖4是取自圖1描繪的載體的I-I線的截面圖；圖5A是先有技術(shù)的將BGA襯墊連接到電路板的方法的示意圖；圖5B是圖5A的BGA襯墊和連接的剖面圖；圖5C是本發(fā)明的優(yōu)選實(shí)施例中使用的連接技術(shù)的剖面圖；圖5D是本發(fā)明的優(yōu)選實(shí)施例中使用的連接技術(shù)的剖面圖；圖6是在本發(fā)明的載體的下走線層上的典型電路的示意圖；圖7A-7D提供了構(gòu)成本發(fā)明的載體的一個(gè)實(shí)例的各個(gè)層次的各種主要層次的實(shí)例；圖8A是本發(fā)明的載體的一種形式的主要層次的剖面示意圖；圖8B是本發(fā)明的載體的顯示構(gòu)成該載體的層次的部分的剖面圖；圖8C是本發(fā)明的載體的支柱的襯墊和通路的一部分的一個(gè)實(shí)施例的剖面圖9是本發(fā)明的附接到帶有堆疊的BGA器件的電路板的載體的一種形式的部分剖面的透視圖；圖10是本發(fā)明的帶有BGA器件的雙堆疊載體的分解視圖；圖11是本發(fā)明的堆疊BGA器件的兩個(gè)載體的端視圖；圖12是本發(fā)明的堆疊BGA器件的兩個(gè)載體的側(cè)視圖；圖13是本發(fā)明的載體的另一種形式的視圖，該形式中IC芯片被附著到載體的兩個(gè)側(cè)面；圖14提供了將襯墊連接在圖13描繪的形式的載體上的一種方法的示意圖；圖15是取自圖14的II-II線的剖面圖；圖16是本發(fā)明的載體已經(jīng)附接到其上以及IC芯片被置于載體的頂部之前的電路板的頂視圖；圖17是圖16的電路板在IC芯片已經(jīng)附著到每個(gè)載體頂部時(shí)的視圖；圖18是本發(fā)明可和其一起工作的另一種BGA陣列的示意圖；圖19提供了圖18描繪的載體的襯墊之間的銷連接的表；圖20是本發(fā)明的載體的顯示從去耦電容襯墊下降的通路的一角的視圖；圖21是本發(fā)明的帶有另一種去耦電容襯墊位置的載體的透視圖；圖21A是圖21的載體的取自XX-XX線的剖面圖；圖21B是本發(fā)明的顯示另一種去耦電容連接方法的載體的一角的視圖；圖22是本發(fā)明的載體的襯底層上的電氣連接的示意圖。
優(yōu)選實(shí)施例的詳細(xì)描述本發(fā)明提供了一種芯片載體，該載體能在印刷電路板上以三維的陣列在一起堆疊或排列兩個(gè)或多個(gè)芯片并將堆疊的芯片結(jié)合到電路板的電路中去。圖1是本發(fā)明的芯片載體21的優(yōu)選實(shí)施例的透視圖。芯片載體21有頂平臺(tái)23和兩個(gè)側(cè)支柱25和27。在平臺(tái)23頂部上的BGA襯墊29A和29B的陣列被定位成接納通過(guò)BGA襯墊陣列的方法連接的IC芯片。如下文將討論和說(shuō)明，襯墊29A和29B連接到下降到平臺(tái)23的通路，然后由橫向通到支柱25和27中的通路的導(dǎo)線連接。支柱25和27中的每個(gè)通路的頂部暴露的部分33可以在每個(gè)支柱25和27上的平臺(tái)23的頂部邊緣上看見(jiàn)。如下文將敘述和說(shuō)明，支柱25和27中的每個(gè)通路通過(guò)支柱25和27以及焊料球37可附著其上的襯墊或暴露部分的端部下降。在其一個(gè)優(yōu)選實(shí)施例中的載體21具有用于在平臺(tái)23的頂部接納去耦電容43的襯墊41。如下文將說(shuō)明，去耦電容通過(guò)適當(dāng)放置的通路和導(dǎo)線連接到電路中。另外，與IC芯片相鄰的去耦電容的設(shè)置增強(qiáng)了工作性能。本發(fā)明就這樣提供了適當(dāng)?shù)某ル娙莸娜ヱ睢?br> 圖2提供了本發(fā)明的連接到帶有集成電路(IC)芯片51和52的電路板49載體21的側(cè)視圖。IC芯片51通過(guò)襯墊組29A和29B(圖1所示)的方法連接到載體21。IC芯片52通過(guò)相似的BGA襯墊陣列組連接到電路板49。去耦電容43位于載體21上其平臺(tái)23的角上。如上所述，IC芯片51的BGA陣列的球61附著到其上的平臺(tái)23上襯墊29A和29B的陣列具有在其下面下降到平臺(tái)23中的通路，通路連接到導(dǎo)線，導(dǎo)線連接到支柱25和27中的通路。焊料球37將支柱25和27中的通路的底部連接到電路板49并提供到電路板49的最后電氣連接。IC芯片52通過(guò)電路板49上未顯示的典型的BGA襯墊陣列中的焊料球63連接到電路板49。
在圖1和2中描繪的本發(fā)明的實(shí)施例中，去耦電容43的襯墊有其自己的在焊料球37中終止的通過(guò)每個(gè)支柱25和27下降的導(dǎo)電通路。去耦電容用于阻抗控制，輔助控制返回電流和儲(chǔ)存電荷。
圖3提供了電路板49，IC芯片52，載體21和IC芯片51的分解圖。載體21通過(guò)BGA襯墊陣列65A和65B的方法連接到電路板49。電路板49有一系列通過(guò)應(yīng)用和載體21相同或相似的載體以三維陣列排列的IC芯片組。電路板49為典型的印刷電路板，具有形成層壓結(jié)構(gòu)的金屬化的和預(yù)浸料坯薄片的各個(gè)層次，其上帶有未顯示的導(dǎo)線，導(dǎo)線連接各種器件，在該情況中，這些器件是IC芯片52，載體21以及IC芯片51。電路板49沿其底邊緣有連接器69，當(dāng)電路板40被插入計(jì)算機(jī)的適當(dāng)?shù)牟遄袝r(shí)，連接器將電路板49內(nèi)的內(nèi)部導(dǎo)線連接到系統(tǒng)的其余部分。電路板49是可保持IC存儲(chǔ)器芯片或相似芯片的典型的電路板。圖3僅用于提供在其中本發(fā)明能被利用的一種設(shè)置的實(shí)例。本發(fā)明能被用于印刷電路板的包括將其定位到計(jì)算機(jī)的主要母板上的廣泛變化的其他構(gòu)型。
優(yōu)選實(shí)施例中的載體21被做成和印刷電路相同的形式，其具有層壓層，通路和導(dǎo)線敷設(shè)在載體21的平臺(tái)23的層次和支柱25和27中。圖4提供了載體21的取自圖1的I-I線的剖面圖。平臺(tái)21在頂部有襯墊組29A和29B以及通路73A，73B，73C和73D。通路73A，73B，73C和73D下降到連接通道75A，75B，75C和75D。襯墊75B的連接通道在通道75A的背后因此由75A隱藏。還有，連接通道75C部分由連接通道75D隱藏。很自然，所有的連接通道都互相電氣隔離。雖然從該透視圖中連接通道75A，75B，75C和75D顯示出如下文用另一圖解釋的那樣在一起走向，但這僅是透視圖的問(wèn)題。從每一個(gè)通路73A，73B，73C和73D的導(dǎo)電通道75A，75B，75C和75D的走向都通向支柱25和27中之一的通路。通過(guò)從通路73D走向支柱27中的通路77D的導(dǎo)電通道75D和從通路73A走向支柱25中的通路77A的導(dǎo)電通道75A能清楚地說(shuō)明這一點(diǎn)。導(dǎo)電通道和通路是電氣傳導(dǎo)的通道。
在優(yōu)選實(shí)施例中通路用銅芯制成，導(dǎo)電通道也用銅制成。這樣，通路77D和77A為銅芯，通路73A，73B，73C和73D為銅芯。在優(yōu)選實(shí)施例中導(dǎo)電通道75A，75B和75D都用銅制成。很自然，載體21的所有其他通路和導(dǎo)電通道都用銅制成如圖4所示的相同的形式。但是也可用任何適當(dāng)?shù)膶?dǎo)電材料。如圖4所示以及可從圖1和圖3看到，支柱25和27的通路的頂端具有在支柱25和27的頂部的平臺(tái)23的兩個(gè)頂邊緣上出現(xiàn)的暴露的端部。支柱25和27的通路不必暴露諸如通路77A的79A和通路77D的79D的頂端以提供載體的功能，實(shí)際上，作為一種替代的設(shè)計(jì)，這些頂端可以由平臺(tái)23覆蓋。但是，構(gòu)造這些帶有暴露頂端的通路給載體21不少此處簡(jiǎn)短提及或下文將詳盡解釋的獨(dú)特的特征。支柱25和27的通路的暴露的頂端提供了暴露的接觸點(diǎn)，當(dāng)載體的內(nèi)部電路，IC芯片51和52都被連接到印刷電路板時(shí)通過(guò)這些接觸點(diǎn)可以對(duì)其進(jìn)行試驗(yàn)。暴露的頂端也提供了散熱的通道。另外，暴露的頂端在互相的頂部提供了放置一個(gè)或多個(gè)和載體21相似的載體以形成載體和IC芯片的多重堆疊的三維陣列。另外，將通路73A，73B，73C和73D從平臺(tái)23上的BGA襯墊延伸到平臺(tái)23的底部為載體添加了額外的散熱能力。另一個(gè)選擇是在安裝和試驗(yàn)期間是支柱中的通路的頂部暴露，而在安裝和試驗(yàn)完成以后將其覆蓋。另外，事實(shí)是，在優(yōu)選實(shí)施例中，載體被制成和電路板相似的分層形式，通路也可以是不通的或被隱埋的以及是相通的通路。
在本發(fā)明的優(yōu)選實(shí)施例中，BGA襯墊29A和29B的通路73被直接置于平臺(tái)23的頂部上BGA陣列的襯墊下。這是放置通路的一種獨(dú)特的方法，因?yàn)槿顼@示一個(gè)BGA襯墊81和通路83的頂端以及連接導(dǎo)電連接環(huán)節(jié)84的圖5A所示將通路從襯墊偏置是一種通常的做法。將襯墊81從襯墊83偏置的一個(gè)原因是因?yàn)槠溆幸粋€(gè)中空的中心核心86這樣的事實(shí)。中空的中心核心86是下述事實(shí)的結(jié)果，因?yàn)殂~82或其他導(dǎo)電材料是通過(guò)電鍍工藝涂覆的，電鍍工藝通常都留下中空的核心。這樣，因?yàn)橹锌蘸诵?6的存在就不可能在通路83上面構(gòu)造襯墊。圖5B是取自圖5A的V-V線的通路83的剖面圖。圖5B顯示帶有銅內(nèi)襯83的通路85中的中空核心86。在一個(gè)標(biāo)準(zhǔn)的制造工藝中，通過(guò)電路板的一個(gè)或多個(gè)層次下降的通路由一個(gè)小的機(jī)械鉆頭，激光鉆具或其他裝置切割，可以達(dá)到相似的結(jié)果。一旦通路被鉆通就用通常是銅的導(dǎo)電材料涂覆。但是，襯墊可以如圖5A和5B所示從通路偏置，不背離本發(fā)明的精神。但是，這些技術(shù)如所指出的那樣有其缺陷。
在優(yōu)選實(shí)施例中本發(fā)明提供了一個(gè)固體核心的通路而不是中空的軸或核心86。一種形式如圖5C所示。圖5C顯示了根據(jù)本發(fā)明的一個(gè)替代實(shí)施例的通路87和BGA襯墊89的構(gòu)型。圖5C中的通路88可以通過(guò)形成銅88或其他導(dǎo)電材料87的層次制造，載體的層次形成在其中以形成通路88的通道。應(yīng)該注意上述將向下下降的通路直接放置在載體的頂部上的襯墊下減小了載體和相關(guān)電路所需的空間。本發(fā)明提供的另一種替代是在涂覆導(dǎo)電材料以后留在通路中的中空核心中填充非導(dǎo)電的或?qū)щ姷牟牧?。圖5D顯示了填充導(dǎo)電的或非導(dǎo)電的材料91以后的中空核心86，這樣，隨著用導(dǎo)電材料92和91填充中空核心86，通路90被填成實(shí)心的。這樣，襯墊93可以被敷設(shè)到通路90的頂部。很自然，載體21中的通路以及支柱25和27中的通路可以用相同的形式制造。
作為載體的下走線層的示意圖的圖6提供了可怎樣為根據(jù)本發(fā)明的優(yōu)選實(shí)施例制作的載體構(gòu)型電路的實(shí)例的示意圖。載體21的BGA陣列的通路73由導(dǎo)電襯墊75連接到支柱中的特定通路77。作為參照，圖4的剖面圖取自圖6所示的I-I線。如從圖6以及其他圖中可看到，優(yōu)選實(shí)施例中支柱的通路77被排列成交錯(cuò)的陣列以沿載體21的邊緣有優(yōu)化的空間。圖6中也可以看見(jiàn)去耦電容襯墊的連接件93。本發(fā)明的載體的一個(gè)獨(dú)特的特征是在平臺(tái)頂部上的襯墊的陣列圖形可被容易地構(gòu)型成能容納當(dāng)前制造的IC芯片封裝的廣泛的變型，幾乎不用或完全不用改變載體的結(jié)構(gòu)。載體21的內(nèi)部電路可以構(gòu)型成容納IC芯片的廣泛的變型并提供IC芯片到電路板的適當(dāng)?shù)倪B接。
如上所述，在優(yōu)選實(shí)施例中，本發(fā)明的載體被制成和標(biāo)準(zhǔn)的印刷電路板相同的形式。在優(yōu)選實(shí)施例中，載體可以有兩個(gè)到四個(gè)或更多個(gè)層次。圖7A，7B，7C和7D提供了可構(gòu)成載體的頂部平臺(tái)的各個(gè)層次的示意圖。圖7A描繪了包含導(dǎo)電通道75的底層。圖7B描繪了內(nèi)部接地層，圖7C描繪了內(nèi)部電源層以及圖7D描繪了帶有IC芯片將連接到其上的襯墊排列的頂層。圖7B和7C是所描繪層次的負(fù)視圖，圖7A和7D為正視圖。另外，在圖7D的本發(fā)明的優(yōu)選實(shí)施例中，通路的暴露端79和BGA陣列的襯墊73和載體的表面67的周圍電氣隔離。在優(yōu)選實(shí)施例中，表面區(qū)域73是諸如銅的導(dǎo)電材料。在優(yōu)選實(shí)施例中，一個(gè)包圍每個(gè)襯墊73但和襯墊73電氣隔離的小區(qū)域67提供相鄰于每個(gè)襯墊73和通路79的頂部的接地區(qū)域用于試驗(yàn)等目的。在技術(shù)上眾所周知，圖7A，7B，7C和7D描繪的層次由將所有層次粘合在一起但將其電氣隔離的預(yù)浸料坯層分離。
圖8A是可構(gòu)成帶有圖7A到7D描繪的各個(gè)層次的載體的各個(gè)層次順序的示意側(cè)視圖。在圖8A中，走線層101是最底層。其次是預(yù)浸料坯層102，接地層103在其上。位于載體中心的核心層104和接地層103相鄰。然后，電源層105后是預(yù)浸料坯層106，最后是頂走線層107。
用和載體將附接到其上的印刷電路板相同的材料制作載體21提供了很多明顯的優(yōu)點(diǎn)。這些優(yōu)點(diǎn)有，載體21將和將要連接到其上的印刷電路板的電路中的其他元件相協(xié)調(diào)。在設(shè)計(jì)過(guò)程中將本發(fā)明的芯片載體21結(jié)合到電路板的電路中不會(huì)造成明顯的問(wèn)題，因?yàn)檩d體的電氣特征將被很好地了解并且和電路中的其他元件相協(xié)調(diào)。
在本發(fā)明的優(yōu)選實(shí)施例中，支柱110和111也用預(yù)浸料坯層壓型的材料制成。支柱將建立在層壓材料的各個(gè)層次中。也可以用諸如注射模制工藝的其他方法。
圖8B提供了本發(fā)明的載體的支柱112和平臺(tái)113的一部分的另一個(gè)剖面圖。上面討論的各個(gè)層次可從頂層114開(kāi)始看到，頂層114有BGA襯墊的圖形，在其下面是第一預(yù)浸料坯層115。工業(yè)上眾所周知的預(yù)浸料坯層是在導(dǎo)電層之間提供絕緣以及提供形成電路板或在本情況下為形成載體必須的剛度和支撐的層壓材料。在第一預(yù)浸料坯層115下是電源平面層116，在其下側(cè)面有一個(gè)第二預(yù)浸料坯層117。在第二預(yù)浸料坯層117下是接地平面118，在其下面是第三預(yù)浸料坯層119。最后在平臺(tái)113的底部是下走線層120。各個(gè)層次114，115，116，117，118，119和120就這樣形成了優(yōu)選實(shí)施例中的平臺(tái)113。對(duì)于形成支柱112，這些層次再繼續(xù)形成第四預(yù)浸料坯層121，另一個(gè)中間層122，第五預(yù)浸料坯層123并且結(jié)束于底層124，在底層124的底部是通路77的襯墊125。如上所述的通路77通過(guò)平臺(tái)113的頂邊緣下降，通過(guò)支柱112而終止于襯墊125，焊料球126被附著到襯墊125，用于如下文將敘述的將載體連接到電路板或另一個(gè)載體。在本發(fā)明的優(yōu)選實(shí)施例中，支柱112中通路77的頂部79終止于襯墊127。
圖8B的截面中僅顯示了支柱112的一個(gè)通路77A，因?yàn)樵趦?yōu)選實(shí)施例中沿載體的邊緣的通路77A為交錯(cuò)的以節(jié)省空間通過(guò)平臺(tái)邊緣下降到支柱中的支柱通路可以邊對(duì)邊地對(duì)準(zhǔn)并不背離本發(fā)明的原理。本說(shuō)明書(shū)中如上述討論在剖面圖上顯示并在其他圖中描繪的通路73將IC芯片封裝的BGA襯墊陣列的襯墊128連接到導(dǎo)線75，導(dǎo)線75再依次連接到通路77A。如上所述導(dǎo)電通道75由銅線制成。但是，也可用任何其他適當(dāng)?shù)膶?dǎo)電材料。如在本說(shuō)明書(shū)中的其他地方指出的，在優(yōu)選實(shí)施例中，通路77和73為在載體的制造工藝期間形成的實(shí)心的銅核心。構(gòu)成通路的導(dǎo)電核心終止在載體的每個(gè)支柱的頂部和底部并因此而提供了散熱的通道。如本說(shuō)明書(shū)的其他部分指出的，在其中形成通路的這些通道也可以通過(guò)在載體的層次中鉆孔和在孔中鍍銅或其他適當(dāng)?shù)膶?dǎo)電材料而制作。
如上所述以多層次的形式制造載體提供了不少優(yōu)點(diǎn)，其做到載體和電路板的阻抗匹配，可以使載體適應(yīng)和任何標(biāo)準(zhǔn)的IC芯片一起工作而不必修改芯片等。另外，分步驟的層壓工藝，深度走線或其他構(gòu)造方法可以用于制作載體中的通路和導(dǎo)電通道。雖然所揭示的優(yōu)選實(shí)施例以和多層次的電路板相同的形式制作，也可以有各種不需要載體有多層次的應(yīng)用。該用于各種應(yīng)用的載體可以通過(guò)注射模制工藝或相似的工藝制作。即使通過(guò)注射模制工藝制作的載體，其結(jié)構(gòu)也還是可以修改的。
如上所述，半導(dǎo)體工業(yè)已經(jīng)為集成電路芯片普遍采用了BGA型的連接器。用BGA型的連接器連接的系統(tǒng)性能上的改進(jìn)以及其他的原因已經(jīng)規(guī)定了從導(dǎo)線到BGA連接的轉(zhuǎn)變。但是用導(dǎo)線將集成電路芯片連接到電路板或其他保持器的一個(gè)優(yōu)點(diǎn)是這樣的事實(shí)，如果芯片或相關(guān)器件安裝以后發(fā)生問(wèn)題，可以容易地通過(guò)導(dǎo)線對(duì)元件進(jìn)行試驗(yàn)，無(wú)需從電路中取下元件。但對(duì)于由BGA連接的芯片，為了試驗(yàn)元件，必須將問(wèn)題單元從印刷電路板或其他器件附著的電路上取下，因?yàn)楫?dāng)主體單元被連接到電路時(shí)是觸及不到連接單元的球的。但是將芯片或其他單元從其發(fā)生問(wèn)題的電路中取下可完全改變其工作特性，因此如果不可能確定初始問(wèn)題的實(shí)際原因?qū)⑹构ぷ髯兊煤芾щy。可以有不少方法接近芯片或器件發(fā)生問(wèn)題的工作設(shè)定，但是進(jìn)行該工作所需的時(shí)間和努力將使其變得很昂貴，而且效率不高，還會(huì)發(fā)生工藝上的錯(cuò)誤。
本發(fā)明的一個(gè)明顯的優(yōu)點(diǎn)是提供了一種當(dāng)IC芯片以及載體都還被連接到印刷電路板的電路上時(shí)就能對(duì)其進(jìn)行試驗(yàn)的手段和方法。如上所述，這可以通過(guò)圖9中未顯示的支柱中的通路77的暴露的頂端來(lái)實(shí)現(xiàn)。圖9提供了本發(fā)明的連接到電路板131的載體130的一角的透視圖。通過(guò)BGA陣列連接到載體130的IC芯片132被連接到載體的頂部。另一個(gè)IC芯片被連接到載體130底下的電路板131上。支柱135中通路的暴露的頂端134的陣列的一部分被沿載體130的頂部邊緣暴露。被給予通路的頂端79的暴露的位置，來(lái)自一個(gè)或多個(gè)試驗(yàn)器件的探測(cè)點(diǎn)136和137可以被置于抵靠住暴露的頂端并進(jìn)行各種試驗(yàn)以確定電路和器件發(fā)生的任何問(wèn)題的原因。這種對(duì)都還被連接在印刷電路板上的本發(fā)明的載體和連接到其上以及定位在其下的IC芯片或其他BGA器件進(jìn)行試驗(yàn)的能力不僅使試驗(yàn)結(jié)果很精確，而且使試驗(yàn)效率高和容易操作。利用支柱的通路的暴露的頂端79進(jìn)行的試驗(yàn)可以成為在自動(dòng)制造工藝期間進(jìn)行的標(biāo)準(zhǔn)質(zhì)量控制試驗(yàn)的一部分。這可以用多種方法進(jìn)行，包括使用帶有多探點(diǎn)的抓斗式試驗(yàn)設(shè)備，這些探點(diǎn)將根據(jù)需要隨時(shí)連接到支柱中的通路的頂部的暴露的陣列134中。
參考圖8C和9，向上延伸的通路的暴露的頂端79和平臺(tái)頂部的周圍區(qū)域67電氣隔離。通路和BGA陣列69的襯墊也通過(guò)材料80和平臺(tái)23的頂部的周圍區(qū)域67電氣隔離。在優(yōu)選實(shí)施例中，許多頂部區(qū)域67覆蓋銅層。該銅層被用作散熱片。頂絕緣層68覆蓋層67的一部分。這也為試驗(yàn)單元71提供了方便的接地接觸點(diǎn)。例如圖9和圖8C中的探針136或137之一可以被置于抵靠住一個(gè)通路的頂端79，另一個(gè)可以被置于抵靠區(qū)域67形成接地。被試驗(yàn)的在本發(fā)明的載體上的電路以及相關(guān)IC芯片具有高速和高復(fù)雜性，非常精確的試驗(yàn)設(shè)備也需要進(jìn)行試驗(yàn)。相鄰于試驗(yàn)將在其上進(jìn)行的接觸點(diǎn)設(shè)置接地將使試驗(yàn)很方便，因?yàn)樵囼?yàn)設(shè)備的探點(diǎn)136和137經(jīng)常在試驗(yàn)探針71中互相相鄰地放置，如圖8C所示。
本發(fā)明的載體的結(jié)構(gòu)為用于電路試驗(yàn)的相鄰接地提供了一個(gè)附加的替代。支柱中暴露的通路的一個(gè)或多個(gè)頂端將最可能為一個(gè)接地連接。這樣，在進(jìn)行一次試驗(yàn)中，該暴露的通路可被用作接地試驗(yàn)，不必為試驗(yàn)點(diǎn)提供一個(gè)特殊的相鄰的接地位置。
上文提及的相關(guān)于提供暴露的通路頂部134(圖9)的另一個(gè)優(yōu)點(diǎn)是在一個(gè)放大的三維陣列中堆疊多載體和IC芯片的能力。圖10是芯片和載體怎樣堆疊的分解圖。在圖10中，第一BGA器件139通過(guò)標(biāo)準(zhǔn)BGA陣列附著到電路板140上。依次載體141通過(guò)位于BGA器件139的任何一側(cè)的BGA襯墊142的陣列連接到電路板。依次BGA器件145用BGA襯墊陣列147連接到載體141頂部。依次載體149通過(guò)載體141的支柱中的通路的暴露的頂端的陣列150的方法附著到載體141。最后，BGA器件153通過(guò)載體149頂部的BGA襯墊154的陣列的方法附著到載體149。雖然圖10中只畫(huà)出兩個(gè)可堆疊的載體，多重載體可以和附著的BGA器件一起互相堆疊。圖11提供了電路板167上形成放大的三維陣列的兩個(gè)層疊的載體161和附著的BGA器件163的端視圖。圖12提供了堆疊的載體陣列和BGA器件的側(cè)視圖。圖12中，在每個(gè)載體161下面的BGA器件由于每個(gè)載體161的支柱169的位置而不能看到。
本發(fā)明的載體201的另一種形式在圖13中描繪。載體201被附著到印刷電路板205。IC芯片210以上述方式附著到載體201。但是，IC芯片211被附著到載體201的平臺(tái)215的詞表面213而不是附著到載體下面的電路板205。用沿載體201的底表面213定位的BGA襯墊陣列將IC芯片附著到載體201的底部。該陣列和上述陣列相同?？梢赃M(jìn)行任何數(shù)量的不同的電路連接依次將IC芯片通過(guò)載體201連接到電路中去。事實(shí)上，該數(shù)量非常多，難以描述。這是本發(fā)明的一個(gè)明顯的優(yōu)點(diǎn)，載體可以和適當(dāng)?shù)腂GA襯墊陣列和電路一起構(gòu)型以保持能適配到載體201的平臺(tái)215的頂部或底部上的空間的實(shí)際上任何種類的IC芯片。
圖14提供了可以被和存儲(chǔ)器IC芯片一起使用的襯墊的一種潛在的電路排列的視圖，該種排列給出了帶有載體201(圖13)的電路的冗余度。在圖14中，實(shí)線輪廓的頂襯墊220位于載體的平臺(tái)的頂部。在頂部的每個(gè)襯墊220由實(shí)線223連接到一個(gè)通路225。如上所述，通路通過(guò)平臺(tái)下降到平臺(tái)的底層，在該處每個(gè)通路連接到以輪廓線形式顯示的線227。依次每條線227連接到在載體的底部以輪廓線形式顯示的襯墊229。如圖中可見(jiàn)，每個(gè)在頂部的襯墊220和在底部的襯墊229都連接到同一個(gè)通路。但是，在底部的襯墊從在頂部的襯墊偏置。這是因?yàn)檫@樣的事實(shí)，此處用的實(shí)例是存儲(chǔ)器芯片，該存儲(chǔ)器芯片將具有相同的排列，當(dāng)被置于載體的任何一側(cè)時(shí)，可從在本實(shí)例中使用的存儲(chǔ)器IC芯片連接在一起的相同的襯墊將互相偏置，其時(shí)每個(gè)芯片的底部互相面對(duì)。圖15提供了圖14顯示的平臺(tái)的取自II-II線的剖面圖。如圖中可見(jiàn)，頂部220A上的襯墊由線223A連接到通路225A。通路225A通過(guò)平臺(tái)230下降。通路225A連接到線227A。線227A依次連接到襯墊229A。
圖13描繪的載體形式的一個(gè)優(yōu)點(diǎn)是，印刷電路板可以做成標(biāo)準(zhǔn)的構(gòu)型，和圖13描繪的載體201一起工作。這樣，必須被連線以處理IC芯片的元件只有載體201。
圖16提供了帶有載體253的印刷電路板251的一個(gè)實(shí)例。在圖16中，將位于載體253頂部的IC芯片還沒(méi)有添加。這樣可以看到，將用來(lái)附著IC芯片的BGA襯墊255被附著到每個(gè)載體253的頂部。還可以看到在通過(guò)平臺(tái)和下面的支柱下降的通路的頂部的襯墊257。在圖17中，IC芯片已經(jīng)附著到載體253的頂部。BGA襯墊255不再被看到，因?yàn)楝F(xiàn)在芯片259將其覆蓋。但是，在每個(gè)通過(guò)載體的平臺(tái)和支柱下降的通路的頂部的襯墊257被很清楚地看到并能因上文和下文敘述的試驗(yàn)和其他目的而觸及。
很自然，在每個(gè)載體上的BGA襯墊陣列255可以用任何數(shù)量的不同方法構(gòu)型，從而如果一種IC芯片處在圖16描繪的陣列或諸如圖18描繪的矩陣型的陣列的任何其他構(gòu)型中，就能接受該IC芯片可能有的任何類型的BGA襯墊陣列。因?yàn)檩d體能以廣泛變化的不同的方法容易地進(jìn)行連線，該載體能被設(shè)計(jì)成和任何標(biāo)準(zhǔn)的IC芯片封裝一起工作而不需修改IC芯片的封裝。本發(fā)明的載體確實(shí)是一種模塊器件。實(shí)際上，載體提供了一種用于將IC芯片附著到電路板的標(biāo)準(zhǔn)的但是靈活的銷對(duì)準(zhǔn)方法。
還有，如上所述，本發(fā)明為BGA，CSP和很多其他類型的IC芯片封裝提供了一種獨(dú)特的三維裝置。本發(fā)明還提供了適當(dāng)?shù)碾娙萑ヱ睢Ａ硗?，本發(fā)明還提供探測(cè)或試驗(yàn)點(diǎn)，為信號(hào)采樣提供陣列257(在一些圖中為79)，為局部裝配提供試驗(yàn)點(diǎn)等。還有，本發(fā)明還提供了相鄰于載體頂部的探測(cè)點(diǎn)的緊密靠近的接地點(diǎn)，不管IC芯片是否被置于載體的頂部，這些接地點(diǎn)都可以得到。
本發(fā)明的另外一個(gè)優(yōu)點(diǎn)是其可以被應(yīng)用在三維的單側(cè)面的重流通制造工藝中。IC芯片的第一層可以被置于電路板上，然后載體被如圖16所示地置于該芯片的上面，最后第二組IC芯片可如圖17所示地置于載體的頂部。一旦這種構(gòu)型完成，整個(gè)電路板以及被置于其頂部的零件僅必須經(jīng)過(guò)一個(gè)單重流通工藝以完成制造?？梢杂弥T如標(biāo)準(zhǔn)的拾取和插裝機(jī)的標(biāo)準(zhǔn)的制造機(jī)械安裝全部IC芯片以及載體。如上所述，在幾個(gè)地方可以使用標(biāo)準(zhǔn)的未經(jīng)修改的IC芯片封裝，因?yàn)檩d體能被交錯(cuò)以接受任何標(biāo)準(zhǔn)的IC芯片，也可以包括帶有導(dǎo)線的芯片，以及帶有BGA襯墊，倒裝片，CSP等的芯片。另外，載體可以被置于用于制造工藝的傳送帶上或以標(biāo)準(zhǔn)的JEDEC型的盤(pán)傳送。
圖18提供了在一個(gè)優(yōu)選實(shí)施例中的載體301的頂部出現(xiàn)的襯墊的示意圖。如圖中所示，有一個(gè)用于連接IC芯片的襯墊303的矩陣。如圖中所示，有一個(gè)八列五行的實(shí)心襯墊矩陣用于接納IC芯片。如在技術(shù)上眾所周知，所有的襯墊或其任何組合都可被用于連接適當(dāng)?shù)腎C芯片。另外，如可在每一面看到，出現(xiàn)一個(gè)支柱襯墊305A和305B的陣列。如上文指出，這些襯墊以適當(dāng)?shù)膱D形連接到IC襯墊矩陣303。另外，在每一個(gè)角307有用于電容器或其他類型的適當(dāng)器件的襯墊。如圖中所示，每個(gè)銷都有一個(gè)適當(dāng)?shù)臉?biāo)示，諸如Vdd，或DQ2，或NC等。例如，在圖18所示的構(gòu)型中，襯墊DQ0被連接到支柱通路襯墊310。如圖所示，支柱襯墊被標(biāo)示為傳統(tǒng)形式的各種銷。通過(guò)參考圖19的表，襯墊303的矩陣和每個(gè)支柱上的襯墊之間的連接由銷轉(zhuǎn)換表指示。這僅是可能的襯墊連接的一個(gè)實(shí)例，該實(shí)例可以做成用于有更大變化的不同類型的芯片，帶有能和載體301連接的各種不同的襯墊構(gòu)型。
圖20提供了去耦電容43怎樣如上所述地電連接的示意圖。電容器43位于兩個(gè)分離的襯墊(圖1)上，每個(gè)襯墊都連接到分離的通路，一個(gè)連接到接地，另一個(gè)連接到電源。在圖20中，去耦電容43置于襯墊41上。襯墊41連接到通路300，通路300通過(guò)載體21的支柱27下降，在圖20中可看到載體21的一角。通路300被連接到未顯示的電路板上的適當(dāng)?shù)囊r墊上。很自然，圖1中描繪了去耦電容連接兩個(gè)襯墊每個(gè)襯墊由分離的通路連接到電源或接地的連接點(diǎn)，從而成為電路的電子結(jié)構(gòu)的一部分。
在另一種變型中的本發(fā)明如圖21所示能用于將去耦電容303定位在載體301上的各種不同的位置上。去耦電容303到系統(tǒng)的電氣連接可以用各種方法實(shí)現(xiàn)。圖21A所示的一種變型，載體301的取自圖20的X-X線的剖面圖描繪了去耦電容303所在的襯墊305和306怎樣由通路連接到如上所述構(gòu)成載體301的結(jié)構(gòu)的內(nèi)部接地309和電源平面310。內(nèi)部電源平面310連接到支柱中的至少一個(gè)通路311，內(nèi)部電源平面309連接到支柱中的一個(gè)通路312。很自然，所有連接到內(nèi)部電源平面310的連接點(diǎn)和所有連接到內(nèi)部電源平面309的連接點(diǎn)電氣隔離。在圖21B描繪的另一種變型中，從去耦電容303所在的襯墊305和306下降的通路314和315連接到導(dǎo)線317和318，導(dǎo)線317和318再依次直接連接到提供電源和接地連接點(diǎn)的支柱325中的通路320和321。
圖22提供了本發(fā)明的載體的布線襯底層401上的布線布局的一種形式。在圖22的布線布局中可以看到從IC芯片被連接到其上的平臺(tái)的頂部的襯墊下降的通路403的一部分。另外，支柱中的通路405的各個(gè)部分沿載體的邊緣出現(xiàn)。另外，導(dǎo)電通道407的走向處在通路部分403和通路部分405之間。任何計(jì)算機(jī)系統(tǒng)的重要的操作方面之一都是提供適當(dāng)?shù)男盘?hào)運(yùn)動(dòng)的時(shí)序?？赡茉谝缓撩肷踔猎谝晃⑽⒚雰?nèi)消失的信號(hào)可以經(jīng)常產(chǎn)生由計(jì)算機(jī)當(dāng)前運(yùn)行的速度給出的運(yùn)行問(wèn)題。另外，趨勢(shì)是提高運(yùn)行的時(shí)鐘信號(hào)的次數(shù)和計(jì)算機(jī)的速度，這樣，時(shí)序在將來(lái)將成為甚至更居決定性的地位。本發(fā)明的一個(gè)優(yōu)點(diǎn)是其能將存儲(chǔ)器或其他類型的芯片以三維的形式排列，這樣的形式能減少連接線的長(zhǎng)度。這在計(jì)算機(jī)技術(shù)中通常是決定性的并且明顯有助于運(yùn)行速度的提高。事實(shí)上，在計(jì)算機(jī)操作系統(tǒng)中的快速時(shí)鐘循環(huán)期間，信號(hào)必須以協(xié)調(diào)的方式運(yùn)動(dòng)并在時(shí)鐘循環(huán)期間到達(dá)特定的端點(diǎn)。如果信號(hào)必須在其上以協(xié)調(diào)的方式運(yùn)動(dòng)的導(dǎo)線對(duì)于每個(gè)信號(hào)都一樣長(zhǎng)，就能得到明顯減少?gòu)膮f(xié)調(diào)信號(hào)產(chǎn)生的問(wèn)題的作用。本發(fā)明的載體的另一個(gè)優(yōu)點(diǎn)是如果幾個(gè)信號(hào)必須在同時(shí)在相鄰的導(dǎo)線上運(yùn)動(dòng)，通過(guò)交錯(cuò)通路位置匹配襯底上的導(dǎo)線長(zhǎng)度，可以使導(dǎo)線有精確的相同的長(zhǎng)度。如圖22描繪的布線布局所示，一些在通路組403到通路組405之間走向的導(dǎo)線407在許多連接中有相等的長(zhǎng)度。例如，圖22中標(biāo)有407的所有導(dǎo)線都有相同的長(zhǎng)度。另外，在圖22的布線布局的另一側(cè)，在通路部分403和通路部分405之間走向的導(dǎo)線有相同的長(zhǎng)度410。這樣，如果被置于載體上的芯片同時(shí)需要多重信號(hào)的精確的平行傳輸，在載體上提供相同長(zhǎng)度的傳輸線明顯地減小了平行信號(hào)傳輸?shù)膮f(xié)調(diào)性的可能的損失。
雖然對(duì)本發(fā)明參考其優(yōu)選實(shí)施例進(jìn)行了具體的顯示和敘述，在技術(shù)上熟練的人員將理解的是，可以對(duì)本發(fā)明在形式和細(xì)節(jié)上作出各種變化而不背離本發(fā)明的精神和范圍。
權(quán)利要求
1.一種用于在電路板上以三維陣列排列集成電路芯片的載體，所述載體包括a)一個(gè)帶有頂表面和底表面的平臺(tái)；b)在所述平臺(tái)的第一側(cè)的一個(gè)第一支柱和在所述平臺(tái)的第二側(cè)的一個(gè)第二支柱，所述支柱為所述平臺(tái)提供支撐，從而在所述平臺(tái)的底表面下產(chǎn)生一個(gè)空間；c)所述平臺(tái)在其頂表面有一個(gè)連接襯墊的圖形用于在連接襯墊的圖形的頂表面上接納至少一個(gè)集成電路芯片，襯墊的所述圖形的每個(gè)襯墊的底側(cè)連接到通過(guò)所述平臺(tái)下降到所述平臺(tái)的下層的通路，其中所述通路連接到朝向所述第一或第二支柱延伸的導(dǎo)電通道；d)所述第一和第二支柱具有通過(guò)每個(gè)支柱從所述支柱的底部到所述支柱的頂部向上延伸的支柱通路，其中每個(gè)所述支柱通路連接到所述平臺(tái)中的一個(gè)特定的導(dǎo)電通道，該特定的導(dǎo)電通道連接到一個(gè)從連接襯墊的圖形的襯墊的襯墊下降的特定的通路；和e)其中所述載體形成一個(gè)模塊單元，該模塊單元能在連接襯墊的所述圖形上的所述平臺(tái)的頂表面上接受至少一個(gè)集成電路芯片并將該芯片連接到印刷電路板，所述載體被附接到該印刷電路板并在所述載體的底表面下的空間提供一個(gè)用于至少將一個(gè)第二集成電路芯片附著到所述載體被附接到其上的電路板上的空間。
2.如權(quán)利要求1所述的載體，其特征在于，其中在所述第一支柱中的所述向上延伸的通路向上延伸到所述平臺(tái)的所述第一側(cè)的頂邊緣，從而暴露在所述平臺(tái)的所述頂表面上的所述向上延伸的通路的頂表面，在所述第二支柱中的所述向上延伸的通路向上延伸到所述平臺(tái)的所述第二側(cè)的頂邊緣，從而暴露在所述平臺(tái)的所述頂表面上的所述向上延伸的通路的頂邊緣。
3.如權(quán)利要求1所述的載體，其特征在于，其中每個(gè)所述向上延伸的通路有導(dǎo)電材料核心的形狀。
4.如權(quán)利要求2所述的載體，其特征在于，其中所述向上延伸的通路提供熱發(fā)散。
5.如權(quán)利要求2所述的載體，其特征在于，其中a)在所述第一支柱中的所述向上延伸的通路的所述頂部暴露的頂端位于有第一預(yù)先確定的圖形的所述平臺(tái)的所述第一側(cè)的頂部圓周邊緣，在所述第二支柱中的所述向上延伸的通路的所述頂部暴露的頂端位于有第二預(yù)先確定的圖形的所述平臺(tái)的所述第二側(cè)的頂部圓周邊緣，b)所述平臺(tái)的所述頂表面的面積尺度為，所述平臺(tái)的所述頂表面能在所述頂表面容納由連接襯墊的圖形連接的至少一個(gè)集成電路芯片，同時(shí)留下未經(jīng)覆蓋的和能觸及的所述向上延伸的通路的頂部暴露的頂端的所述第一預(yù)先確定的圖形和所述向上延伸的通路的頂部暴露的頂端的所述第二預(yù)先確定的圖形；c)其中所述第一支柱的所述通路的所述底部暴露的底端有為所述第一預(yù)先確定的圖形的鏡面圖象的預(yù)先確定的圖形，所述第二支柱的所述通路的所述底部暴露的底端有為所述第二預(yù)先確定的圖形的鏡面圖象的預(yù)先確定的圖形；和d)其中和所述第一載體在所述第一和第二預(yù)先確定的圖形和第一和第二預(yù)先確定的圖形的所述第一和第二鏡面圖象的尺度和排列中完全一致的第二載體可以被堆疊在所述第一載體上，所述第一載體的所述通路的所述頂部暴露的頂端和所述第二載體的所述底部暴露的底端電接觸。
6.如權(quán)利要求5所述的載體，其特征在于，其中至少一個(gè)集成電路芯片可被連接到所述電路板上所述第一載體的底表面下的空間中，至少一個(gè)集成電路芯片可被連接到所述第一載體上的所述平臺(tái)的所述頂表面上，至少一個(gè)集成電路芯片可被連接到所述第二載體的所述平臺(tái)的所述頂表面上，以及所有所述集成電路芯片可被電氣連接到所述電路板的電路中。
7.如權(quán)利要求5所述的載體，其特征在于，其中多個(gè)相同的載體可被一個(gè)在另一個(gè)上地放置以形成互相電氣連接的載體的三維陣列。
8.如權(quán)利要求1所述的載體，其特征在于，其中在所述平臺(tái)上連接襯墊的所述圖形可以變化以形成各種不同的陣列圖形，使所述載體以不同的陣列圖形容納廣泛的各種集成電路芯片，其中在所述連接襯墊的所述襯墊的所述通路和所述支柱的所述通路之間的所述導(dǎo)電通道可以被構(gòu)型成以多種不同的構(gòu)型將所述平臺(tái)上的連接襯墊的所述圖形連接到電路板。
9.如權(quán)利要求6所述的載體，其特征在于，其中兩個(gè)載體的所述平臺(tái)上的連接襯墊的所述圖形可以變化以使所述載體以不同的連接襯墊的圖形容納廣泛的各種IC芯片，其中在所述襯墊的所述襯墊的所述通路和所述支柱的所述通路之間的所述導(dǎo)電通道可以被構(gòu)型成以多種不同的構(gòu)型將所述平臺(tái)上的所述襯墊連接到電路板。
10.如權(quán)利要求7所述的載體，其特征在于，其中所述多個(gè)載體的所述平臺(tái)上的連接襯墊陣列的所述圖形可以變化以使所述載體容納廣泛的各種IC芯片襯墊陣列圖形，其中在所述連接襯墊陣列的所述襯墊的所述通路和所述支柱的所述通路之間的所述導(dǎo)電通道可以被構(gòu)型成以多種不同的構(gòu)型將所述平臺(tái)上的所述襯墊連接到在所述第一和第二支柱中的所述通路。
11.如權(quán)利要求2所述的載體，其特征在于，其中所述通路的所述暴露的頂端在所述載體被連接到電路時(shí)提供試驗(yàn)所述載體連接的試驗(yàn)點(diǎn)。
12.如權(quán)利要求5所述的載體，其特征在于，其中在所述第二載體的所述支柱中所述向上延伸的通路的所述暴露的頂端在所述第一和第二載體以及任何附著的集成電路芯片被連接到電路板時(shí)提供用于試驗(yàn)所述載體和所述集成電路芯片的接觸點(diǎn)。
13.如權(quán)利要求6所述的載體，其特征在于，其中在所述第二載體的所述支柱中所述向上延伸的通路的所述暴露的頂端在所述第一和第二載體以及任何附著的集成電路芯片被連接到電路時(shí)提供用于試驗(yàn)所述載體和所述集成電路芯片的接觸點(diǎn)。
14.如權(quán)利要求7所述的載體，其特征在于，其中在最頂部載體的所述支柱中所述向上延伸的通路的所述暴露的頂端在所述多個(gè)堆疊的載體以及任何附著的IC芯片被連接到電路時(shí)提供用于試驗(yàn)所述載體和所述IC芯片的接觸點(diǎn)。
15.如權(quán)利要求1所述的載體，其特征在于，其中集成電路芯片可被用導(dǎo)線連接到襯墊的陣列。
16.如權(quán)利要求1所述的載體，其特征在于，其中所述通路通過(guò)用導(dǎo)電材料鍍覆孔形成。
17.如權(quán)利要求16所述的載體，其特征在于，其中用導(dǎo)電材料鍍覆所述孔后留在所述孔中的中空的空間被填充預(yù)先選擇的材料從而去除所述中空的空間，將連接襯墊定位在所述通路的頂部并且必須避免所述襯墊從所述通路偏置。
18.如權(quán)利要求17所述的載體，其特征在于，其中所述預(yù)先選擇的材料是非導(dǎo)電材料。
19.如權(quán)利要求17所述的載體，其特征在于，其中所述預(yù)先選擇的材料是導(dǎo)電材料。
20.如權(quán)利要求2所述的載體，其特征在于，其中所述支柱通路通過(guò)用導(dǎo)電材料鍍覆孔形成。
21.如權(quán)利要求20所述的載體，其特征在于，其中用導(dǎo)電材料鍍覆所述孔后留在所述孔中的中空的空間被填充預(yù)先選擇的材料從而去除所述中空的空間，將連接襯墊定位在所述通路的頂部并且必須避免所述襯墊從所述通路偏置。
22.如權(quán)利要求21所述的載體，其特征在于，其中所述預(yù)先選擇的材料是非導(dǎo)電材料。
23.如權(quán)利要求21所述的載體，其特征在于，其中所述預(yù)先選擇的材料是導(dǎo)電材料。
24.如權(quán)利要求2所述的載體，其特征在于，其中a)在所述第一支柱中的所述向上延伸的通路的所述頂部暴露的頂端位于有第一預(yù)先確定的圖形的所述平臺(tái)的所述第一側(cè)的頂部圓周邊緣，在所述第二支柱中的所述向上延伸的通路的所述頂部暴露的頂端位于有第二預(yù)先確定的圖形的所述平臺(tái)的所述第二側(cè)的頂部圓周邊緣，和b)所述平臺(tái)的所述頂表面的面積尺度為，所述平臺(tái)的所述頂表面能在所述頂表面容納由連接襯墊的所述圖形連接的至少一個(gè)集成電路芯片，同時(shí)留下未經(jīng)覆蓋的和能觸及的所述向上延伸的通路的頂部暴露的頂端的所述第一預(yù)先確定的圖形和所述向上延伸的通路的頂部暴露的頂端的所述第二預(yù)先確定的圖形。
25.如權(quán)利要求17所述的載體，其特征在于，其中a)在所述第一支柱中的所述向上延伸的通路的所述頂部暴露的頂端位于有第一預(yù)先確定的圖形的所述平臺(tái)的所述第一側(cè)的頂部圓周邊緣，在所述第二支柱中的所述向上延伸的通路的所述頂部暴露的頂端位于有第二預(yù)先確定的圖形的所述平臺(tái)的所述第二側(cè)的頂部圓周邊緣，和b)所述平臺(tái)的所述頂表面的面積尺度為，所述平臺(tái)的所述頂表面能在所述頂表面容納由連接襯墊的所述圖形連接的至少一個(gè)集成電路芯片，同時(shí)留下未經(jīng)覆蓋的和能觸及的所述向上延伸的通路的頂部暴露的頂端的所述第一預(yù)先確定的圖形和所述向上延伸的通路的頂部暴露的頂端的所述第二預(yù)先確定的圖形。
26.如權(quán)利要求1所述的載體，其特征在于，其中所述第一和第二支柱為多個(gè)支撐所述平臺(tái)的支柱。
27.如權(quán)利要求1所述的載體，其特征在于，其中所述襯墊直接處于所述通路上面。
28.如權(quán)利要求1所述的載體，其特征在于，其中所述襯墊從所述通路偏置。
29.如權(quán)利要求2所述的載體，其特征在于，其中所述襯墊直接處于所述通路上面。
30.如權(quán)利要求2所述的載體，其特征在于，其中其中所述襯墊從所述通路偏置。
31.如權(quán)利要求1所述的載體，其特征在于，其中所使用的連接襯墊從BGA襯墊或Chip規(guī)模襯墊的集合中選擇。
32.如權(quán)利要求1所述的載體，其特征在于，其中所述第二集成電路芯片位于所述平臺(tái)的所述表面的底表面上并通過(guò)所述平臺(tái)和所述第一和第二支柱中的通路和導(dǎo)線連接到電路板。
33.如權(quán)利要求1所述的載體，進(jìn)一步包括用于將至少一個(gè)去耦電容電氣連接到所述載體的襯墊。
34.如權(quán)利要求33所述的載體，其特征在于，其中用于所述至少一個(gè)去耦電容的所述襯墊連接到所述載體中的電源層或接地層，從而將所述至少一個(gè)去耦電容連接到電路中。
35.如權(quán)利要求33所述的載體，其特征在于，其中用于所述至少一個(gè)去耦電容的所述襯墊連接到支柱中的通路，當(dāng)所述載體被附接到電路板時(shí)，所述通路連接到所述電路板上的電源和接地連接點(diǎn)，從而將所述至少一個(gè)去耦電容連接到電路中。
36.如權(quán)利要求35所述的載體，其特征在于，其中所述襯墊位于所述支柱的頂部。
37.如權(quán)利要求35所述的載體，其特征在于，其中用于至少一個(gè)去耦電容的所述襯墊由第二通路連接到所述支柱中的所述通路，該第二通路連接到導(dǎo)電通道，該導(dǎo)電通道依次連接到所述支柱中的所述通路。
38.如權(quán)利要求1所述的載體，其特征在于，其中該載體被構(gòu)造成匹配載體將被連接到其上的電路板的電氣特性。
39.如權(quán)利要求1所述的載體，其特征在于，其中所述載體被制造成為相似于標(biāo)準(zhǔn)電路板的形式的多層板。
40.如權(quán)利要求1所述的載體，其特征在于，其中所述載體由注射模制工藝制造。
41.如權(quán)利要求1所述的載體，其特征在于，其中所述通路由從臺(tái)階層壓法或深度布線法的集合中選擇的工藝制造。
42.如權(quán)利要求2所述的載體，其特征在于，其中在所述支柱中的通路的所述頂部暴露的頂端當(dāng)該載體被連接到帶有至少一個(gè)連接到所述載體的IC芯片的電路板時(shí)提供對(duì)所述載體進(jìn)行單分析的分析點(diǎn)。
43.如權(quán)利要求2所述的載體，其特征在于，其中在所述支柱中的所述通路的所述頂部暴露的頂端被用于試驗(yàn)或信號(hào)分析，至少一個(gè)接地點(diǎn)相鄰于所述頂端以便利信號(hào)的分析或試驗(yàn)。
44.如權(quán)利要求43所述的載體，其特征在于，其中所述至少一個(gè)接地點(diǎn)從相鄰于所述支柱中的所述通路的所述頂部暴露的頂端的特定接地區(qū)域的集合中選擇，或至少一個(gè)所述通路的所述頂部暴露的頂端為接地點(diǎn)。
45.如權(quán)利要求44所述的載體，其特征在于，其中所述信號(hào)分析或試驗(yàn)通過(guò)探針點(diǎn)進(jìn)行。
46.如權(quán)利要求1所述的載體，其特征在于，其中當(dāng)所述載體被附接到電路板時(shí)，所述第二集成電路芯片直接連接到所述載體的所述平臺(tái)的底表面下的電路板。
47.一種在電路板上以三維陣列排列IC芯片的方法，所述方法包括下列步驟a)提供一個(gè)用于接納第一IC芯片的平臺(tái)；b)提供至少一個(gè)支撐支柱以支撐所述平臺(tái)并從而形成一個(gè)載體；c)當(dāng)載體被連接到電路板時(shí)，通過(guò)該平臺(tái)和支柱將所述芯片電氣連接到電路板；d)以在平臺(tái)的底部下有一個(gè)空間的構(gòu)型形成至少一個(gè)支柱和平臺(tái)，這樣，當(dāng)載體被附接到電路板時(shí)在平臺(tái)下有一個(gè)用于將第二IC芯片連接到電路板的空間。E)在載體上提供當(dāng)載體被附接到電路板和IC芯片被連接到平臺(tái)的頂部時(shí)能被觸及的試驗(yàn)觸點(diǎn)。
48.如權(quán)利要求47所述的方法，進(jìn)一步包括堆疊在每個(gè)載體上都帶有至少一個(gè)IC芯片的多個(gè)載體的步驟。
49.如權(quán)利要求47所述的方法，其特征在于，其中將IC芯片電氣連接到載體可附接到其上的電路板的步驟包括下列步驟a)提供從平臺(tái)的頂部上的連接襯墊向下延伸到載體中的連接水平的導(dǎo)電通路；b)將通路連接到連接層中的導(dǎo)電線；c)確定通向至少一個(gè)支柱的導(dǎo)電線的走向；d)在至少一個(gè)的將有預(yù)先選擇的圖形的導(dǎo)電線連接到其上的支柱中提供導(dǎo)電通路；e)使至少一個(gè)的支柱中的導(dǎo)電通路從該通路連接到導(dǎo)電線的地點(diǎn)下降到至少一個(gè)的支柱的底部；和f)在用于將載體連接到電路板的連接襯墊處的至少一個(gè)的支柱的底部終止導(dǎo)電通路。
50.如權(quán)利要求49所述的方法，其特征在于，其中提供從平臺(tái)下降的通路和至少一個(gè)的支柱中的通路的步驟包括下列步驟a)在平臺(tái)或支柱中提供一個(gè)孔；和b)在孔中淀積一種導(dǎo)電材料。
51.如權(quán)利要求50所述的方法，進(jìn)一步包括將附加的填充材料淀積到在孔中淀積導(dǎo)電材料的步驟時(shí)留下的中空空間中去的步驟。
52.如權(quán)利要求51所述的方法，其特征在于，其中淀積附加的填充材料的步驟包括淀積非導(dǎo)電填充材料。
53.如權(quán)利要求52所述的方法，其特征在于，其中淀積附加的填充材料的步驟包括淀積導(dǎo)電填充材料。
54.如權(quán)利要求52所述的方法，其特征在于，其中在載體上提供當(dāng)載體被附接到電路板上以及第一IC芯片被連接到平臺(tái)時(shí)能觸及的試驗(yàn)接觸點(diǎn)的步驟包括在至少一個(gè)的支柱的頂部提供通路的暴露的頂端的步驟。
55.一種用于在電路板上以三維陣列排列集成電路芯片的載體，所述載體包括a)用于提供接納第一IC芯片的平臺(tái)的裝置；b)用于支撐所述平臺(tái)從而形成一個(gè)載體的裝置，所述載體帶有在載體下的一個(gè)空間，從而當(dāng)所述載體被附接到電路板時(shí)為將第二IC芯片連接到電路板提供空間；和c)在所述載體被連接到電路板時(shí)，通過(guò)所述支撐所述平臺(tái)的裝置將連接到所述載體的頂部的第一IC芯片電氣連接到電路板的裝置。
56.如權(quán)利要求55所述的載體進(jìn)一步包括用于在載體上提供當(dāng)所述載體被附接到電路板以及IC芯片被連接到所述平臺(tái)的頂部時(shí)可觸及的試驗(yàn)觸點(diǎn)的裝置。
57.如權(quán)利要求55所述的載體進(jìn)一步包括用于在所述載體的頂部堆疊第二載體的裝置。
58.如權(quán)利要求55所述的載體進(jìn)一步包括用于在所述載體的頂部堆疊多個(gè)載體的裝置。
59.如權(quán)利要求55所述的載體，其特征在于，其中當(dāng)所述載體被連接到電路板時(shí)通過(guò)所述支撐所述平臺(tái)的裝置將連接到所述載體的頂部的第一IC芯片電氣連接到電路板的裝置包括a)從平臺(tái)的頂部上的連接襯墊向下延伸到所述載體中的連接水平的導(dǎo)電通路；b)在所述連接層中連接到從連接襯墊向下延伸的導(dǎo)電通路的導(dǎo)線；c)其中支撐裝置為至少一個(gè)支柱，導(dǎo)電線的走向通向該至少一個(gè)的支柱；d)在將具有預(yù)先選擇的圖形的導(dǎo)電線連接到其上的該至少一個(gè)的支柱中的導(dǎo)電通路，和e)其中在至少一個(gè)的支柱中的導(dǎo)電通路從該通路連接到導(dǎo)電線的地點(diǎn)下降到至少一個(gè)的支柱的底部，并且終止在用于將載體連接到電路板的連接襯墊處的至少一個(gè)的支柱的底部。
60.如權(quán)利要求59所述的載體，其特征在于，其中平臺(tái)中的導(dǎo)電通路和至少一個(gè)的支柱通過(guò)導(dǎo)電材料被淀積到其中的孔形成。
61.如權(quán)利要求60所述的載體，其特征在于，其中孔包括填充入所留下的中空空間的材料，導(dǎo)電材料被淀積到孔中，從而為被置于通路的所述頂部暴露的頂端上的襯墊提供支撐。
62.如權(quán)利要求61所述的載體，其特征在于，其中填充材料為非導(dǎo)電填充材料。
63.如權(quán)利要求62所述的載體，其特征在于，其中填充材料為導(dǎo)電填充材料。
64.如權(quán)利要求63所述的載體，其特征在于，其中在載體上的當(dāng)載體被附接到電路板上以及第一IC芯片被連接到平臺(tái)時(shí)能觸及的試驗(yàn)接觸點(diǎn)通過(guò)在至少一個(gè)的支柱的頂部提供通路的暴露的頂端而形成。
65.如權(quán)利要求64所述的載體，其特征在于，其中至少一個(gè)的支柱為兩個(gè)支柱。
66.一種用于在電路板上以三維陣列排列集成電路芯片的載體，所述載體包括a)一個(gè)用于接納第一IC芯片的平臺(tái)；b)至少一個(gè)用于支撐所述平臺(tái)從而形成一個(gè)載體的支柱，所述載體帶有在所述載體下的一個(gè)空間，從而當(dāng)所述載體被附接到電路板時(shí)為將第二IC芯片連接到電路板提供空間；和c)當(dāng)所述載體被連接到電路板時(shí)，從用于接納和連接第一IC芯片的所述平臺(tái)的頂部上的連接襯墊通過(guò)所述平臺(tái)和所述至少一個(gè)的支柱到在所述一個(gè)支柱的底部的連接點(diǎn)的導(dǎo)電通道。
67.如權(quán)利要求66所述的載體進(jìn)一步包括在載體上的當(dāng)所述載體被附接到電路板以及IC芯片被連接到所述平臺(tái)的頂部時(shí)可觸及的試驗(yàn)觸點(diǎn)。
68.如權(quán)利要求67所述的載體，其特征在于，其中所述在載體上的試驗(yàn)觸點(diǎn)可用于在所述載體的頂部堆疊和電氣連接第二載體。
69.如權(quán)利要求67所述的載體，其特征在于，其中所述試驗(yàn)觸點(diǎn)可用于在所述載體的頂部堆疊多個(gè)載體。
70.如權(quán)利要求66所述的載體，其特征在于，其中電氣連接通道包括a)從在平臺(tái)的頂部上的多個(gè)連接襯墊向下延伸到所述載體中的連接水平的導(dǎo)電通路；b)在所述連接層中連接到從連接襯墊向下延伸的導(dǎo)電通路的導(dǎo)線；c)在至少一個(gè)的支柱中有預(yù)先選擇的圖形的導(dǎo)電線連接到其上的導(dǎo)電通路；和d)其中在至少一個(gè)的支柱中的導(dǎo)電通路從該通路連接到導(dǎo)電線的地點(diǎn)下降到至少一個(gè)的支柱的底部；并且終止在用于將載體連接到電路板的連接襯墊處的至少一個(gè)的支柱的底部。
71.如權(quán)利要求70所述的載體，其特征在于，其中平臺(tái)和至少一個(gè)的支柱中的導(dǎo)電通路通過(guò)導(dǎo)電材料被淀積在其中的孔形成。
72.如權(quán)利要求71所述的載體，其特征在于，其中孔包括淀積到所留下的中空空間中的填充材料，導(dǎo)電材料被淀積到孔中，從而為被置于通路的所述頂部暴露的頂端上的襯墊提供支撐。
73.如權(quán)利要求72所述的載體，其特征在于，其中所述填充材料是非導(dǎo)電填充材料。
74.如權(quán)利要求72所述的載體，其特征在于，其中所述填充材料是導(dǎo)電填充材料。
75.如權(quán)利要求70所述的載體，其特征在于，其中在載體上的當(dāng)載體被附接到電路板上以及第一IC芯片被連接到平臺(tái)時(shí)能觸及的試驗(yàn)接觸點(diǎn)通過(guò)在至少一個(gè)的支柱的頂部提供在所述至少一個(gè)的支柱中的所述通路的暴露的頂端而形成。
76.如權(quán)利要求75所述的載體，其特征在于，其中載體被制成和印刷電路板一樣的形式。
77.如權(quán)利要求70所述的載體，進(jìn)一步包括在載體上的當(dāng)所述載體被附接到電路板上以及IC芯片被連接到所述平臺(tái)的頂部時(shí)能觸及的試驗(yàn)接觸點(diǎn)
78.如權(quán)利要求77所述的載體，其特征在于，其中試驗(yàn)接觸點(diǎn)由至少一個(gè)的支柱中的所述通路的頂部暴露的頂端形成。
79.如權(quán)利要求67所述的載體，其特征在于，其中試驗(yàn)接觸點(diǎn)由至少一個(gè)的支柱中的多個(gè)通路的頂部暴露的頂端形成。
80.如權(quán)利要求66所述的載體，其特征在于，其中至少一個(gè)的支柱為兩個(gè)支柱。
81.如權(quán)利要求66所述的載體，進(jìn)一步包括用于將至少一個(gè)去耦電容電連接到所述載體的襯墊。
82.如權(quán)利要求81所述的載體，其特征在于，其中用于所述至少一個(gè)去耦電容的所述襯墊連接到所述載體中的電源層或接地層，從而將所述至少一個(gè)去耦電容連接到電路中。
83.如權(quán)利要求81所述的載體，其特征在于，其中用于所述至少一個(gè)去耦電容的所述襯墊連接到支柱中的通路，當(dāng)所述載體被附接到電路板時(shí)，所述通路連接到所述電路板上的電源和接地連接點(diǎn)，從而將所述至少一個(gè)去耦電容連接到電路中。
84.如權(quán)利要求83所述的載體，其特征在于，其中所述襯墊位于所述支柱的頂部。
85.如權(quán)利要求83所述的載體，其特征在于，其中用于至少一個(gè)去耦電容的所述襯墊由第二通路連接到所述支柱中的所述通路，該第二通路連接到導(dǎo)電通道，該導(dǎo)電通道依次連接到所述支柱中的所述通路。
86.如權(quán)利要求81所述的載體，其特征在于，其中該載體被構(gòu)造成匹配載體將被連接到其上的電路板的電氣特性。
87.如權(quán)利要求81所述的載體，其特征在于，其中所述載體被制造成為相似于標(biāo)準(zhǔn)電路板的形式的多層板。
88.如權(quán)利要求81所述的載體，其特征在于，其中所述載體由注射模制工藝制造。
89.如權(quán)利要求81所述的載體，其特征在于，其中所述通路由從臺(tái)階層壓法或深度布線法的集合中選擇的工藝制造。
90.如權(quán)利要求82所述的載體，其特征在于，其中在所述支柱中的通路的所述頂部暴露的頂端當(dāng)該載體被連接到帶有至少一個(gè)連接到所述載體的IC芯片的電路板時(shí)提供對(duì)所述載體進(jìn)行單分析的分析點(diǎn)。
91.如權(quán)利要求82所述的載體，其特征在于，其中在所述支柱中的所述通路的所述頂部暴露的頂端被用于試驗(yàn)或信號(hào)分析，至少一個(gè)接地點(diǎn)相鄰于所述頂端以便利信號(hào)的分析或試驗(yàn)。
92.如權(quán)利要求91所述的載體，其特征在于，其中所述至少一個(gè)接地點(diǎn)從相鄰于所述支柱中的所述通路的所述頂部暴露的頂端的特定接地區(qū)域的集合中選擇，或至少一個(gè)所述通路的所述頂部暴露的頂端為接地點(diǎn)。
93.如權(quán)利要求92所述的載體，其特征在于，其中所述信號(hào)分析或試驗(yàn)通過(guò)探針點(diǎn)進(jìn)行。
全文摘要
本發(fā)明揭示了一種用于以三維陣列在電路板上排列半導(dǎo)體芯片的裝置和方法。本發(fā)明揭示了一種獨(dú)特的芯片載體，在該載體上任何IC芯片可定位成在電路板上一個(gè)芯片在另一個(gè)芯片之上。另外，載體可用于試驗(yàn)載體上和載體下的IC芯片而不必將載體和芯片從系統(tǒng)中拆下，即使它們是BGA或CSP型的也是如此。載體包括暴露的試驗(yàn)點(diǎn)以進(jìn)行在位試驗(yàn)。
文檔編號(hào)H05K1/00GK1650429SQ03809361
公開(kāi)日2005年8月3日 申請(qǐng)日期2003年2月21日 優(yōu)先權(quán)日2002年2月26日
發(fā)明者K·克萊德齊克, J·C·英格爾 申請(qǐng)人:萊格西電子股份有限公司