一種基于555集成芯片的定時(shí)電路的制作方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及一種定時(shí)電路，具體是一種基于555集成芯片的定時(shí)電路，屬于電子技術(shù)領(lǐng)域。
【背景技術(shù)】
[0002]在各類自動(dòng)控制系統(tǒng)中，常用555集成芯片組成定時(shí)電路。傳統(tǒng)555集成芯片組成的定時(shí)電路，定時(shí)時(shí)間與充電回路阻容元件的時(shí)間常數(shù)成正比，為了獲得更長(zhǎng)的定時(shí)時(shí)間，需增大充電回路的電阻阻值和電容容量。但電阻阻值只能增大至ΜΩ量級(jí)，因市場(chǎng)提供的電阻，阻值最大也就是ΜΩ量級(jí)，同時(shí)，大阻值電阻其熱噪聲也比較大；而電容容量只能增至10yF量級(jí)，因電容容量增大，其體積也增大，且漏電也隨之增加。因此，傳統(tǒng)555集成芯片組成的定時(shí)電路，其定時(shí)時(shí)間一般都比較短。然而在有些控制場(chǎng)合，需要較長(zhǎng)的定時(shí)時(shí)間，傳統(tǒng)555集成芯片組成的定時(shí)電路就不能滿足要求。

【發(fā)明內(nèi)容】

[0003]本發(fā)明的目的是提供一種基于555集成芯片的定時(shí)電路，以解決傳統(tǒng)555集成芯片定時(shí)電路的定時(shí)時(shí)間較短的問題。
[0004]本發(fā)明所采取的具體技術(shù)方案如下:
一種基于555集成芯片的定時(shí)電路，本電路由前級(jí)脈沖波發(fā)生電路和后級(jí)定時(shí)電路組成，所述前級(jí)脈沖波發(fā)生電路和后級(jí)定時(shí)電路均采用555集成芯片進(jìn)行構(gòu)建。
[0005]在前級(jí)脈沖波發(fā)生電路中，555集成芯片Ul的4腳和8腳接+5V電源，2腳和6腳相連接，I腳接地；電阻Rl的一端接+5V電源，另一端接可調(diào)電阻RVl的一固定端，可調(diào)電阻RVl的另一固定端接二極管D2的負(fù)極，二級(jí)管D2的正極接電容Cl的一端，電容Cl的另一端接地，可調(diào)電阻RVl的調(diào)節(jié)端連接芯片Ul的7腳和二極管Dl的正極，二級(jí)管Dl的負(fù)極連接二極管D2的正極和芯片Ul的2腳；芯片Ul的3腳接二級(jí)管D3的正極，二級(jí)管D3的負(fù)極接入后級(jí)定時(shí)電路。
[0006]在后級(jí)定時(shí)電路中，555集成芯片U2的4腳和8腳接+5V電源，電阻R2的一端接+5V電源，另一端接開關(guān)Kl的一端，開關(guān)Kl的另一端接地，電阻R2和開關(guān)Kl之間的連接線上還連接有一個(gè)支路接入芯片U2的2腳；電阻R3的一端接前級(jí)脈沖波發(fā)生電路的二級(jí)管D3負(fù)極，另一端接電容C2的一端，電容C2的另一端接地，電阻R3和電容C2之間的連接線上還連接有一個(gè)支路接入芯片U2的6腳和7腳，芯片U2的3腳作為輸出端Vo。
[0007]本發(fā)明電路采用555集成芯片組成前級(jí)脈沖波發(fā)生電路和后級(jí)定時(shí)電路，并由前級(jí)脈沖波發(fā)生電路輸出的脈沖波對(duì)后級(jí)定時(shí)電路的RC阻容元件進(jìn)行充電，因此本發(fā)明電路的定時(shí)時(shí)間除了取決于RC時(shí)間常數(shù)外，還取決于脈沖波的占空比，由于本脈沖波發(fā)生電路的占空比是可調(diào)的，脈沖波的占空比越小，則定時(shí)時(shí)間越長(zhǎng)。在相同的RC時(shí)間常數(shù)下，可以通過減少脈沖波的占空比來提高定時(shí)時(shí)間，所以與傳統(tǒng)555集成芯片組成的定時(shí)電路相比，本發(fā)明電路可定時(shí)的時(shí)間更長(zhǎng)，可以滿足更多控制場(chǎng)合的需要。
【附圖說明】
[0008]圖1是本發(fā)明的電路圖。
【具體實(shí)施方式】
[0009]下面結(jié)合附圖對(duì)本發(fā)明做進(jìn)一步說明。
[0010]如圖1所示，本基于555集成芯片的定時(shí)電路由前級(jí)脈沖波發(fā)生電路和后級(jí)定時(shí)電路組成，所述前級(jí)脈沖波發(fā)生電路和后級(jí)定時(shí)電路均采用555集成芯片進(jìn)行構(gòu)建。
[0011 ] 在前級(jí)脈沖波發(fā)生電路中，555集成芯片Ul的4腳和8腳接+5V電源，2腳和6腳相連接，I腳接地；電阻Rl的一端接+5V電源，另一端接可調(diào)電阻RVl的一固定端，可調(diào)電阻RVl的另一固定端接二極管D2的負(fù)極，二級(jí)管D2的正極接電容Cl的一端，電容Cl的另一端接地，可調(diào)電阻RVl的調(diào)節(jié)端連接芯片Ul的7腳和二極管Dl的正極，二級(jí)管Dl的負(fù)極連接二極管D2的正極和芯片Ul的2腳；芯片Ul的3腳接二級(jí)管D3的正極，二級(jí)管D3的負(fù)極接入后級(jí)定時(shí)電路。
[0012]在后級(jí)定時(shí)電路中，555集成芯片U2的4腳和8腳接+5V電源，電阻R2的一端接+5V電源，另一端接開關(guān)Kl的一端，開關(guān)Kl的另一端接地，電阻R2和開關(guān)Kl之間的連接線上還連接有一個(gè)支路接入芯片U2的2腳；電阻R3的一端接前級(jí)脈沖波發(fā)生電路的二級(jí)管D3負(fù)極，另一端接電容C2的一端，電容C2的另一端接地，電阻R3和電容C2之間的連接線上還連接有一個(gè)支路接入芯片U2的6腳和7腳，芯片U2的3腳作為輸出端Vo。
[0013]本電路使用時(shí)，在后級(jí)定時(shí)電路中，開關(guān)Kl為啟動(dòng)開關(guān)，通常輸出端Vo為低電平，芯片U2的放電腳7腳導(dǎo)通，電容C2無電壓；按下開關(guān)Kl后，輸出端Vo為高電平，同時(shí)芯片U2的放電腳7腳不導(dǎo)通，開始對(duì)電容C2充電，當(dāng)電容C2充電至電源電壓的2/3時(shí)，輸出端Vo輸出低電平，定時(shí)完成，同時(shí)芯片U2的放電腳7腳導(dǎo)通，電容C2放完電，為下一次定時(shí)作準(zhǔn)備。
[0014]與通常電路不同，電阻R3并非接電源端，而是接前級(jí)脈沖波發(fā)生電路的輸出端。由芯片Ul構(gòu)建的前級(jí)脈沖波發(fā)生電路為一個(gè)占空比可調(diào)的脈沖波發(fā)生電路，調(diào)節(jié)可調(diào)電阻RV1，即可調(diào)節(jié)脈沖波的占空比。由于經(jīng)電阻R3對(duì)電容C2充電的為脈沖波，電容C2的充電電壓的上升速度除了取決于R3C2的時(shí)間常數(shù)，還取決于脈沖波的占空比，脈沖波的占空比越小，定時(shí)時(shí)間越長(zhǎng)。在相同的R3C2的時(shí)間常數(shù)下，可以通過減少脈沖波的占空比來提高定時(shí)時(shí)間。
【主權(quán)項(xiàng)】
1.一種基于555集成芯片的定時(shí)電路，其特征是:本電路由前級(jí)脈沖波發(fā)生電路和后級(jí)定時(shí)電路組成，所述前級(jí)脈沖波發(fā)生電路和后級(jí)定時(shí)電路均采用555集成芯片進(jìn)行構(gòu)建； 在前級(jí)脈沖波發(fā)生電路中，555集成芯片Ul的4腳和8腳接+5V電源，2腳和6腳相連接，I腳接地；電阻Rl的一端接+5V電源，另一端接可調(diào)電阻RVl的一固定端，可調(diào)電阻RVl的另一固定端接二極管D2的負(fù)極，二級(jí)管D2的正極接電容Cl的一端，電容Cl的另一端接地，可調(diào)電阻RVl的調(diào)節(jié)端連接芯片Ul的7腳和二極管Dl的正極，二級(jí)管Dl的負(fù)極連接二極管D2的正極和芯片Ul的2腳；芯片Ul的3腳接二級(jí)管D3的正極，二級(jí)管D3的負(fù)極接入后級(jí)定時(shí)電路； 在后級(jí)定時(shí)電路中，555集成芯片U2的4腳和8腳接+5V電源，電阻R2的一端接+5V電源，另一端接開關(guān)Kl的一端，開關(guān)Kl的另一端接地，電阻R2和開關(guān)Kl之間的連接線上還連接有一個(gè)支路接入芯片U2的2腳；電阻R3的一端接前級(jí)脈沖波發(fā)生電路的二級(jí)管D3負(fù)極，另一端接電容C2的一端，電容C2的另一端接地，電阻R3和電容C2之間的連接線上還連接有一個(gè)支路接入芯片U2的6腳和7腳，芯片U2的3腳作為輸出端Vo。
【專利摘要】本發(fā)明提供了一種基于555集成芯片的定時(shí)電路，本電路采用555集成芯片組成前級(jí)脈沖波發(fā)生電路和后級(jí)定時(shí)電路，并由前級(jí)脈沖波發(fā)生電路輸出的脈沖波對(duì)后級(jí)定時(shí)電路的RC阻容元件進(jìn)行充電，因此本發(fā)明電路的定時(shí)時(shí)間除了取決于RC時(shí)間常數(shù)外，還取決于脈沖波的占空比，由于本脈沖波發(fā)生電路的占空比是可調(diào)的，脈沖波的占空比越小，則定時(shí)時(shí)間越長(zhǎng)。在相同的RC時(shí)間常數(shù)下，可以通過減少脈沖波的占空比來提高定時(shí)時(shí)間，所以與傳統(tǒng)555集成芯片組成的定時(shí)電路相比，本發(fā)明電路可定時(shí)的時(shí)間更長(zhǎng)，可以滿足更多控制場(chǎng)合的需要。
【IPC分類】H03K17/28, H03K3/017
【公開號(hào)】CN105207654
【申請(qǐng)?zhí)枴緾N201510708999
【發(fā)明人】張鈺玲
【申請(qǐng)人】廣西職業(yè)技術(shù)學(xué)院
【公開日】2015年12月30日
【申請(qǐng)日】2015年10月28日