專利名稱：超薄硅上的nrom閃速存儲(chǔ)器的制作方法
技術(shù)領(lǐng)域：
本發(fā)明一般涉及存儲(chǔ)器，本發(fā)明尤其涉及氮化物只讀存儲(chǔ)器閃速存儲(chǔ)器。
背景技術(shù)：
計(jì)算機(jī)以及其他電子器件的速度和容量的發(fā)展需要組成器件的集成電路具有更好的性能。一種使集成電路更快的方法是減小組成器件的晶體管的尺寸。然而，當(dāng)晶體管做得越來越小和越來越快時(shí)，相對(duì)于晶體管的速度而言，在晶體管之間的連接中的延時(shí)變得更大。
另外一種提高集成電路速度的方法是使用替代的半導(dǎo)體。例如，絕緣體上硅結(jié)構(gòu)(SOI)技術(shù)在同樣的CMOS技術(shù)下可提高性能25-35％。SOI指將薄硅層放置在諸如氧化硅或玻璃的絕緣體上。晶體管接著被構(gòu)造在該SOI薄層上。該SOI層減小了晶體管的電容，因此晶體管運(yùn)行更快。
圖1示出了一個(gè)典型的現(xiàn)有技術(shù)的SOI半導(dǎo)體。晶體管形成在位于絕緣體102上的硅層101中。絕緣體形成在襯底103上。在硅層101內(nèi)，形成漏極/源極區(qū)105和106。柵極107形成在部分耗盡溝道109上。浮體110位于耗盡區(qū)112內(nèi)，且由部分耗盡產(chǎn)生。
然而，SOI技術(shù)對(duì)技術(shù)要求非常高。用于SOI晶體管的硅膜必須是完全晶體硅。然而，絕緣體層不是晶體。因?yàn)榻^緣體層的晶體性質(zhì)與純硅完全不同，所以很難用絕緣體制作完全晶體的氧化物上硅結(jié)構(gòu)(silicon-on-oxide)或硅。如果不能得到完全的晶體硅，SOI膜上就會(huì)有缺陷。這就劣化了晶體管的性能。
此外，使用SOI技術(shù)的部分耗盡CMOS器件中的浮體效應(yīng)在許多邏輯和存儲(chǔ)器應(yīng)用中是不受歡迎的。浮體導(dǎo)致閾值電壓和開關(guān)速度成為某一邏輯門的開關(guān)歷史的可變復(fù)函數(shù)。在動(dòng)態(tài)邏輯和DRAM存儲(chǔ)器中，浮體導(dǎo)致過度的電荷泄漏和短保持時(shí)間，將導(dǎo)致數(shù)據(jù)丟失。在傳統(tǒng)的閃速存儲(chǔ)器和NROM器件中，浮體導(dǎo)致減少的擦除場(erase field)和更慢的擦除時(shí)間。
因?yàn)樯鲜鲈?，以及本領(lǐng)域技術(shù)人員通過閱讀和理解本說明書之后可以清楚看出的下面所述的其他原因，本領(lǐng)域需要一種方法來消除結(jié)合SOI技術(shù)的CMOS器件中的浮體效應(yīng)。

發(fā)明內(nèi)容
上述關(guān)于消除浮體效應(yīng)的問題以及其他問題由本發(fā)明來解決，通過閱讀和學(xué)習(xí)下面的說明書可以得到理解。
本發(fā)明包括一種具有超薄絕緣體上硅結(jié)構(gòu)襯底的NROM晶體管。硅具有由通常完全耗盡體區(qū)隔開的兩個(gè)摻雜的源極/漏極區(qū)。摻雜區(qū)與襯底的電導(dǎo)率不同。
在源極/漏極區(qū)的每一個(gè)上形成氧化物層。在體區(qū)和氧化物層上形成柵極絕緣體。柵極絕緣體能夠儲(chǔ)存大量電荷。在柵極絕緣體上形成控制柵極。
本發(fā)明的進(jìn)一步的實(shí)施例包括變化范圍的方法和裝置。


圖1是現(xiàn)有技術(shù)下典型SOI半導(dǎo)體的截面圖。
圖2是使用超薄SOI的平面或非NROM單元的一個(gè)實(shí)施例的截面圖。
圖3是使用超薄SOI的本發(fā)明的兩個(gè)垂直或非NROM單元的實(shí)施例的截面圖。
圖4是使用超薄SOI的本發(fā)明的兩個(gè)垂直或非NROM單元的另一個(gè)實(shí)施例的截面圖。
圖5是本發(fā)明的或非NROM閃存陣列的等效電路。
圖6是使用超薄SOI的本發(fā)明的垂直或非NROM存儲(chǔ)器陣列的另一個(gè)可選實(shí)施例的截面圖。
圖7是根據(jù)圖6的實(shí)施例的本發(fā)明的或非NROM閃存陣列的等效電路。
圖8是使用超薄SOI的本發(fā)明的平面與非NROM單元的實(shí)施例的截面圖。
圖9是使用超薄SOI的本發(fā)明的兩個(gè)垂直與非NROM單元的實(shí)施例的截面圖。
圖10是根據(jù)圖9的實(shí)施例的本發(fā)明的與非NROM閃存陣列的等效電路。
圖11是本發(fā)明的電子系統(tǒng)的實(shí)施例的框圖。
具體實(shí)施例方式
在接下來對(duì)本發(fā)明的描述中，參考作為此處組成部分的附圖，附圖以舉例的方法示出了本發(fā)明得以實(shí)施的具體實(shí)施例。在圖中，相同的數(shù)字在幾張圖中表示相同的組件。這些實(shí)施例充分詳述，以便本領(lǐng)域的技術(shù)人員可以實(shí)施本發(fā)明。也可以利用其他實(shí)施例，并且在不背離本發(fā)明范圍下，可以在結(jié)構(gòu)上、邏輯上和電氣上作出改變。因此，接下來的詳細(xì)描述不應(yīng)受限制，本發(fā)明的范圍僅由附加的權(quán)利要求和它的等效物所定義。
圖2示出了使用超薄絕緣體上硅結(jié)構(gòu)(SOI)技術(shù)的平面NROM單元的一個(gè)實(shí)施例的截面圖。圖2的NROM閃存單元是具有虛擬地位線的或非(NOR)陣列單元。
NROM閃存單元由絕緣體202上的硅層201組成。在超薄SOI單元中硅201小于100nm(1000)。層201由充當(dāng)位線220和221的兩個(gè)源極/漏極區(qū)220和221組成。在一個(gè)實(shí)施例中，這些區(qū)220和221是n-型材料?？蛇x實(shí)施例中如果襯底是n-型材料，則這些區(qū)就用p-型材料。
在位線220和221之間的體區(qū)200在超薄SOI中通常是完全耗盡的。體區(qū)200由離子化受主雜質(zhì)203和離子化施主雜質(zhì)205組成。兩個(gè)氧化物區(qū)210和211淀積在硅201上。
在一個(gè)實(shí)施例中，柵極絕緣體207是形成在控制柵極230和硅層201之間的氧化物-氮化物-氧化物(ONO)復(fù)合結(jié)構(gòu)。在一個(gè)實(shí)施例中，控制柵極230是多晶硅材料，并且在或非閃存單元實(shí)施例中沿“x”方向延伸。氮化物層225有兩個(gè)電荷存儲(chǔ)區(qū)231和232。
本發(fā)明的可選實(shí)施例使用除了所示的ONO復(fù)合結(jié)構(gòu)以外的其他柵極絕緣體。這些結(jié)構(gòu)可包括氧化物-氮化物-氧化鋁復(fù)合層、氧化物-氧化鋁-氧化物復(fù)合層、氧化物、碳氧化硅-氧化物復(fù)合層以及其他復(fù)合層。
在又一可選實(shí)施例中，除了諸如Si、N、Al、Ti、Ta、Hf、Zr以及La之類的兩種或多種常用絕緣體材料的其他非化學(xué)計(jì)量單層?xùn)艠O絕緣體以外，柵極絕緣體可包括比由濕氧化且不退火形成的一般氧化硅更厚的、包含毫微硅粒子的富硅氧化物、非復(fù)合層的氮氧化硅層、非復(fù)合層的富硅氧化鋁絕緣體、非復(fù)合層的碳氧化硅絕緣體、包含碳化硅毫微粒子的氧化硅絕緣體。
圖3示出了使用超薄SOI的本發(fā)明的兩個(gè)垂直或非NROM單元350和351的一個(gè)實(shí)施例的截面圖。垂直實(shí)施例提供了更高密度的存儲(chǔ)器陣列。
圖3中的單元350和351每個(gè)都有源極/漏極區(qū)330和331，作為位線，并由n+摻雜硅組成。其他實(shí)施例如果襯底由n-型材料組成，則這些區(qū)使用p-型材料。每一個(gè)晶體管的額外的源極/漏極區(qū)320和321形成在垂直氧化物柱310上。左邊的晶體管350使用源極/漏極區(qū)320和331而右邊的晶體管使用源極/漏極區(qū)321和330。上部的源極/漏極區(qū)320和321由晶界分隔但電氣耦合。垂直氧化物柱310是兩個(gè)晶體管350和351之間的絕緣體。
垂直外延再生長被用來提供沿著垂直氧化物柱310的側(cè)壁的超薄硅非晶層300和301層。這些層就是超薄硅(即＜100nm)體區(qū)300和301而且通常完全耗盡。硅體區(qū)300和301的厚度方向在每個(gè)區(qū)中示出。左邊超薄硅體區(qū)是左晶體管350的一部分，而右邊體區(qū)300是右晶體管351的一部分。
在一個(gè)實(shí)施例中，柵極絕緣體層307是復(fù)合ONO結(jié)構(gòu)。該層307的可選實(shí)施例在上文中已經(jīng)揭示?？刂茤艠O330形成在該絕緣體層307之上且為晶體管350和351共有，因此它用作存儲(chǔ)器陣列的字線。在一個(gè)實(shí)施例中，控制柵極330是多晶硅材料。
圖4示出了使用超薄SOI的本發(fā)明的兩個(gè)垂直或非NROM單元的另一個(gè)實(shí)施例的截面圖。這個(gè)實(shí)施例具有和圖3的實(shí)施例基本相似的結(jié)構(gòu)，其中超薄硅體區(qū)400和401通過沿著氧化物柱410的側(cè)壁外延再生張而形成。上源極/漏極區(qū)420和421形成在氧化物柱410上，且公共聚控制柵極405形成在柵極絕緣體420上，通過字線將晶體管450和451耦合。
然而，在圖4的實(shí)施例中，柵極絕緣體420的底部氧化物層402和404在溝槽(trench)中比前一個(gè)實(shí)施例中厚。此外，圖3中的兩個(gè)源極/漏極區(qū)被在更厚的氧化物層的部分之間隔離的單個(gè)n+源極/漏極區(qū)430所代替。
圖5示出了本發(fā)明的或非NROM閃存陣列的等效電路。該電路可表示本發(fā)明的平面實(shí)施例以及圖3的垂直實(shí)施例。
控制柵極501與陣列中的所有器件510-512交叉。n+源極/漏極區(qū)503和504用作虛擬地?cái)?shù)據(jù)或位線。如本領(lǐng)域眾所周知，該陣列的位線耦合于讀出放大器以便從單元510-512中讀取數(shù)據(jù)。控制柵極501是用于選擇單元510-512的字線。
圖6示出了使用超薄SOI的本發(fā)明的垂直或非NROM存儲(chǔ)器陣列的另一個(gè)可選實(shí)施例的截面圖。這張圖示出了四個(gè)垂直晶體管650-653。為了清楚起見，只描述圍繞第一氧化物柱632形成的晶體管。余下的晶體管在結(jié)構(gòu)和運(yùn)行上實(shí)質(zhì)相同。
如前述實(shí)施例中那樣，兩個(gè)超薄硅體區(qū)608和609通過沿氧化物柱632的側(cè)壁外延再生長而形成。柵極絕緣體層601和602沿硅體區(qū)608和609并排形成。每一個(gè)晶體管650和651的n+多晶硅柵極結(jié)構(gòu)630和631形成在絕緣體層601和602上。
氮化物層603和604為每一個(gè)晶體管650-653提供兩個(gè)電荷存儲(chǔ)區(qū)610和611。在溝槽區(qū)中，下層氧化物層605相比柵極絕緣體層的其余部分有更厚的組成。根據(jù)每一個(gè)晶體管偏壓方向，上面的單元650-653形成在襯底上充當(dāng)公共源極/漏極區(qū)的下層n+區(qū)620上。
上層的n+區(qū)660和661是每一個(gè)晶體管650和651的第二個(gè)公共源極/漏極區(qū)。每一個(gè)晶體管的上層n+區(qū)660和611通過接線640或者其他導(dǎo)電器件與陣列中的其他晶體管耦合。
圖7示出了根據(jù)圖6的實(shí)施例的本發(fā)明的或非NROM閃存陣列的等效電路。該圖示出了如上面圖6所描述的各單元650-653。
控制柵極701-704耦合到陣列中的其他單元，并作為字線。這些控制柵極701-704中的兩個(gè)在圖6中示出為630和631。上公共源極/漏極區(qū)660和661被示為虛擬地或數(shù)據(jù)位線709，而公共源極/漏極區(qū)620被示為虛擬地或數(shù)據(jù)位線708。
圖8示出了使用超薄SOI的本發(fā)明的平面與非(NAND)NROM單元的一個(gè)實(shí)施例的截面圖。該實(shí)施例包含了兩個(gè)具有在超薄SOI中的完全耗盡體區(qū)801的源極/漏極區(qū)803和804。兩個(gè)氧化物區(qū)807和808形成在n+區(qū)上，并且柵極絕緣體805形成在該結(jié)構(gòu)上。在一個(gè)實(shí)施例中，柵極絕緣體805是復(fù)合ONO層，但是可以是包括前面闡述的那些材料在內(nèi)的任何其他類型材料。
控制柵極806形成在柵極絕緣體805上。在與非實(shí)施例中，柵極806在“z”方向延伸而不是在或非實(shí)施例中那樣在“x”方向延伸。
圖9示出了使用超薄SOI的本發(fā)明的兩個(gè)垂直與非NROM單元910和911的一個(gè)實(shí)施例的截面圖。每個(gè)晶體管910和911由形成于p-型襯底材料中的源極/漏極區(qū)905和906所組成。第二源極/漏極區(qū)920和921形成在氧化物柱930上，并由晶界分隔，但仍然電氣耦合。源極/漏極區(qū)905、906、920和921用作虛擬地位線/數(shù)據(jù)線。
外延再生長用于在氧化物柱930的側(cè)壁上生長超薄硅體區(qū)901和902。如在前面的實(shí)施例中那樣，這些區(qū)901和902每一個(gè)都小于100nm厚。
柵極絕緣體950形成在晶體管910和911上。在一個(gè)實(shí)施例中，柵極絕緣體950是ONO復(fù)合層。該復(fù)合層的可選實(shí)施例前面已經(jīng)示出。
每一個(gè)晶體管910和911的控制柵極907和908分別在柵極絕緣體950的每一側(cè)上從多晶硅材料形成。控制柵極907和908耦合于其他晶體管以充當(dāng)字線。
圖10示出了根據(jù)圖9的實(shí)施例的本發(fā)明的與非NROM閃存陣列的等效電路。示出了圖9的兩個(gè)晶體管910和911。
圖10的n+源極/漏極連接1005對(duì)應(yīng)圖9的兩個(gè)源極/漏極區(qū)920和921。圖10的字線1001和1002分別對(duì)應(yīng)圖9的控制柵極907和908。圖9的襯底上形成的源極/漏極區(qū)905和906對(duì)應(yīng)圖10的源極/漏極連接1009和1007。
上述實(shí)施例是作為n-溝道型晶體管示出的。然而，本領(lǐng)域的普通技術(shù)人員會(huì)理解，通過改變摻雜類型可以使電導(dǎo)率類型相反，使得本發(fā)明同樣可以應(yīng)用于包括具有超薄硅、p-溝道型晶體管的NROM結(jié)構(gòu)。
用于形成本發(fā)明的超薄硅NROM閃存單元的掩模和蝕刻步驟不作詳細(xì)討論。形成上述結(jié)構(gòu)所需的各步驟已被本領(lǐng)域技術(shù)人員所知。
圖11示出了可使用本發(fā)明的超薄SOI閃存單元的存儲(chǔ)器1100的功能框圖。存儲(chǔ)器1100耦合于處理器1110。處理器1110可以是微處理器或者某種其他類型的控制電路。存儲(chǔ)器1100和處理器1110構(gòu)成電子系統(tǒng)1120的一部分。存儲(chǔ)器1100被簡化以聚焦于存儲(chǔ)器的特征上，以便對(duì)理解本發(fā)明有幫助。
存儲(chǔ)器包括閃存單元陣列1130。在一個(gè)實(shí)施例中，這些存儲(chǔ)單元是NROM閃存單元，而且該存儲(chǔ)器陣列1130按行和列的存儲(chǔ)體排列。每一行存儲(chǔ)單元的控制柵極與字線耦合，而存儲(chǔ)單元的漏極和源極連接耦合于位線。如本領(lǐng)域眾所周知，單元到位線的連接取決于陣列是與非結(jié)構(gòu)還是或非結(jié)構(gòu)。
提供地址緩存電路1140用于鎖存由地址輸入連接A0-Ax 1142上提供的地址信號(hào)。地址信號(hào)被行解碼器1144和列解碼器1146接收并解碼，以訪問存儲(chǔ)器陣列1130。本領(lǐng)域技術(shù)人員將會(huì)理解，得益于此處的描述，地址輸入連接的數(shù)量取決于存儲(chǔ)器陣列1130的密度和結(jié)構(gòu)。即，地址數(shù)量是隨著存儲(chǔ)單元數(shù)和存儲(chǔ)體和塊數(shù)的增長而增長的。
存儲(chǔ)器1100通過使用檢測/緩存電路1150檢測存儲(chǔ)器陣列的列中的電壓或電流的變化來讀取存儲(chǔ)器陣列1130中的數(shù)據(jù)。在一個(gè)實(shí)施例中，該檢測/緩存電路被耦合來讀取和鎖存來自存儲(chǔ)器陣列1130的行的數(shù)據(jù)。數(shù)據(jù)輸入和輸出緩存電路1160被包含在內(nèi)用于通過多個(gè)與控制器1110的數(shù)據(jù)連接進(jìn)行雙向數(shù)據(jù)通訊。寫電路1155被提供用來向存儲(chǔ)器陣列寫入數(shù)據(jù)。
控制電路1170對(duì)從處理器1110通過控制連接1172提供的信號(hào)進(jìn)行解碼。這些信號(hào)用于控制存儲(chǔ)器陣列1130的運(yùn)行，包括數(shù)據(jù)讀取、數(shù)據(jù)寫入以及擦除操作。控制電路1170可以是狀態(tài)機(jī)、序列發(fā)生器、或者某種其他類型的控制器。
因?yàn)楸景l(fā)明的NROM存儲(chǔ)單元采用了CMOS兼容工藝，圖11中的存儲(chǔ)器1100可以是具有CMOS處理器的嵌入式器件。
圖11中示出的閃存存儲(chǔ)器已經(jīng)被簡化以方便對(duì)存儲(chǔ)器特征的基本理解。對(duì)閃存內(nèi)部電路和功能的更詳細(xì)的理解對(duì)本領(lǐng)域的技術(shù)人員來說是已知的。
總之，本發(fā)明的NROM閃存單元利用超薄SOI來提供完全耗盡的體區(qū)。這消除了部分耗盡的CMOS器件所遭受的不合需要的浮體效應(yīng)。
雖然在這里示出并闡述了具體的實(shí)施例，本領(lǐng)域普通技術(shù)人員會(huì)明白，能達(dá)到同樣目的而作出的任何配置可以代替所示的具體實(shí)施例。本發(fā)明的許多改變對(duì)本領(lǐng)域的普通技術(shù)人員來說都將是明顯的。因此，本申請意圖覆蓋本發(fā)明的任何改變和變型。很明顯，本發(fā)明由下面的權(quán)利要求和其等價(jià)物所限制。
權(quán)利要求
1.一種NROM晶體管，包含具有由通常完全耗盡的體區(qū)分隔的兩個(gè)源極/漏極區(qū)的超薄絕緣體上硅結(jié)構(gòu)層；形成在源極/漏極區(qū)的每一個(gè)上的氧化物層；形成在體區(qū)和氧化物層上的柵極絕緣體，柵極絕緣體能存儲(chǔ)大量電荷；以及形成在柵極絕緣體上的控制柵極。
2.如權(quán)利要求1所述的晶體管，其特征在于，柵極絕緣體是氧化物—氮化物—氧化物復(fù)合結(jié)構(gòu)。
3.如權(quán)利要求1所述的晶體管，其特征在于，柵極絕緣體層是由氧化物—氮化物—氧化鋁復(fù)合層、氧化物—氧化鋁—氧化物復(fù)合層、或者氧化物—碳氧化硅—氧化物復(fù)合層中之一組成的復(fù)合層。
4.如權(quán)利要求1所述的晶體管，其特征在于，柵極絕緣體層是由濕氧化且不退火形成的氧化硅、包含毫微硅粒子的富硅氧化物、氮氧化硅層、富硅氧化鋁絕緣體、碳氧化硅絕緣體、包含碳化硅毫微粒子的氧化硅絕緣體之一組成的非復(fù)合層。
5.如權(quán)利要求1所述的晶體管，其特征在于，柵極絕緣體由硅、氮、鋁、鈦、鉭、鉿、鑭或鋯中的兩種或多種的非化學(xué)計(jì)量單層組成。
6.如權(quán)利要求1所述的晶體管，其特征在于，晶體管有平面結(jié)構(gòu)。
7.如權(quán)利要求1所述的晶體管，其特征在于，晶體管有與非構(gòu)造。
8.如權(quán)利要求1所述的晶體管，其特征在于，晶體管有或非構(gòu)造。
9.一種NROM閃存單元，包含包含絕緣體層和厚度小于100nm的絕緣體上硅結(jié)構(gòu)層的襯底，絕緣體上硅結(jié)構(gòu)層包含由通常完全耗盡的體區(qū)分隔的兩個(gè)源極/漏極區(qū)；形成在源極/漏極區(qū)的每一個(gè)上的氧化物層；形成在體區(qū)和氧化物層上的復(fù)合柵極絕緣體，該柵極絕緣體具有氮化物層，當(dāng)單元以第一方向工作時(shí)可存儲(chǔ)第一電荷，而當(dāng)單元以第二方向工作時(shí)可存儲(chǔ)第二電荷；以及形成在復(fù)合柵極絕緣體上的控制柵極。
10.如權(quán)利要求9所述單元，其特征在于，控制柵極由多晶硅材料組成。
11.如權(quán)利要求9所述單元，其特征在于，當(dāng)單元以第一方向工作時(shí)，第一源極/漏極區(qū)作為漏極區(qū)運(yùn)行，而當(dāng)單元以第二方向工作時(shí)，第一源極/漏極區(qū)作為源極區(qū)運(yùn)行。
12.一種垂直NROM閃存陣列，包含具有第一組多個(gè)源極/漏極區(qū)的襯底；從襯底向外沿伸的氧化物柱；多個(gè)的超薄硅體區(qū)，每一個(gè)包含沿著氧化物柱的相對(duì)側(cè)壁的硅的外延再生長，每個(gè)體區(qū)從不同的源極/漏極區(qū)垂直延伸；形成在氧化物柱上的第二組多個(gè)源極/漏極區(qū)，每個(gè)源極/漏極區(qū)耦合于不同的體區(qū)；形成在第一組多個(gè)源極/漏極區(qū)、多個(gè)體區(qū)、以及第二組多個(gè)源極/漏極區(qū)上的絕緣體層；以及形成在絕緣體層上的控制柵極。
13.如權(quán)利要求12所述陣列，其特征在于，存儲(chǔ)器陣列的第一晶體管由來自第一組多個(gè)源極/漏極區(qū)的第一源極/漏極區(qū)、第一超薄硅體區(qū)、來自第二組多個(gè)源極/漏極區(qū)的第一源極/漏極區(qū)、第一硅體區(qū)上的絕緣體層的一部分、以及該部分絕緣體層上的控制柵極的一部分組成。
14.如權(quán)利要求12所述陣列，其特征在于，絕緣體層由復(fù)合氧化物-氮化物-氧化物結(jié)構(gòu)組成。
15.如權(quán)利要求14所述陣列，其特征在于，下層氧化物層在氧化物柱任一側(cè)溝槽中比圍繞氧化物柱排列的其余部分厚度更大。
16.如權(quán)利要求15所述陣列，其特征在于，第一組多個(gè)源極/漏極區(qū)在每條溝槽之間是隔離的。
17.一種垂直NROM閃存陣列，包含具有下層源極/漏極區(qū)的襯底；在下層源極/漏極區(qū)上從襯底向外延伸的氧化物柱；多個(gè)超薄硅體區(qū)，每個(gè)包含沿著氧化物柱的相對(duì)的側(cè)壁的硅的外延再生長，每個(gè)體區(qū)從下層源極/漏極區(qū)的每一側(cè)垂直延伸；形成在氧化物柱上的上層源極/漏極區(qū)，上層源極/漏極區(qū)的每一側(cè)耦合于不同的體區(qū)；形成在下層源極/漏極區(qū)、多個(gè)體區(qū)、上層源極/漏極區(qū)任一側(cè)周圍的絕緣體層，在下層源極/漏極區(qū)每一側(cè)的絕緣體層部分比其余的絕緣體層部分更厚，使得下層漏極/源極區(qū)在較厚的絕緣體層部分之間隔離；以及形成在絕緣體層上的控制柵極。
18.如權(quán)利要求17所述存儲(chǔ)器陣列，其特征在于，較厚的絕緣體層部分是下層氧化物層。
19.一種垂直NROM閃存陣列，包含襯底，襯底具有與沿著襯底延伸的、具有與襯底電導(dǎo)率類型不同的電導(dǎo)率的摻雜區(qū)，摻雜區(qū)作為第一源極/漏極區(qū)；從第一源極/漏極區(qū)延伸的多個(gè)氧化物柱；分別沿著氧化物柱的相對(duì)側(cè)壁形成的多個(gè)超薄硅體區(qū)，每個(gè)超薄硅體區(qū)是完全耗盡的；形成在每個(gè)氧化物柱和每個(gè)體區(qū)上的多晶硅材料，該多晶硅材料作為第二源極/漏極區(qū)，并具有和第一源極/漏極區(qū)相同類型的電導(dǎo)率類型；形成在襯底、體區(qū)、第二源極/漏極區(qū)上的氧化物層，使得該氧化物層沿著襯底比在其他區(qū)域中厚度大；形成在氧化物層上僅位于氧化物柱相對(duì)側(cè)上的氮化物-氧化物層；以及形成在氮化物-氧化物層上的多晶硅控制柵極。
20.如權(quán)利要求19所述存儲(chǔ)器陣列，其特征在于，還包括耦合每個(gè)氧化物柱上的第二源極/漏極區(qū)的導(dǎo)線。
21.如權(quán)利要求19所述存儲(chǔ)器陣列，其特征在于，第一和第二源極/漏極區(qū)是n+型電導(dǎo)率材料。
22.如權(quán)利要求19所述存儲(chǔ)器陣列，其特征在于，該陣列是或非類型結(jié)構(gòu)。
23.一種電子系統(tǒng)，包含產(chǎn)生系統(tǒng)的控制信號(hào)的處理器；以及耦合于處理器并具有多個(gè)存儲(chǔ)單元的存儲(chǔ)器陣列，該存儲(chǔ)器陣列包含具有由通常完全耗盡的體區(qū)分隔的兩個(gè)源極/漏極區(qū)的超薄絕緣體上硅結(jié)構(gòu)層；形成在每一個(gè)源極/漏極區(qū)上的氧化物層；形成在體區(qū)和氧化物區(qū)上的柵極絕緣體，該柵極絕緣體能存儲(chǔ)大量電荷；以及形成在柵極絕緣體上的控制柵極。
24.一種形成NROM閃存單元陣列的方法，該方法包括在超薄絕緣體上硅結(jié)構(gòu)上形成多個(gè)摻雜區(qū)，該絕緣體上硅結(jié)構(gòu)具有完全耗盡的體區(qū)；在多個(gè)摻雜區(qū)的每一個(gè)上形成氧化物層；在摻雜區(qū)和完全耗盡的體區(qū)上形成柵極絕緣體層；以及在柵極絕緣體層上形成多晶硅控制柵極。
25.如權(quán)利要求24所述方法，其特征在于，形成柵極絕緣體包括形成氧化物—氮化物—氧化物層。
26.如權(quán)利要求24所述方法，其特征在于，形成多晶硅控制柵極使得該陣列為或非閃存陣列。
27.如權(quán)利要求24所述方法，其特征在于，形成多晶硅控制柵極使得該陣列為與非閃存陣列。
28.一種形成包含多個(gè)垂直NROM存儲(chǔ)單元的存儲(chǔ)陣列的方法，該方法包括在襯底中形成第一組多個(gè)摻雜，使得每個(gè)摻雜區(qū)之間存在間隙，摻雜區(qū)和襯底電導(dǎo)率類型不同；在摻雜區(qū)之間的間隙上形成氧化物柱；通過從每個(gè)摻雜區(qū)沿著氧化物柱的相對(duì)側(cè)壁延伸的外延再生長，形成超薄硅體區(qū)；在氧化物柱上和體區(qū)上形成多晶硅材料的第二組多個(gè)摻雜區(qū)，以使柱上的摻雜區(qū)電氣耦合并具有與第一組多個(gè)摻雜區(qū)相同的電導(dǎo)率類型；在第一組多個(gè)摻雜區(qū)、體區(qū)、和第二組多個(gè)摻雜區(qū)上形成柵極絕緣體層；以及在臨近每個(gè)體區(qū)的柵極絕緣體上形成多晶硅控制柵極區(qū)。
29.如權(quán)利要求28所述方法，其特征在于，形成多晶硅控制柵極區(qū)包括形成控制柵極作為柵極絕緣體上的連續(xù)層。
30.一種形成包含多個(gè)垂直NROM存儲(chǔ)單元的存儲(chǔ)陣列的方法，該方法包括在襯底中形成第一組多個(gè)摻雜區(qū)，摻雜區(qū)與襯底有不同的電導(dǎo)率類型；在每個(gè)摻雜區(qū)上形成氧化物柱，使每個(gè)摻雜區(qū)的每一端部延伸超出氧化物柱的相鄰側(cè)壁之外；通過從摻雜區(qū)端部并沿著氧化物柱相對(duì)側(cè)壁延伸的外延再生長，形成超薄硅體區(qū)；在氧化物柱和體區(qū)上形成多晶硅材料的第二組多個(gè)摻雜區(qū)，使柱上的摻雜區(qū)電氣耦合并具有與第一組多個(gè)摻雜區(qū)同樣的電導(dǎo)率；在第一組多個(gè)摻雜區(qū)、體區(qū)、和第二組多個(gè)摻雜區(qū)上形成柵極絕緣體層，柵極絕緣體層具有與第一組多個(gè)摻雜區(qū)的某一摻雜區(qū)的每個(gè)端部相鄰的下層，具有比其余下層部分更厚的厚度；以及在與每一個(gè)體區(qū)相鄰的柵極絕緣體上形成多晶硅控制柵極區(qū)。
31.如權(quán)利要求30所述的方法，其特征在于，柵極絕緣體層是復(fù)合氧化物—氮化物—氧化物層，而所述下層是氧化物層。
32.如權(quán)利要求30所述的方法，其特征在于，所述下層是氧化物層。
全文摘要
以超薄絕緣體上硅結(jié)構(gòu)實(shí)現(xiàn)NROM閃存單元。在平面器件中，位于源極/漏極(220，221)區(qū)之間的溝道(200)是通常完全耗盡的。氧化物層(210，211)提供了源極/漏極區(qū)和上層?xùn)艠O絕緣體層(207)之間的絕緣?？刂茤艠O(230)形成在柵極絕緣體層上。在垂直器件中，氧化物柱(310)從襯底延伸，在柱的兩側(cè)有源極/漏極區(qū)(330，331)。外延再生長被用來沿著氧化物柱側(cè)壁形成超薄硅體區(qū)(300，301)。在此結(jié)構(gòu)上形成第二源極/漏極區(qū)(320，321)。柵極絕緣體(307)和控制柵極(330)形成在上。
文檔編號(hào)H01L29/792GK1883054SQ200480033836
公開日2006年12月20日 申請日期2004年11月16日 優(yōu)先權(quán)日2003年11月17日
發(fā)明者L·福布斯 申請人:微米技術(shù)股份有限公司