專利名稱：將mosfet用作反熔絲的方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種將MOSFET用作反熔絲的方法、相應(yīng)的半導(dǎo)體元件和相應(yīng)的集成電路。
背景技術(shù)：
這個(gè)類型的MOSFET的柵極電介質(zhì)在正常工作下具有高擊穿電壓。為了進(jìn)一步增加該擊穿電壓，在MOSFET的兩個(gè)摻雜區(qū)之間經(jīng)常提供過(guò)渡區(qū)，其已知是分別連接到源和漏端和設(shè)置在之間的輕摻雜溝道區(qū)(所謂的LDD＝輕摻雜漏區(qū))。這樣的MOSFET也稱為L(zhǎng)DD-MOSFET。
例如，如果這樣的晶體管在半導(dǎo)體元件中使用，例如在FPGA(現(xiàn)場(chǎng)可編程門(mén)陣列)中使用，其中它們么用作用于編程特定連接的反熔絲，即用于產(chǎn)生導(dǎo)電連接，側(cè)通過(guò)施加相應(yīng)的高電壓把這種晶體管的柵極電介質(zhì)擊穿，由此變得導(dǎo)電。該電壓稱為擊穿電壓。為此，柵極電介質(zhì)容易被擊穿是希望的。
在傳統(tǒng)方式下，為了這個(gè)目的，在這種晶體管的情況下，短路漏和源端子，后者和柵端子施加了電壓作為擊穿電壓，該電壓的幅度具有超過(guò)了柵極電介質(zhì)的臨界場(chǎng)強(qiáng)度且擊穿后者。
這樣的缺點(diǎn)在于由于柵極電介質(zhì)或氧化物的高質(zhì)量，不得不施加非常高的擊穿電壓。恰恰在在陣列中具有另外的晶體管的組件或具有另外的電路元件的其它裝置中，如果它們實(shí)際上被施加這樣高的擊穿電壓，這可導(dǎo)致不希望的負(fù)面效應(yīng)。
此外，這個(gè)類型的MOSFET，例如在集成電路(如存儲(chǔ)器件)中的裝置中，在漏和源區(qū)之間具有非常短的溝道區(qū)。與同時(shí)施加的高電場(chǎng)相結(jié)合，這會(huì)引起所謂的熱載流子的產(chǎn)生，如果載荷子在溝道區(qū)中的高電場(chǎng)中加速到高的速度則能夠產(chǎn)生所述熱載流子，如果動(dòng)能足夠高則會(huì)發(fā)生碰撞電離。在這種情況下，產(chǎn)生成對(duì)的電子和所謂的空穴，它們穿過(guò)溝道區(qū)的襯底和柵極電介質(zhì)之間的壘并被俘獲在柵極氧化物中。這可導(dǎo)致柵極氧化物的絕緣屬性受到損壞。這樣的熱載流子效應(yīng)，其也被稱作熱載流子退化，通常是不希望的。例如在LDD-MOSFET的情況下，使用所謂的LDD區(qū)以試圖最小化熱載流子效應(yīng)。
眾所周知，在半導(dǎo)體存儲(chǔ)器(例如EEPROM)的編程期間，例如通過(guò)熱載流子把電荷施加到這種晶體管的浮柵。

發(fā)明內(nèi)容
由此，本發(fā)明的目的是，通過(guò)熱載流子減小MOSFET的柵極電介質(zhì)的擊穿電壓，和盡可能在正常操作過(guò)程中不損壞特別是柵介電質(zhì)的質(zhì)量。
根據(jù)本發(fā)明，通過(guò)具有專利權(quán)利要求1的特征的方法和/或通過(guò)具有專利權(quán)利要求9的特征的MOSFET半導(dǎo)體元件和/或通過(guò)具有專利權(quán)利要求10的特征的集成電路實(shí)現(xiàn)這個(gè)目的。
因此，根據(jù)本發(fā)明的將MOSFET作為反熔絲操作的方法具有以下步驟(S1)提供具有用于輸運(yùn)電流的溝道區(qū)的MOSFET，所述溝道區(qū)設(shè)置在源區(qū)和漏區(qū)之間且通過(guò)柵介電層與柵電極分開(kāi)；(S2)在溝道區(qū)中產(chǎn)生熱載流子；(S3)通過(guò)把熱載流子引入柵電介質(zhì)而降低柵電介質(zhì)的絕緣性能；和(S4)施加通過(guò)柵電極和溝道區(qū)之間的熱載流子減小的擊穿電壓，用于柵電介質(zhì)的擊穿。
本發(fā)明的觀念是基于利用不希望的熱載流子效應(yīng)，將MOSFET用作反熔絲。
通過(guò)把電壓施加到漏和源端子，溝道區(qū)以公知的方式變得輸運(yùn)電流，載荷子，例如電子，在溝道區(qū)中移動(dòng)。熱載流子可以以已知方式從所述載荷子中產(chǎn)生，但是這在傳統(tǒng)的MOSFET操作中是需要避免的。然而根據(jù)本發(fā)明，其優(yōu)點(diǎn)在于作為在MOSFET的溝道區(qū)中產(chǎn)生熱載流子的結(jié)果，電子可以被運(yùn)送到更高能級(jí)，且能夠由此更容易地隧穿柵電介質(zhì)，由此總體上導(dǎo)致柵電介質(zhì)的擊穿電壓減小。
由于電子從源區(qū)到漏區(qū)加速，它們?cè)诼﹨^(qū)附近達(dá)到了最高速度。因此，最可能在漏區(qū)和柵電介質(zhì)之間的過(guò)渡區(qū)發(fā)生擊穿。這提供的優(yōu)點(diǎn)在于，由于溝道區(qū)的電阻幾乎被完全忽略，阻止擊穿的電阻具有更低的值。
在一個(gè)優(yōu)選實(shí)施例中，擊穿電壓減小到大約是在不把熱載流子引入到柵電介質(zhì)的情況下、柵電介質(zhì)的擊穿所需要的擊穿電壓的大約三分之二的值。結(jié)果，通過(guò)施加擊穿電壓，不會(huì)損壞或破壞在安裝有這樣的MOSFET的裝置中的電壓敏感元件。并且，前面的保護(hù)措施不再是必要的。
對(duì)于產(chǎn)生最大量的熱載流子，電路互連和不同的電壓幅度和極性的各種組合是可能的。
在根據(jù)本發(fā)明的另一個(gè)優(yōu)選實(shí)施例中，通過(guò)迅速交替源和漏電壓的幅度和或，優(yōu)選地，和極性，產(chǎn)生熱載流子。在這種情況下，優(yōu)選交替的源和漏電壓在每種情況下具有正和負(fù)成分，它們的負(fù)成分至少是它們的正成分的兩倍。負(fù)成分優(yōu)選設(shè)定為大約-3V。
在一個(gè)備選中，通過(guò)將對(duì)稱電壓施加到源區(qū)和漏區(qū)，在溝道區(qū)中產(chǎn)生熱載流子，源端子連接到負(fù)極，漏端子連接到對(duì)稱電壓的正極，且向柵端子施加正電壓。在這種情況下，優(yōu)選將幅度為總對(duì)稱電壓的大約四分之一的電壓施加到柵端子。對(duì)稱電壓達(dá)到6V的幅度是有利的。
根據(jù)本發(fā)明能作為反熔絲操作的MOSFET半導(dǎo)體元件具有在源和漏區(qū)之間的連續(xù)、均勻同種摻雜的溝道區(qū)，所述溝道區(qū)用來(lái)輸運(yùn)電流，所述溝道區(qū)設(shè)置在源區(qū)和漏區(qū)之間且通過(guò)柵電介質(zhì)與柵電極分開(kāi)。
在這種情況下，有利的是，在漏區(qū)和源區(qū)之間的MOSFET的溝道區(qū)具有均勻的，也就是說(shuō)連續(xù)同種的摻雜，因?yàn)闇系绤^(qū)的這個(gè)實(shí)施例(這意味著省略在漏區(qū)和源區(qū)與溝道區(qū)之間的輕摻雜過(guò)渡區(qū)(LDD區(qū)))導(dǎo)致有利地增強(qiáng)的熱載流子效應(yīng)。
根據(jù)本發(fā)明的MOSFET半導(dǎo)體元件可以有利地在至少兩種操作模式下工作在第一操作模式下作為傳統(tǒng)MOSFET，例如作為模擬或數(shù)字開(kāi)關(guān)、作為電流源、作為電阻器等；和在至少一個(gè)第二操作模式下作為反熔絲。由此有利地?cái)U(kuò)展了使用的范圍。
根據(jù)本發(fā)明的集成電路，特別是存儲(chǔ)器或邏輯電路，具有至少一個(gè)這個(gè)類型的MOSFET半導(dǎo)體元件。
本發(fā)明的有利的改進(jìn)和發(fā)展是從屬權(quán)利要求的保護(hù)主題和參考附圖的描述的保護(hù)主題。


在示意性附圖指定的示例性實(shí)施例的基礎(chǔ)上更詳細(xì)地描述本發(fā)明。
圖1示出了公知的半導(dǎo)體元件的示意截面圖；圖2示出了根據(jù)本發(fā)明的半導(dǎo)體元件的示例實(shí)施例的示意截面圖；和圖3示出了擊穿電阻與空間的關(guān)系曲線。
在所有附圖中，除非另外指定的，利用相同的附圖標(biāo)記表示相同或功能相同的元件。
附圖標(biāo)記列表參考附圖標(biāo)記1半導(dǎo)體元件2襯底3源區(qū)4漏區(qū)5溝道區(qū)6柵極電介質(zhì)7柵電極8LDD區(qū)9載荷子10LDD半導(dǎo)體元件D漏端子G柵端子S源端子R擊穿電阻X空間坐標(biāo)具體實(shí)施方式
圖1示出了公知的LDD半導(dǎo)體元件10的示意性的截面說(shuō)明。這是LDD-MOSFET實(shí)施例中的場(chǎng)效應(yīng)晶體管，只示出了圍繞其漏端子(D)、柵端子(G)和源端子(S)的區(qū)域。
以已知方法通過(guò)第一摻雜產(chǎn)生的兩個(gè)相互相對(duì)的區(qū)—源區(qū)3和漏區(qū)4—設(shè)置在半導(dǎo)體襯底上，例如硅襯底上。所述區(qū)3、4分別經(jīng)由源端子S和漏端子D導(dǎo)電接觸連接。在所述區(qū)3、4之間的是具有第二摻雜的溝道區(qū)5，具有柵端子G的柵電極7通過(guò)例如由熱二氧化硅(SiO2)制成的柵電介質(zhì)6與該溝道區(qū)分開(kāi)設(shè)置。
由于在這種情況下涉及LDD-MOSFET，LDD區(qū)8在每種情況下設(shè)置在柵極電介質(zhì)下連接源區(qū)3和漏區(qū)4的部分中的溝道區(qū)5內(nèi)，所述LDD區(qū)具有比源區(qū)3和漏區(qū)4更低的摻雜。它們用于提高所謂的雪崩擊穿電壓。它們提高連接源區(qū)3、漏區(qū)4的邊緣區(qū)域中的溝道區(qū)5和柵電介質(zhì)6之間的擊穿電阻(也見(jiàn)附圖3)。
如果提供這個(gè)LDD-MOSFET用作反熔絲，則源端子S和漏端子D短路，則后者和柵端子G被施加擊穿電壓U1，該電壓U1具有使得柵電介質(zhì)6變得能夠?qū)щ姸也辉倬哂薪^緣性能的幅度。由于上述結(jié)構(gòu)，所述擊穿電壓U1相對(duì)高，且位于大約5至6V的范圍內(nèi)。
根據(jù)本發(fā)明，在圖2中給出了MOSFET的結(jié)構(gòu)的描述和將MOSFET作為反熔絲操作的方法，下面將進(jìn)行解釋。
圖2示出了根據(jù)本發(fā)明的半導(dǎo)體元件1的示例實(shí)施例的截面示意圖，其與根據(jù)圖1的LDD半導(dǎo)體元件10的區(qū)別在于不存在LDD區(qū)8。半導(dǎo)體元件1的結(jié)構(gòu)的剩余部分對(duì)應(yīng)于圖1中的部分。
通過(guò)向端子D、G施加特定電壓使溝道區(qū)5中的載荷子處于更高的能級(jí)，在所述溝道區(qū)中產(chǎn)生熱載流子，對(duì)所述溝道區(qū)進(jìn)行均勻同種摻雜以形成該溝道區(qū)。由此電場(chǎng)在溝道區(qū)5中產(chǎn)生并在從源區(qū)3向漏區(qū)4的方向(平行于空間坐標(biāo)X的箭頭)上加速載荷子9。以這種方式具有動(dòng)能的這些載流子9在漏區(qū)4開(kāi)始處附近達(dá)到它們的最高速度，由此，它們擊穿或“隧穿”漏/柵邊緣處的這部分中的柵極電介質(zhì)6的可能性最大，這通過(guò)在圖2中的向上的弧度箭頭示意性地表示。
借助于熱載流子隧穿通過(guò)柵極電介質(zhì)6所帶來(lái)的效應(yīng)，柵電介質(zhì)6的擊穿電壓減小到擊穿電壓U2。柵電介質(zhì)6也例如從熱載流子吸收電荷，這減小了柵電介質(zhì)6的絕緣性能。
因此，所涉及的區(qū)域的材料屬性所導(dǎo)致的擊穿電阻R減少，尤其是在熱載流子可能穿透進(jìn)入柵極電介質(zhì)的上述部分中。通過(guò)在所述部分中不設(shè)置LDD區(qū)8的事實(shí)，取得了進(jìn)一步的減小。
圖3示出了擊穿電阻R作為空間坐標(biāo)X的函數(shù)的曲線圖。在這種情況下，延伸到圖2的虛線垂直參考線形成了溝道區(qū)5和擊穿電阻R之間的空間關(guān)系。
圖3中的擊穿電阻R的分布示出了其在靠近溝道區(qū)5與源區(qū)和漏區(qū)3、4之間的相應(yīng)的過(guò)渡的情況下，具有最小值。
因此，有可能也通過(guò)交替施加到源端子S和漏端子D的熱載流子產(chǎn)生電壓的極性來(lái)產(chǎn)生熱載流子，從而通過(guò)交替溝道區(qū)5中所產(chǎn)生的電場(chǎng)在兩個(gè)方向上加速載荷子9。申請(qǐng)人的研究表明電壓如下分配是優(yōu)選的源端子S＝-3V和漏端子D＝+1.5V，與源端子S＝+1.5V和漏端子D＝-3V交替。
在這種情況下，施加電壓的正成分等于負(fù)成分的一半。
使用對(duì)稱的電壓以及柵端子G處的另外的電壓也是可能的源端子S＝-3V，漏端子D＝+3V和柵端子G＝1.5V。
在這種情況下，施加給柵端子G的電壓等于在S和D處的總對(duì)稱電壓的四分之一。
因此，通過(guò)熱載流子利用不希望的效應(yīng)可有利地把柵電介質(zhì)6的擊穿電壓U1減小到擊穿電壓U2。在所述例子中確定了從5到6V的擊穿電壓到大約4V的擊穿電壓的減小。
在例如DRAM等的集成電路技術(shù)中，使半導(dǎo)體元件作為反熔絲可靠操作是可能的。
雖然在優(yōu)選示例實(shí)施例的基礎(chǔ)上描述了本發(fā)明，但是并不局限于此，而是可以以多種方式進(jìn)行修改。
因此，舉例而言，對(duì)于用于產(chǎn)生熱載流子的電壓，在不同的交替時(shí)間可以采用電壓幅度和極性的另外的組合，例如可根據(jù)半導(dǎo)體元件的尺寸和使用的半導(dǎo)體來(lái)調(diào)整所述組合。
這些半導(dǎo)體元件的布置對(duì)于集成電路(例如存儲(chǔ)器件)、邏輯電路(例如FPGA、PLD等)等是特別合適的。
本發(fā)明也并不局限于參考圖2描述的半導(dǎo)體元件的結(jié)構(gòu)，而是在不脫離本發(fā)明精神的情況下也可以擴(kuò)展到其它半導(dǎo)體技術(shù)中。
根據(jù)本發(fā)明的MOSFET半導(dǎo)體元件可以工作于至少兩種模式下，例如作為MOSFET或作為反熔絲。
權(quán)利要求
1.將MOSFET用作反熔絲的方法，包括以下方法步驟(S1)提供具有用于輸運(yùn)電流的溝道區(qū)(5)的MOSFET，所述溝道區(qū)設(shè)置在源區(qū)(3)和漏區(qū)(4)之間且通過(guò)柵電介質(zhì)(6)與柵電極(7)分開(kāi)；(S2)在溝道區(qū)(5)中產(chǎn)生熱載流子；(S3)通過(guò)把熱載流子引入柵電介質(zhì)(6)中降低柵電介質(zhì)(6)的絕緣性能；和(S4)施加通過(guò)柵電極(7)和溝道區(qū)(5)之間的熱載流子減小的擊穿電壓(U2)，用于柵電介質(zhì)(6)的擊穿。
2.根據(jù)權(quán)利要求1的方法，其特征在于擊穿電壓(U2)減小到在不把熱載流子引入到柵電介質(zhì)(6)中的情況下?lián)舸〇烹娊橘|(zhì)(6)所需的擊穿電壓(U1)的大約三分之二的值。
3.根據(jù)權(quán)利要求1或2的方法，其特征在于在步驟(S2)中，通過(guò)快速交替源和漏電壓的幅度和/或極性，在溝道區(qū)(5)中產(chǎn)生熱載流子。
4.根據(jù)權(quán)利要求3的方法，其特征在于交替的源和漏電壓在所有情況下具有正和負(fù)電壓成分，它們的負(fù)電壓成分至少是它們的正電壓成分的兩倍。
5.根據(jù)權(quán)利要求4的方法，其特征在于負(fù)電壓成分設(shè)定為約-3V的值。
6.根據(jù)權(quán)利要求1或2的方法，其特征在于在步驟(S2)中，通過(guò)對(duì)源和漏區(qū)(3，4)施加對(duì)稱電壓在溝道區(qū)(5)中產(chǎn)生熱載流子，源端子(S)連接到負(fù)極，漏端子(D)連接到該對(duì)稱電壓的正極，并向柵端子(G)施加一正電壓。
7.根據(jù)權(quán)利要求6的方法，特征在于將幅度大約為總對(duì)稱電壓的四分之一的電壓施加到柵端子(G)。
8.根據(jù)權(quán)利要求7的方法，特征在于對(duì)稱電壓的幅度設(shè)定到6V。
9.能用作反熔絲的MOSFET半導(dǎo)體元件(1)，具有用于輸運(yùn)電流的溝道區(qū)(5)，所述溝道區(qū)設(shè)置在源區(qū)(3)和漏區(qū)(4)之間，且通過(guò)柵電介質(zhì)(6)與柵電極(7)分開(kāi)，在漏區(qū)和源區(qū)(3，4)之間的溝道區(qū)(5)具有連續(xù)的均勻同種的摻雜。
10.根據(jù)權(quán)利要求9的MOSFET半導(dǎo)體元件(1)，其特征在于該MOSFET半導(dǎo)體元件(1)在第一操作模式下可用作常規(guī)MOSFET，且在第二操作模式下可用作反熔絲，特別使用根據(jù)權(quán)利要求1至8之一的方法。
11.集成電路，特別是存儲(chǔ)器或邏輯電路，包括至少一個(gè)根據(jù)權(quán)利要求9和10中任一項(xiàng)的MOSFET半導(dǎo)體元件(1)。
全文摘要
將MOSFET用作反熔絲的方法，包括以下步驟提供具有用于輸運(yùn)電流的溝道區(qū)的MOSFET，所述溝道區(qū)設(shè)置在源區(qū)和漏區(qū)之間且通過(guò)柵電介質(zhì)與柵電極分開(kāi)；在溝道區(qū)中產(chǎn)生熱載流子；通過(guò)把熱載流子引入柵電介質(zhì)中降低柵電介質(zhì)的絕緣性能；以及施加通過(guò)在柵電極和溝道區(qū)之間的熱載流子減小的擊穿電壓，用于柵電介質(zhì)的擊穿，和相應(yīng)的MOSFET半導(dǎo)體元件和相應(yīng)的集成電路。
文檔編號(hào)H01L27/02GK1881616SQ200610099618
公開(kāi)日2006年12月20日 申請(qǐng)日期2006年5月19日 優(yōu)先權(quán)日2005年5月20日
發(fā)明者T·沙夫羅特, F·尚伯格 申請(qǐng)人:英飛凌科技股份公司