層形成。每根有源柱AP可具有殼狀形狀，第一填充絕緣層可填充每根有源柱AP的內部空間。順序堆疊的上地選擇線GSL_u、上字線WLl_u至WLn_u和上串選擇線SSLl_u，SSL2_u或SSLn_u可與有源柱AP的側壁相鄰。內柵絕緣層54可設置在上地選擇線GSL_u、上字線WLl_u至WLn_u與上串選擇線SSLl_u、SSL2_u或SSLn_u之間以與它們彼此電絕緣。順序堆疊的上地選擇線GSL_u、上字線WLl_u至WLn_u和上串選擇線SSLl_u、SSL2_u或SSLn_u的端部可組成階梯式結構。上字線WLl_u至WLn_u距半導體層50的高度/距離彼此不同。
[0050]有源柱AP的頂端可電連接到上位線BLl_u至BLn_u。上位線BLl_u至BLn_u可在第四方向D4上延伸且可彼此分離。上地選擇線GSL_u可在半導體層50上被設置為多個，多條上地選擇線GSL_u可在與第四方向D4交叉的第三方向D3上延伸且可彼此分離。第二填充絕緣層可設置在上地選擇線GSL_u之間以使它們彼此分離。上共源線CSL_u可設置在有源柱AP下面的半導體層50中。上共源線CSL_u可與有源柱AP中的對應的一根相鄰。每條上共源線CSL_u可為設置在半導體層50中的摻雜劑注入區(qū)。第一方向Dl至第四方向D4中的至少一些可為彼此相同或彼此不同。例如，第二方向D2和第三方向D3可為相同的方向。
[0051 ] 柵極介電層61可設置在上地選擇線GSL_u與有源柱AP之間、上字線WLl_u至WLn_u與有源柱AP之間以及上串選擇線SSLl_u至SSLn_u與有源柱AP之間。柵極介電層61可包括穿隧介電層、電荷存儲層和阻擋介電層。電荷存儲層可不存在于上地選擇線GSL_u與有源柱AP之間和/或上串選擇線SSLl_u至SSLn_u與有源柱AP之間。
[0052]上存儲單元串CSTR_u可設置在上共源線CSL_u與上位線BLl_u至BLn_u之間。每個上存儲單元串CSTR_u可包括連接到上共源線CSL_u的上地選擇晶體管GST_u、連接到上位線BLl_u至BLn_u中的一條的上串選擇晶體管SST_u以及設置在上地選擇晶體管GST_u與上串選擇晶體管SST_u之間的多個上存儲單元晶體管MCT_u。上地選擇晶體管GST_u、上存儲單兀晶體管MCT_u和上串選擇晶體管SST_u可彼此串聯連接。每個上存儲單兀晶體管MCT_u可在多層單元中存儲多位數據(即，至少兩位數據)。
[0053]上地選擇線GSL_u、上字線WLl_u至WLn_u和上串選擇線SSLl_u至SSLn_u可分別用作上地選擇晶體管GST_u、上存儲單元晶體管MCT_u和上串選擇晶體管SST_u的柵電極。上地選擇晶體管GST_u、上存儲單元晶體管MCT_u和上串選擇晶體管331'_11可為使用有源柱AP作為溝道區(qū)的金屬-氧化物-半導體場效應晶體管(MOSFET)。
[0054]上地選擇線GSL_u、上字線WLl_u至WLn_u和上串選擇線SSLl_u至SSLn_u的端部可被第一上層間絕緣層51覆蓋。
[0055]上地選擇線GSL_u、上字線WLl_u至WLn_u和上串選擇線SSLl_u至SSLn_u的端部可分別連接到穿透第一上層間絕緣層51的第一上接觸55。第一上互連56可設置在第一上層間絕緣層51上以連接到第一上接觸55。第二上接觸53可穿透第一上層間絕緣層51和第四下層間絕緣層18以將第一上互連56分別電連接到下焊盤17中的一些下焊盤。第二上層間絕緣層52可設置在第一上層間絕緣層51與第一上互連56之間。第三上層間絕緣層57可設置在第二上層間絕緣層52上。上位線BLl_u至BLn_u可設置在第三上層間絕緣層57上。另外，第二上互連58可設置在第三上層間絕緣層57上以電連接到上位線BLl_u至BLn_u。第三上接觸59可穿透第三上層間絕緣層57、第二上層間絕緣層52和第一上層間絕緣層51以及第四下層間絕緣層18以將第二上互連58電連接到下焊盤17中的其他下焊盤。
[0056]上串選擇線SSLl_u至SSLn_u、上地選擇線GSL_u和上字線WLl_u至WLn_u可電連接到包括在外圍電路部10中的行解碼器。另外，下串選擇線SSL1_1至SSLn_l、下地選擇線GSL_1和下字線WL1_1至WLm_l也可電連接到包括在外圍電路部10中的行解碼器。上位線BLl_u至BLn_u和下位線BL1_1至BLm_l可電連接到包括在外圍電路部10中的頁緩沖器。
[0057]上存儲單元晶體管MCT_u的總數可大于下存儲單元晶體管MCT_1的總數。
[0058]圖6是示出對在圖2至圖5中示出的半導體裝置進行編程的方法的示意框圖。
[0059]參照圖6，首先，外圍電路部(即，存儲控制器)10可將從輸入/輸出緩沖器接收的編程數據輸入到緩沖RAM。第一存儲部(S卩，緩沖區(qū)域)20中的存儲單元可以利用輸入到緩沖RAM中的數據而被緩沖編程。在第二存儲部(即，用戶數據區(qū)域)30中的存儲單元可使用在第一存儲部(即，緩沖區(qū)域)20中緩沖的數據而被編程。S卩，在編程操作期間，數據可在第一存儲部(即，緩沖區(qū)域)20中寫入，然后第二存儲部(即，用戶數據區(qū)域)30可使用在第一存儲部20中寫入的數據而被編程。將數據寫入到第一存儲部(即，緩沖區(qū)域)20中的編程操作被稱為“緩沖編程操作”，將數據寫入到第二存儲部(即，用戶數據區(qū)域)30的編程操作被稱為“主編程操作”。主編程操作可根據與存儲在第一存儲部(即，緩沖區(qū)域)20中的數據有關的地址信息來執(zhí)行。
[0060]例如，第一存儲部(即，緩沖區(qū)域)20的最小編程單元和第二存儲部(即，用戶數據區(qū)域)30的最小編程單元可根據編程方法和/或存儲在一個單元中的數據位的數量來不同地確定。對包括在緩沖區(qū)域20中的存儲區(qū)塊進行編程的方法可與對包括在用戶數據區(qū)域30中的存儲區(qū)塊進行編程的方法不同。例如，緩沖區(qū)域20的存儲區(qū)塊可通過單一位編程方法(或單層單元(SLC)編程方法)來被編程，用戶數據區(qū)域30的存儲區(qū)塊可通過多位編程方法(或多層單元(MLC)編程方法)來被編程。在一些實施例中，MLC編程方法可包括三層單元(TLC)編程方法或四層單元(QLC)編程方法。因此，包括在緩沖區(qū)域20中的每個下存儲單元晶體管MCT_1可存儲一位數據，包括在用戶數據區(qū)域30中的每個上存儲單元晶體管MCT_u可存儲多位數據(即，兩位或更多位數據)。
[0061]主編程操作可通過再編程方法來執(zhí)行。在再編程方法中，可執(zhí)行多個編程操作以減小與將存儲的數據對應的閾值電壓的分布的寬度。在下文中，將在這里更詳細地進行描述。
[0062]圖7是示出根據對圖6的半導體裝置進行編程的方法的閾值電壓分布的圖。
[0063]參照圖6和圖7，三位編程操作可通過包括三個編程(PGM)操作lstPGM、2ndPGM和3rdPGM的再編程方法來執(zhí)行。
[0064]在第一編程操作IstPGM中，用戶數據區(qū)域30的存儲單元(即，上存儲單元晶體管MCT_u)可從擦除狀態(tài)E編程為與三位數據對應的八個狀態(tài)E與Pll至P17中的一個。在這里，如圖7所示，八個狀態(tài)E與Pll至P17可以彼此相鄰而沒有讀裕度(read margin)。即，三位數據可通過第一編程操作IstPGM來被粗略地編程。
[0065]在一些實施例中，第一編程操作IstPGM可通過增量步進脈沖編程(ISPP)方法來執(zhí)行。
[0066]在一些實施例中，第一編程操作IstPGM可關于編程狀態(tài)而執(zhí)行至少一個校驗操作。例如，第一編程操作IstPGM可執(zhí)行關于偶數編程狀態(tài)P12、P14和P16的校驗操作，然而可以不執(zhí)行關于奇數編程狀態(tài)P11、P13、P15和P17的校驗操作。即，如果偶數編程狀態(tài)P12、P14和P16的校驗操作通過，則可完成第一編程操作lstPGM。
[0067]在第二編程操作2ndPGM中，通過第一編程操作IstPGM進行編程的狀態(tài)Pll至P17可被再編程以轉換成精細狀態(tài)P21至P27。這里，如圖7所示，狀態(tài)P21至P27可彼此分離以具有預定的讀裕度。即，第二編程操作2ndPGM對通過第一編程操作IstPGM編程的三位數據進行再編程。例如，通過第一編程操作IstPGM編程的狀態(tài)Pll可通過第二編程操作2ndPGM來被再編程以轉換成狀態(tài)P21，因此，與狀態(tài)P21對應的閾值電壓分布可比與狀態(tài)Pll對應的閾值電壓分布窄。即，用于校驗通過