電阻式存儲(chǔ)器及其操作方法
【技術(shù)領(lǐng)域】
[0001] 本發(fā)明是有關(guān)于一種存儲(chǔ)器，且特別是有關(guān)于一種電阻式存儲(chǔ)器及其操作方法。
【背景技術(shù)】
[0002] 請(qǐng)參照?qǐng)D14及圖15,圖14繪示為編程傳統(tǒng)電阻式存儲(chǔ)器的示意圖，圖15繪示為 擦除傳統(tǒng)電阻式存儲(chǔ)器的示意圖。傳統(tǒng)電阻式存儲(chǔ)器3的基本結(jié)構(gòu)是以一個(gè)晶體管T及一 個(gè)電阻存儲(chǔ)單元Rm 1所組成。電阻式存儲(chǔ)器3本身結(jié)構(gòu)為金屬/絕緣層/金屬（M頂）結(jié) 構(gòu)。電阻式存儲(chǔ)器3通過(guò)外加偏壓來(lái)改變電阻存儲(chǔ)單元R rell的電阻值，以執(zhí)行編程與擦除 的動(dòng)作。
[0003] 如圖14所示，當(dāng)編程電阻存儲(chǔ)單元Rrell時(shí)，晶體管T的柵極及電阻存儲(chǔ)單元R_ 被施加偏壓+V，且晶體管T的源極被接地（即0V)，使得晶體管T導(dǎo)通。編程電流I p由電阻 存儲(chǔ)單元Rm1流向晶體管Τ。亦即，編程電流Ip由晶體管T的漏極流向晶體管T的源極。
[0004] 如圖15繪示，當(dāng)擦除電阻存儲(chǔ)單元Rrell時(shí)，晶體管T的柵極及晶體管T的源極被 施加偏壓+V，且電阻存儲(chǔ)單元I^ 11被接地（即0V)，使得晶體管T導(dǎo)通。擦除電流L由晶 體管T流向電阻存儲(chǔ)單元Rrell。亦即，擦除電流L由晶體管T的源極流向晶體管T的漏極。 然而，傳統(tǒng)電阻式存儲(chǔ)器被擦除時(shí)，晶體管的本體效應(yīng)（Body Effect)將導(dǎo)致擦除電流乙下 降，進(jìn)而影響傳統(tǒng)電阻式存儲(chǔ)器的操作效率，并容易造成擦除失敗的事故發(fā)生。

【發(fā)明內(nèi)容】

[0005] 本發(fā)明是有關(guān)于一種電阻式存儲(chǔ)器及其操作方法。
[0006] 根據(jù)本發(fā)明，提出一種電阻式存儲(chǔ)器。電阻式存儲(chǔ)器包括電阻存儲(chǔ)單元、主晶體管 及輔助晶體管。主晶體管及輔助晶體管的漏極耦接電阻存儲(chǔ)單元的一端。當(dāng)編程電阻存儲(chǔ) 單元時(shí)，主晶體管導(dǎo)通，且輔助晶體管截止。當(dāng)擦除電阻存儲(chǔ)單元時(shí)，主晶體管及輔助晶體 管導(dǎo)通。
[0007] 根據(jù)本發(fā)明，提出一種電阻式存儲(chǔ)器的操作方法。電阻式存儲(chǔ)器包括電阻存儲(chǔ)單 元、主晶體管及輔助晶體管。操作方法包括：當(dāng)編程電阻存儲(chǔ)單元時(shí)，控制與電阻存儲(chǔ)單元 耦接的主晶體管導(dǎo)通，且控制與電阻存儲(chǔ)單元及主晶體管耦接的輔助晶體管截止；以及當(dāng) 擦除電阻存儲(chǔ)單元時(shí)，控制主晶體管及輔助晶體管導(dǎo)通。
[0008] 為了對(duì)本發(fā)明的上述及其他方面有更佳的了解，下文特舉較佳實(shí)施例，并配合所 附圖式，作詳細(xì)說(shuō)明如下：
【附圖說(shuō)明】
[0009] 圖1繪示為依照第一實(shí)施例的電阻式存儲(chǔ)器的存儲(chǔ)單元的示意圖。
[0010] 圖2繪示為編程電阻存儲(chǔ)單元的示意圖。
[0011] 圖3繪示為擦除電阻存儲(chǔ)單元的示意圖。
[0012] 圖4繪示為依照第一實(shí)施例的電阻式存儲(chǔ)器的電路圖。
[0013] 圖5繪示為依照第一實(shí)施例的電阻式存儲(chǔ)器的電路布局圖。
[0014] 圖6繪示為對(duì)依照第一實(shí)施例的電阻式存儲(chǔ)器進(jìn)行編程的示意圖。
[0015] 圖7繪示為對(duì)依照第一實(shí)施例的電阻式存儲(chǔ)器進(jìn)行擦除的示意圖。
[0016] 圖8繪示為對(duì)依照第一實(shí)施例的電阻式存儲(chǔ)器進(jìn)行讀取的示意圖。
[0017] 圖9繪示為依照第二實(shí)施例的電阻式存儲(chǔ)器的電路圖。
[0018] 圖10繪示為依照第二實(shí)施例的電阻式存儲(chǔ)器的電路布局圖。
[0019] 圖11繪示為對(duì)依照第二實(shí)施例的電阻式存儲(chǔ)器進(jìn)行編程的示意圖。
[0020] 圖12繪示為對(duì)依照第二實(shí)施例的電阻式存儲(chǔ)器進(jìn)行擦除的示意圖。
[0021] 圖13繪示為對(duì)依照第二實(shí)施例的電阻式存儲(chǔ)器進(jìn)行讀取的示意圖。
[0022] 圖14繪示為編程傳統(tǒng)電阻式存儲(chǔ)器的示意圖。
[0023] 圖15繪示為擦除傳統(tǒng)電阻式存儲(chǔ)器的示意圖。
[0024] 【符號(hào)說(shuō)明】
[0025] 1、2:電阻式存儲(chǔ)器
[0026] 11 :存儲(chǔ)單元
[0027] Rrall:電阻存儲(chǔ)單元
[0028] TM :主晶體管
[0029] TA:輔助晶體管
[0030] Ip :編程電流
[0031] 工^乙^擦除電流
[0032] DLl ~DL3 :漏極線
[0033] SLl ~SL4 :源極線
[0034] GLl~GL3 :主柵極線
[0035] GLlA~GL3A:輔助柵極線
[0036] +Vp_DL、+Vr_DL :漏極偏壓
[0037] +Vp_GL、+Ve_GL、+Vr_GL :柵極偏壓
[0038] +Ve_SL :源極偏壓
[0039] +V :偏壓
【具體實(shí)施方式】
[0040] 第一實(shí)施例
[0041] 請(qǐng)同時(shí)參照?qǐng)D1、圖2及圖3,圖1繪示為依照第一實(shí)施例的電阻式存儲(chǔ)器的存儲(chǔ) 單元的示意圖，圖2繪示為編程電阻存儲(chǔ)單元的示意圖，圖3繪示為擦除電阻存儲(chǔ)單元的示 意圖。存儲(chǔ)單元11包括電阻存儲(chǔ)單元Rce11、主晶體管TM及輔助晶體管TA。主晶體管TM 及輔助晶體管TA的漏極耦接至電阻存儲(chǔ)單元Rrell的一端。電阻存儲(chǔ)單元Rm1的另一端耦 接至對(duì)應(yīng)的漏極線。主晶體管TM的柵極耦接至對(duì)應(yīng)的主柵極線，且輔助晶體管TA的柵極 耦接至對(duì)應(yīng)的輔助柵極線。施加于主柵極線的柵極電壓可隨主柵極線所在位置而調(diào)整。相 似地，施加于輔助柵極線的柵極電壓可隨輔助柵極線所在位置而調(diào)整。主晶體管TM的源極 耦接至對(duì)應(yīng)的源極線，且輔助晶體管TA的源極耦接至對(duì)應(yīng)的源極線。
[0042] 如圖2繪示，當(dāng)編程電阻存儲(chǔ)單元Rcell時(shí)，主晶體管TM導(dǎo)通且輔助晶體管TA截 止。編程電流Ip由電阻存儲(chǔ)單元Rrall流向主晶體管TM。如圖3繪示，當(dāng)擦除電阻存儲(chǔ)單元 Rcell時(shí)，主晶體管TA及輔助晶體管TA導(dǎo)通。擦除電流1"由主晶體管TM流向電阻存儲(chǔ)單 元L 11,且擦除電流由輔助晶體管TA流向電阻存儲(chǔ)單元Rrell。如此一來(lái)，能提高流經(jīng)電 阻存儲(chǔ)單元Ra 11上的擦除電流總和，進(jìn)而補(bǔ)償晶體管的本體效應(yīng)（Body Effect)。除此之 外，當(dāng)讀取電阻存儲(chǔ)單元Rcell時(shí)，主晶體管TM導(dǎo)通且輔助晶體管TA截止。或者，當(dāng)讀取電 阻存儲(chǔ)單元R eell時(shí)，主晶體管TA及輔助晶體管TA導(dǎo)通。
[0043] 請(qǐng)同時(shí)參照?qǐng)D4及圖5,圖4繪示為依照第一實(shí)施例的電阻式存儲(chǔ)器的電路圖，圖 5繪示為依照第一實(shí)施例的電阻式存儲(chǔ)器的電路布局圖。前述漏極線于圖4是以漏極線 DLl~DL3為例說(shuō)明，且前述源極線于圖4是以源極線SLl~SL3為例說(shuō)明。前述主柵極線于 圖4是以主柵極線GLl~GL3為例說(shuō)明，且前述輔助柵極線于圖4是以輔助柵極線GLlA~ GL3A為例說(shuō)明。電阻式存儲(chǔ)器1包括存儲(chǔ)單元11、漏極線DLl~DL3、主柵極線GLl~GL3、 輔助柵極線GLlA~GL3A及源極線SLl~SL3。漏極線DLl~DL3、主柵極線GLl~GL3、輔 助柵極線GLlA~GL3A及源極線SLl~SL3耦接至對(duì)應(yīng)的存儲(chǔ)單元11。漏極線DLl~DL3 平行于源極線SLl~SL3,且垂直于主柵極線GLl~GL3及輔助柵極線GLlA~GL3A。
[0044] 請(qǐng)同時(shí)參照?qǐng)D6及表1，圖6繪示為對(duì)依照第一實(shí)施例的電阻式存儲(chǔ)器進(jìn)行編程的 示意圖，表1為編程、擦除及讀取電阻式存儲(chǔ)器時(shí)，漏極線、源極線、主柵極線及輔助柵極線 所對(duì)應(yīng)的電壓電平。
[0045]
[0046] 表 1
[0047] 當(dāng)選擇與漏極線DL2、源極線SL2、主柵極線GL2及輔助柵極線GL2A耦接的存儲(chǔ)單 元11，并編程其電阻存儲(chǔ)單元Rw 1時(shí)，漏極線DL2、源極線SL2、主柵極線GL2及輔助柵極線 GL2A如表1所示。其中，漏極線DL2被施加漏極偏壓+Vp_DL，主柵極線GL2被施加?xùn)艠O偏 壓+Vp_GL，源極線SL2及輔助柵極線GL2A被接地（即0V)。柵極偏壓+Vp_GL可隨主柵極線 GL2所在位置而調(diào)整。未被選擇的漏極線（如漏極線DLl及DL3)、未被選擇的源極線（如 源極線SLl及SL3)、未被選擇的主柵極線（如主柵極線GLl及GL3)、未被選擇的輔助柵極 線（如輔助柵極線GLlA及GL3A)及晶體管本體（或稱為阱區(qū)）被接地。
[0048] 請(qǐng)同時(shí)參照?qǐng)D7及表1，圖7繪示為對(duì)依照第一實(shí)施例的電阻式存儲(chǔ)器進(jìn)行擦除的