存儲(chǔ)器電路與其導(dǎo)電層的布線的制作方法
【專利說(shuō)明】存儲(chǔ)器電路與其導(dǎo)電層的布線
[0001]本申請(qǐng)是2010年01月15日提交的優(yōu)先權(quán)日為2010年01月15日的申請(qǐng)?zhí)枮?01010002963.7的名稱為“存儲(chǔ)器電路與其導(dǎo)電層的布線”的發(fā)明專利申請(qǐng)的分案申請(qǐng)。
技術(shù)領(lǐng)域
[0002]本發(fā)明涉及半導(dǎo)體電路，特別涉及存儲(chǔ)器電路與其導(dǎo)電層的布線。
【背景技術(shù)】
[0003]存儲(chǔ)器電路已經(jīng)實(shí)現(xiàn)于各種應(yīng)用。存儲(chǔ)器電路可能包括動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器(DRAM)、靜態(tài)隨機(jī)存取存儲(chǔ)器(SRAM)以及非易失性存儲(chǔ)器電路。SRAM電路包括多個(gè)存儲(chǔ)器單元(cell)。對(duì)于提供存儲(chǔ)器單元陣列的6-T靜態(tài)存儲(chǔ)器來(lái)說(shuō)，存儲(chǔ)器單元的每一個(gè)包含六個(gè)晶體管。6-T SRAM存儲(chǔ)器單元耦接一條位元線BL、一條反位元線BLB以及一條字元線WL。六個(gè)晶體管的其中四個(gè)形成兩組交錯(cuò)耦合的反向器以用于存儲(chǔ)代表“O”或“I”的數(shù)據(jù)。其余兩個(gè)晶體管作為存取晶體管以控制存儲(chǔ)在存儲(chǔ)器單元的數(shù)據(jù)的存取。
[0004]6-T SRAM存儲(chǔ)器單元，如上述，也耦接電源Vdd以及其他電源Vss。6_T SRAM存儲(chǔ)器單元有多個(gè)金屬層。6-T SRAM存儲(chǔ)器單元的金屬3(M3)層用于存儲(chǔ)器單元內(nèi)的字元線WL與本地電壓線。字元線與本地電壓線互相平行。在M3層上的金屬4(M4)層布線成電壓線，電壓線組態(tài)成耦接本地電壓線與電源Vss。電壓線的金屬4層正交于字元線與本地電壓線。
[0005]可發(fā)現(xiàn)使用M3層作為字元線WL與本地電壓線的布線方式造成字元線WL的寬度不能任意的延伸。假如使用薄型SRAM存儲(chǔ)器單元這種情況會(huì)更加惡化。薄型SRAM存儲(chǔ)器單元大約有2.5或更大的長(zhǎng)寬比。高的長(zhǎng)/寬比值造成窄的字元線布線。窄字元線增加字元線的電阻，反向地影響通過(guò)耦接到128、256或更多存儲(chǔ)器單元的字元線的信號(hào)的RC時(shí)間延遲。此外，M4層用于電壓線以提振本地電壓線。M4層的一部分的面積被電壓線的布線所消耗掉。
[0006]基于上述，存儲(chǔ)器電路的位元線、電壓線以及字元線的布線是有需要的。

【發(fā)明內(nèi)容】

[0007]為了解決現(xiàn)有技術(shù)中所存在的缺陷，根據(jù)本發(fā)明的一方面，提供了一種存儲(chǔ)器電路，包括:至少一個(gè)存儲(chǔ)器單元，用于存儲(chǔ)數(shù)據(jù)，該存儲(chǔ)器單元親接字元線、位元線、反位元線、第一電壓線以及第二電壓線；以及第一導(dǎo)電層、第二導(dǎo)電層以及第三導(dǎo)電層，排列在不同層并且布線為定義所述字元線、所述位元線、所述反位元線、所述第一電壓線以及所述第二電壓線；其中所述第二導(dǎo)電層電耦接所述第一導(dǎo)電層；所述第三導(dǎo)電層電耦接所述第二導(dǎo)電層；以及所述第三導(dǎo)電層布線為所述字元線并且未包括該存儲(chǔ)器單元內(nèi)的所述位元線、所述反位元線、所述第一電壓線以及所述第二電壓線；以及其中布線為該存儲(chǔ)器單元中的所述字元線的所述第三導(dǎo)電層的寬度約為所述存儲(chǔ)器單元的短邊的寬度的50%或50%以上。
[0008]在該存儲(chǔ)器電路中，該第二導(dǎo)電層布線為所述位元線、所述反位元線、所述第一電壓線以及所述第二電壓線，并且所述第二導(dǎo)電線位于所述第一導(dǎo)電層上方。
[0009]在該存儲(chǔ)器電路中，所述位元線配置于該第一電壓線與該第二電壓線之間。
[0010]在該存儲(chǔ)器電路中，所述第二電壓線配置于所述位元線與所述第一電壓線之間。[0011 ] 在該存儲(chǔ)器電路中，該第一電壓線是Vdd線并且該第二電壓線是Vss線，并且所述字元線正交于所述Vss線。
[0012]在該存儲(chǔ)器電路中，所述存儲(chǔ)器單元的長(zhǎng)邊的長(zhǎng)度為所述存儲(chǔ)器單元的短邊的寬度的至少2.5倍。
[0013]在該存儲(chǔ)器電路中，所述字元線的長(zhǎng)度為所述位元線的長(zhǎng)度的至少2.5倍。
[0014]根據(jù)本發(fā)明的另一方面，提供了一種存儲(chǔ)器電路，包括:至少一個(gè)存儲(chǔ)器單元，用于存儲(chǔ)數(shù)據(jù)，該存儲(chǔ)器單元耦接字元線、位元線、反位元線、第一電壓線以及第二電壓線；第一金屬層；第二金屬層，電耦接所述第一金屬層，所述第二金屬層布線為所述第一電壓線以及所述第二電壓線；以及一第三金屬層，電耦接所述第二金屬層，所述第三金屬層布線為所述存儲(chǔ)器單元中的所述字元線并且未包括該存儲(chǔ)器單元內(nèi)的所述位元線、所述反位元線、所述第一電壓線以及所述第二電壓線，其中所述第三金屬層位于所述第二金屬層上，其中布線為所述存儲(chǔ)器單元內(nèi)的所述第三金屬層的寬度為所述存儲(chǔ)器單元的短邊的寬度的50%或50%以上，其中，所述位元線和所述反位元線均設(shè)置在所述第一電壓線以及所述第二電壓線之間。
[0015]在該存儲(chǔ)器電路中，所述第二金屬層還布線為所述位元線與所述反位元線。
[0016]在該存儲(chǔ)器電路中，所述第一電壓線是Vdd線以及所述第二電壓線是Vss線，并且所述字元線是正交于所述Vss線。
[0017]在該存儲(chǔ)器電路中，布線為所述字元線的所述第三金屬層未包括該存儲(chǔ)器單元內(nèi)的所述位元線、所述反位元線、所述第一電壓線以及所述第二電壓線。
[0018]在該存儲(chǔ)器電路中，所述存儲(chǔ)器單元的長(zhǎng)邊的長(zhǎng)度為所述存儲(chǔ)器單元的短邊的寬度的至少2.5倍。
[0019]根據(jù)本發(fā)明的又一方面，提供了一種存儲(chǔ)器電路，包括:至少一個(gè)存儲(chǔ)器單元，用于存儲(chǔ)數(shù)據(jù)，所述存儲(chǔ)器單元耦接字元線、位元線、反位元線、第一電壓線以及第二電壓線；第一金屬層，限定所述存儲(chǔ)器單元內(nèi)的電連接件；第二金屬層，與所述第一金屬層電連接；第三金屬層，與所述第二金屬層電連接，其中布線為所述存儲(chǔ)器單元內(nèi)的所述字元線的所述第三金屬層的寬度為所述存儲(chǔ)器單元的短邊的寬度的50%或50%以上。
[0020]在該存儲(chǔ)器電路中，所述第二金屬層布線為所述第一電壓線和所述第二電壓線，所述第二金屬層位于所述第三金屬層之下。
[0021 ] 在該存儲(chǔ)器電路中，所述第二金屬層還布線為所述位元線和所述反位元線。
[0022]在該存儲(chǔ)器電路中，所述第一電壓線為Vdd線和所述第二電壓線為Vss線，并且所述字元線正交于所述Vss線。
[0023]在該存儲(chǔ)器電路中，所述第一金屬層布線為所述位元線以及所述反位元線，并且所述第一金屬層位于所述第二金屬層之下。
[0024]在該存儲(chǔ)器電路中，所述第一金屬層限定所述存儲(chǔ)器單元內(nèi)的電連接件；以及所述第二金屬層位于所述第一金屬層之上。
【附圖說(shuō)明】
[0025]圖1為說(shuō)明范例的存儲(chǔ)器電路的電路圖；
[0026]圖2為顯示范例的存儲(chǔ)器單元的位元線、電壓線以及字元線的執(zhí)行方向的電路圖；
[0027]圖3為顯示另一范例的存儲(chǔ)器單元的位元線、電壓線以及字元線的執(zhí)行方向的電路圖；
[0028]圖4A為顯示包括范例的存儲(chǔ)器電路的一部分的阱層、氧化定義層、多晶層、接點(diǎn)層以及金屬I(Ml)層的電路布局的電路圖；
[0029]圖4B為顯示圖4A所示的包括電路布局的金屬2 (M2)層、介孔2層以及金屬3 (M3)層；
[0030]圖5A為顯示包括范例的存儲(chǔ)器電路的一部分的阱層、氧化定義層、多晶層、接觸層以及金屬I(Ml)層的另一電路布局的電路圖；
[0031]圖5B為顯示包括金屬I (Ml)層、介孔I層、金屬2 (M2)層、介孔2層以及金屬3 (M3)層的另一電路布局；以及
[0032]圖6為顯示包括范例的存儲(chǔ)器電路的系統(tǒng)的示意圖。
[0033]上述附圖中的附圖標(biāo)記說(shuō)明如下:
[0034]100?存儲(chǔ)器電路101?存儲(chǔ)器陣列
[0035]1la?存儲(chǔ)器單元105?感測(cè)放大器
[0036]110、115、120、125、130、135 ?晶體管
[0037]150?第一電壓線155?第二電壓線
[0038]400?存儲(chǔ)器電路
[0039]401a、401b、401c、401d ?存儲(chǔ)器單元
[0040]405?阱區(qū)域
[0041]407a 407b 407c?氧化定義區(qū)域
[0042]409a_409f?多晶區(qū)域411a_411g?接點(diǎn)
[0043]413a-413b ?節(jié)點(diǎn)
[0044]501a-501d?存儲(chǔ)器單元505?講區(qū)域
[0045]507a_507c?氧化定義區(qū)域509a_509d?多晶區(qū)域
[0046]511a_511g ?接點(diǎn)513a_513b ?節(jié)點(diǎn)
[0047]600?存儲(chǔ)器電路的系統(tǒng)610?處理器
【具體實(shí)施方式】
[0048]為使本發(fā)明的上述目的、特征和優(yōu)點(diǎn)能更明顯易懂，下文特舉較佳實(shí)施例，并配合附圖，作詳細(xì)說(shuō)明如下。
[0049]可以了解到以下揭示提供實(shí)施不同特征的許多不同實(shí)施例或范例。特定范例的組合與排列描述如下以簡(jiǎn)化本發(fā)明。當(dāng)然這僅僅是范例而不是限制。舉例來(lái)說(shuō)，當(dāng)描述第一特征在第二特征之上的形式時(shí)，可能包括第一特征與