防止讀取干擾的方法、存儲器控制電路單元與存儲裝置的制造方法【
技術(shù)領(lǐng)域：
】[0001]本發(fā)明是有關(guān)于一種用于可復(fù)寫式非易失性存儲器模塊的防止讀取干擾的方法、存儲器控制電路單元與存儲裝置?！?br>背景技術(shù)：
】[0002]數(shù)碼相機(jī)、手機(jī)與MP3在這幾年來的成長十分迅速，使得消費者對存儲媒體的需求也急速增加。由于可復(fù)寫式非易失性存儲器(rewritablenon-volatilememory)具有數(shù)據(jù)非易失性、省電、體積小、無機(jī)械結(jié)構(gòu)、讀寫速度快等特性，因此，近年可復(fù)寫式非易失性存儲器產(chǎn)業(yè)成為電子產(chǎn)業(yè)中相當(dāng)熱門的一環(huán)。例如，以快閃存儲器作為存儲媒體的固態(tài)硬盤(Solid-statedrive)已廣泛應(yīng)用作為電腦主機(jī)的硬盤，以提升電腦的存取效能。[0003]依據(jù)每個存儲單元可存儲的比特數(shù)，反及(NAND)型快閃存儲器可區(qū)分為單階存儲單元(SingleLevelCell，簡稱SLC)NAND型快閃存儲器、多階存儲單元(MultiLevelCell，簡稱MLC)NAND型快閃存儲器與復(fù)數(shù)階存儲單元(TrinaryLevelCell，簡稱TLC)NAND型快閃存儲器。其中SLCNAND型快閃存儲器的每個存儲單元可存儲1個比特的數(shù)據(jù)(即，“1”與“0”)，MLCNAND型快閃存儲器的每個存儲單元可存儲2個比特的數(shù)據(jù)并且TLCNAND型快閃存儲器的每個存儲單元可存儲3個比特的數(shù)據(jù)。[0004]在NAND型快閃存儲器中，實體程序化單元是由排列在同一條字符線上的數(shù)個存儲單元所組成。由于SLCNAND型快閃存儲器的每個存儲單元可存儲1個比特的數(shù)據(jù)，因此，在SLCNAND型快閃存儲器中，排列在同一條字符線上的數(shù)個存儲單元是對應(yīng)一個實體程序化單元。[0005]相對于SLCNAND型快閃存儲器來說，MLCNAND型快閃存儲器的每個存儲單元的浮動?xùn)糯鎯涌纱鎯?個比特的數(shù)據(jù)，其中每一個存儲狀態(tài)(即，“11”、“10”、“01”與“00”)包括最低有效比特(LeastSignificantBit,簡稱LSB)以及最高有效比特(MostSignificantBit，簡稱MSB)。例如，存儲狀態(tài)中從左側(cè)算起的第1個比特的值為LSB，而從左側(cè)算起的第2個比特的值為MSB。因此，排列在同一條字符線上的數(shù)個存儲單元可組成2個實體程序化單元，其中由此些存儲單元的LSB所組成的實體程序化單元稱為下實體程序化單元(lowphysicalpage),并且由此些存儲單元的MSB所組成的實體程序化單元稱為上實體程序化單元(upperphysicalpage)。特別是，下實體程序化單元的寫入速度會快于上實體程序化單元的寫入速度，并且當(dāng)程序化上實體程序化單元發(fā)生錯誤時，下實體程序化單元所存儲的數(shù)據(jù)也可能因此遺失。[0006]類似地，在TLCNAND型快閃存儲器中，每個存儲單元可存儲3個比特的數(shù)據(jù)，其中每一個存儲狀態(tài)(即，“111，，、“110，，、“101，，、“100，，、“011”、“010”、“001”與“000”)包括每一個存儲狀態(tài)包括左側(cè)算起的第1個比特的LSB、從左側(cè)算起的第2個比特的中間有效比特(CenterSignificantBit,簡稱CSB)以及從左側(cè)算起的第3個比特的MSB。因此，排列在同一條字符線上的數(shù)個存儲單元可組成3個實體程序化單元，其中由此些存儲單元的LSB所組成的實體程序化單元稱為下實體程序化單元，由此些存儲單元的CSB所組成的實體程序化單元稱為中實體程序化單元，并且由此些存儲單元的MSB所組成的實體程序化單元稱為上實體程序化單元。特別是，對排列在同一條字符線上的數(shù)個存儲單元進(jìn)行程序化時，僅能選擇僅程序化下實體程序化單元或者同時程序化下實體程序化單元、中實體程序化單元與上實體程序化單元，否則所存儲的數(shù)據(jù)可能會遺失。[0007]然而，無論是哪種存儲單元快閃存儲器模塊，在對同一個實體區(qū)塊所存儲的數(shù)據(jù)進(jìn)行多次讀取時，例如十萬至百萬次間的讀取次數(shù)，很有可能會發(fā)生所讀取的數(shù)據(jù)是錯誤的狀況，甚至此被多次讀取區(qū)塊內(nèi)所存儲的數(shù)據(jù)會發(fā)生異常或遺失。而此類現(xiàn)象本領(lǐng)域技術(shù)人員慣稱為“讀取干擾”(read-disturb)。特別是，快閃存儲器模塊中會存儲快閃存儲器存儲系統(tǒng)的系統(tǒng)數(shù)據(jù)(例如固件碼(FirmwareCode)、文件配置表(FileAllocat1nTable,簡稱FAT)，且此系統(tǒng)數(shù)據(jù)會在快閃存儲器存儲系統(tǒng)運作期間高頻率地的讀取。也因有著這樣的現(xiàn)象存在著，無不驅(qū)使著各家廠商必須發(fā)展出能確保正確存儲數(shù)據(jù)的機(jī)制?！?br/>發(fā)明內(nèi)容】[0008]本發(fā)明提供一種防止讀取干擾的方法、存儲器控制電路單元與存儲裝置，其能夠有效地預(yù)防讀取干擾的發(fā)生。[0009]本發(fā)明的一范例實施例提出一種用于可復(fù)寫式非易失性存儲器模塊的防止讀取干擾的方法，此可復(fù)寫式非易失性存儲器模塊包括多個實體抹除單元。本防止讀取干擾的方法包括:當(dāng)從主機(jī)系統(tǒng)接收到操作指令時，計數(shù)操作次數(shù)值，其中此些實體抹除單元之中的第一實體抹除單元被選取以執(zhí)行此操作指令。本防止讀取干擾的方法也包括，當(dāng)操作次數(shù)值不小于操作次數(shù)門限值時，選擇此些實體抹除單元之中的第二實體抹除單元，并且從第二實體抹除單元中讀取數(shù)據(jù)。本防止讀取干擾的方法還包括:根據(jù)從第二實體抹除單元中所讀取的數(shù)據(jù)判斷第二實體抹除單元是否發(fā)生數(shù)據(jù)錯誤；以及倘若第二實體抹除單元發(fā)生數(shù)據(jù)錯誤時，選擇此些實體抹除單元之中的第三實體抹除單元，校正從第二實體抹除單元中所讀取的數(shù)據(jù)以產(chǎn)生已校正數(shù)據(jù)并且將已校正數(shù)據(jù)寫入至第三實體抹除單元。[0010]在本發(fā)明的一實施例中，上述防止讀取干擾的方法，還包括:將此些實體抹除單元至少分組為數(shù)據(jù)區(qū)與閑置區(qū)，其中當(dāng)操作次數(shù)值不小于操作次數(shù)門限值時，選擇此些實體抹除單元之中的第二實體抹除單元的步驟包括:依序地從數(shù)據(jù)區(qū)的實體抹除單元之中除了對應(yīng)操作指令的第一實體抹除單元以外的實體抹除單元之中來選出第二實體抹除單元。[0011]在本發(fā)明的一實施例中，上述防止讀取干擾的方法，還包括:將此些實體抹除單元至少分組為數(shù)據(jù)區(qū)與閑置區(qū)，其中當(dāng)操作次數(shù)值不小于操作次數(shù)門限值時，選擇此些實體抹除單元之中的第二實體抹除單元的步驟包括:隨機(jī)地從數(shù)據(jù)區(qū)的實體抹除單元之中除了對應(yīng)操作指令的第一實體抹除單元以外的實體抹除單元之中來選出第二實體抹除單元。[0012]在本發(fā)明的一實施例中，上述防止讀取干擾的方法，還包括:將此些實體抹除單元至少分組為數(shù)據(jù)區(qū)與閑置區(qū)并且配置多個邏輯地址，其中此些邏輯地址映射數(shù)據(jù)區(qū)的多個實體抹除單元。并且，上述當(dāng)此操作次數(shù)值不小于操作次數(shù)門限值時，選擇此些實體抹除單元之中的第二實體抹除單元的步驟包括:隨機(jī)地從此些邏輯地址之中選擇第一邏輯地址，并且根據(jù)邏輯地址-實體抹除單元映射表獲取第二實體抹除單元，其中在邏輯地址-實體抹除單元映射表中第一邏輯地址映射第二實體抹除單元。[0013]在本發(fā)明的一實施例中，上述的防止讀取干擾的方法，還包括:為每一邏輯地址記錄一標(biāo)記，其中此標(biāo)記會被記錄為未選過狀態(tài)或已選過狀態(tài)，其中第一邏輯地址的標(biāo)記被記錄為未選過狀態(tài)。[0014]在本發(fā)明的一實施例中，上述防止讀取干擾的方法，還包括:在選擇第一邏輯地址之后，將第一邏輯地址的標(biāo)記重新記錄為已選過狀態(tài)。[0015]在本發(fā)明的一實施例中，上述根據(jù)從第二實體抹除單元中所讀取的數(shù)據(jù)判斷第二實體抹除單元是否發(fā)生數(shù)據(jù)錯誤的步驟包括:當(dāng)對應(yīng)從第二實體抹除單元中所讀取的數(shù)據(jù)的錯誤比特數(shù)目大于第一錯誤比特數(shù)目門限值且小于第二錯誤比特數(shù)目門限值時，判斷此第二實體抹除單元發(fā)生數(shù)據(jù)錯誤，其中第二錯誤比特數(shù)目門限值大于第一錯誤比特數(shù)目門限值。[0016]在本發(fā)明的一實施例中，上述防止讀取干擾的方法，還包括:在選擇此些實體抹除單元之中的第三實體抹除單元，校正從第二實體抹除單元中所讀取的數(shù)據(jù)以產(chǎn)生已校正數(shù)據(jù)并且將已校正數(shù)據(jù)寫入至第三實體抹除單元之后，將此操作次數(shù)值歸零。[0017]在本發(fā)明的一實施例中，上述防止讀取干擾的方法，還包括:倘若第二實體抹除單元未發(fā)生數(shù)據(jù)錯誤時，將此操作次數(shù)值歸零。[0018]在本發(fā)明的一實施例中，上述操作指令為讀取指令、寫入指令或抹除指令。[0019]在本發(fā)明的一實施例中，上述數(shù)據(jù)錯誤為讀取干擾、數(shù)據(jù)久置或存儲單元磨耗所造成。[0020]本發(fā)明的一范例實施例提出一種用于控制可復(fù)寫式非易失性存儲器模塊的存儲器控制電路單元。此存儲器控制電路單元包括主機(jī)接口、存儲器接口與存儲器管理電路。主機(jī)接口用以耦接至主機(jī)系統(tǒng)。存儲器接口用以耦接至可復(fù)寫式非易失性存儲器模塊，其中可復(fù)寫式非易失性存儲器模塊具有多個實體抹除單元。存儲器管理電路耦接至主機(jī)接口與存儲器接口。在此，存儲器管理電路還用以當(dāng)從主機(jī)系統(tǒng)接收到操作指令時，計數(shù)操作次數(shù)值，其中此些實體抹除單元之中的第一實體抹除單元被選取以執(zhí)行此操作指令。并且，存儲器管理電路還用以當(dāng)操作次數(shù)值不小于操作次數(shù)門限值時，選擇此些實體抹除單元之中的第二實體抹除單元，并且下達(dá)第一指令序列以從第二實體抹除單元中讀取數(shù)據(jù)。此外，存儲器管理電路還用以根據(jù)從第二實體抹除單元中所讀取的數(shù)據(jù)判斷第二實體抹除單元是否發(fā)生數(shù)據(jù)錯誤，并且倘若此第二實體抹除單元發(fā)生數(shù)據(jù)錯誤時，存儲器管理電路選擇此些實體抹除單元之中的第三實體抹除單元，校正從第二實體抹除單元中所讀取的數(shù)據(jù)以產(chǎn)生已校正數(shù)據(jù)并且下達(dá)第二指令序列以將已校正數(shù)據(jù)寫入至第三實體抹除單元。[0021]在本發(fā)明的一實施例中，上述存儲器管理電路還用以將此些實體抹除單元至少分組為數(shù)據(jù)區(qū)與閑置區(qū)并且依序地從數(shù)據(jù)區(qū)的實體抹除單元之中除了對應(yīng)操作指令的第一實體抹除單元以外的實體抹除單元之中來選出第二實體抹除單元。[0022]在本發(fā)明的一實施例中，上述存儲器管理電路還用以將此些實體抹除單元至少分組為數(shù)據(jù)區(qū)與閑置區(qū)并且隨機(jī)地從數(shù)據(jù)區(qū)的實體抹除單元之中除了對應(yīng)操作指令的第一實體抹除單元以外的實體抹除單元之中來選出第二實體抹除單元。[0023]在本發(fā)明的一實施例中，上述存儲器管理電路還用以將此些實體抹除單元至少分組為數(shù)據(jù)區(qū)與閑置區(qū)并且配置多個邏輯地址，其中此些邏輯地址映射數(shù)據(jù)區(qū)的多個實體抹除單元。此外，存儲器管理電路還用以隨機(jī)地從此些邏輯地址之中選擇第一邏輯地址，并且根據(jù)邏輯地址-實體抹除單元映射表獲取第二實體抹除單元，其中在邏輯地址-實體抹除單元映射表中第一邏輯地址映射第二實體抹除單元。[0024]在本發(fā)明的一實施例中，上述存儲器管理電路還用以為每一邏輯地址記錄一標(biāo)記，其中此標(biāo)記會被記錄為未選過狀態(tài)或已選過狀態(tài)，其中第一邏輯地址的標(biāo)記被記錄為未選過狀態(tài)。[0025]在本發(fā)明的一實施例中，上述在存儲器管理電路選擇第一邏輯地址之后，存儲器管理電路還用以將第一邏輯地址的標(biāo)記重新記錄為已選過狀態(tài)。[0026]在本發(fā)明的一實施例中，上述存儲器管理電路還用以當(dāng)對應(yīng)從第二實體抹除單元中所讀取的數(shù)據(jù)的錯誤比特數(shù)目大于第一錯誤比特數(shù)目門限值且小于第二錯誤比特數(shù)目門限值時，判斷第二實體抹除單元發(fā)生數(shù)據(jù)錯誤，其中第二錯誤比特數(shù)目門限值大于第一錯誤比特數(shù)目門限值。[0027]在本發(fā)明的一實施例中，上述在存儲器管理電路選擇此些實體抹除單元之中的第三實體抹除單元，校正從第二實體抹除單元中所讀取的數(shù)據(jù)以產(chǎn)生已校正數(shù)據(jù)并且下達(dá)第二指令序列以將已校正數(shù)據(jù)寫入至第三實體抹除單元之后，存儲器管理電路還用以將操作次數(shù)值歸零。[0028]在本發(fā)明的一實施例中，上述存儲器管理電路還用以在倘若第二實體抹除單元未發(fā)生數(shù)據(jù)錯誤時，將操作次數(shù)值歸零。[0029]在本發(fā)明的一實施例中，上述操作指令為讀取指令、寫入指令或抹除指令。[0030]在本發(fā)明的一實施例中，上述數(shù)據(jù)錯誤為讀取干擾、數(shù)據(jù)久置或存儲單元磨耗所造成。[0031]本發(fā)明的一范例實施例提出一種存儲器存儲裝置，其包括連接接口單元、可復(fù)寫式非易失性存儲器模塊與存儲器控制電路單元。連接接口單元用以耦接至主機(jī)系統(tǒng)?？蓮?fù)寫式非易失性存儲器模塊具有多個實體抹除單元。存儲器控制電路單元耦接當(dāng)前第1頁1 2 3 4 5 6