專利名稱：封裝結構的制作方法
技術領域：
本發(fā)明涉及一種封裝結構，且特別涉及一種堆疊式的封裝結構。
背景技術：
系統(tǒng)級封裝技術(SIP)是關于將兩種以上具有獨立功能的芯片整合為單一封裝的技術，其優(yōu)勢不僅在于尺寸較小，更由于每個功能芯片都可以單獨開發(fā)，因此系統(tǒng)級封裝技術具有比系統(tǒng)級芯片(SoC)更快的開發(fā)速度和更低的開發(fā)成本。封裝疊加(Package on Package,POP)工藝為系統(tǒng)級封裝技術中常見的組裝方法， 其將不同功能芯片的封裝單元相互堆疊，例如將存儲器芯片封裝單元堆疊于邏輯芯片封裝單元上。然而，隨著工藝技術的進步，封裝結構的線路集成度與復雜度日益提升。就現(xiàn)有 POP結構而言，基于其本身的結構特性，使得線路布局的空間受到嚴重的限制，且信號相互干擾的問題也相當嚴重。另一方面，由于線路的交錯，使得線路基板的層數(shù)增加，而相鄰線路的信號之間也容易產(chǎn)生相互干擾。雖然采用多層板可以提高線路布局的余裕度，但也相對造成制作成本的負擔。

發(fā)明內容
本發(fā)明提供一種封裝結構，適用于封裝疊加技術，并可達到簡化線路布局設計，降低線路基板層數(shù)，以節(jié)省制作成本的效果。本發(fā)明提供一種封裝結構，可有效降低因線路集成度增加而造成的信號干擾。為具體描述本發(fā)明的內容，在此提出一種封裝結構，包括一線路基板、一芯片、多個焊球、一轉接中介層以及一封裝膠體。線路基板具有相對的一頂面與一底面，且線路基板還具有位于底面的多個第一接點以及位于頂面的多個第二接點。芯片配置于線路基板的頂面上，并且電性連接至線路基板。所述多個焊球分別配置于部分的第二接點上，且焊球圍繞芯片。轉接中介層配置于芯片上，并且電性連接至線路基板，其中第一接點以及第二接點中的一個接點經(jīng)由轉接中介層而電性連接至第一接點以及第二接點中的另一個接點。封裝膠體配置于線路基板的頂面，并且至少覆蓋芯片與轉接中介層。在一實施例中，線路基板還包括貫穿線路基板的一導電孔道，且第一接點中的一個經(jīng)由轉接中介層以及導電孔道而電性連接至第二接點中的一個。在一實施例中，第二接點包括多個焊墊以及多個打線接墊。焊墊圍繞芯片配置，焊球分別配置于焊墊上。打線接墊位于焊墊與芯片之間，且芯片以及轉接中介層分別通過打線接合技術電性連接至打線接墊。在一實施例中，封裝膠體全面覆蓋線路基板的頂面，并且覆蓋芯片、轉接中介層以及第二接點，且封裝膠體暴露出每一焊球的一頂面。在一實施例中，封裝膠體具有多個開孔，所述多個開孔對應于該些焊球，以分別暴
露出每一焊球。
在一實施例中，封裝膠體具有一中央部分以及圍繞中央部分的一外圍部分。外圍部分的頂面低于中央部分的頂面，且外圍部分暴露出每一焊球的頂面。在一實施例中，轉接中介層包括一介電層、一第一對外接墊、一第二對外接墊以及一導電跡線。第一對外接墊配置于介電層上，并且電性連接第一接點以及第二接點中的一個。第二對外接墊配置于介電層上，并且電性連接第一接點以及第二接點中的另一個。導電跡線配置于介電層上，并且電性連接第一對外接墊以及第二對外接墊。本發(fā)明另提出一種封裝結構，包括一線路基板、一芯片、一轉接中介層、多條焊線、 多個焊球以及一封裝膠體。線路基板具有相對的一頂面與一底面。線路基板還具有位于底面的多個第一焊墊以及位于頂面的多個打線接墊以及多個第二焊墊。線路基板更具有貫穿線路基板的一導電孔道。導電孔道連接打線接墊中的一第一打線接墊以及第一焊墊中的一個。芯片配置于線路基板的頂面上，且第二焊墊圍繞芯片配置。打線接墊位于第二焊墊與芯片之間。轉接中介層配置于芯片上。所述多條焊線分別電性連接芯片、轉接中介層以及打線接墊。所述多個焊球分別配置于第二焊墊上，且第一焊墊中的一個依序經(jīng)由導電孔道、 第一打線接墊、焊線中的一第一焊線、轉接中介層、所述多個焊線中的一第二焊線以及打線接墊中的一第二打線接墊，而電性連接至所述多個焊球中的一個。封裝膠體配置于線路基板的頂面，并且至少覆蓋芯片與轉接中介層。在一實施例中，芯片經(jīng)由所述多個焊線中的一第三焊線、打線接墊中的一第三打線接墊、第一打線接墊、第一焊線、轉接中介層、第二焊線以及第二打線接墊，而電性連接至該焊球。在一實施例中，封裝膠體全面覆蓋線路基板的頂面，并且覆蓋芯片、轉接中介層、 焊線、打線接墊以及第二焊墊，且封裝膠體暴露出每一焊球的一頂面。在一實施例中，封裝膠體具有多個開孔，且該些開孔對應于所述多個焊球，以分別暴露出每一焊球。在一實施例中，封裝膠體具有一中央部分以及圍繞中央部分的一外圍部分。外圍部分的頂面低于中央部分的頂面，且外圍部分暴露出每一焊球的頂面。在一實施例中，轉接中介層包括一介電層、一第一對外接墊、一第二對外接墊以及一導電跡線。第一對外接墊配置于介電層上，并且電性連接第一焊線。第二對外接墊配置于介電層上，并且電性連接第二焊線。導電跡線配置于介電層上，并且電性連接第一對外接墊以及第二對外接墊?；谏鲜?，本發(fā)明通過在封裝結構的芯片上配置轉接中介層，作為線路的轉介站， 以簡化線路布局的設計，并可進一步降低線路基板的層數(shù)，節(jié)省制作成本。同時，線路布局的彈性也得以提升，并可減少線路之間的電性干擾。為讓本發(fā)明的上述特征和優(yōu)點能更明顯易懂，下文特舉實施例，并配合所附圖示作詳細說明如下。


圖1繪示依據(jù)本發(fā)明的一實施例的一種封裝結構。圖2繪示依據(jù)本發(fā)明的一實施例的一種轉接中介層。圖3繪示依據(jù)本發(fā)明的另一實施例的一種封裝結構。
圖4繪示依據(jù)本發(fā)明的又一實施例的一種封裝結構。附圖標記說明100,200,300 封裝結構110:線路基板110a:線路基板的底面IlOb:線路基板的頂面112、112a 第一焊墊114、114a、114b、114c、114d 打線接墊116、116a 第二焊墊118、118a 導電孔道120 芯片130 轉接中介層132:介電層134、134a 第一對外接墊136、136a 第二對外接墊138、138a 導電跡線140、142、144、146 焊線160,260,360 封裝膠體262 封裝膠體的中央部分262a:封裝膠體的中央部分的頂面264a:封裝膠體的外圍部分的頂面264 封裝膠體的外圍部分362 封裝膠體的開孔172、172a 第一焊球174、174a、274、374 第二焊球274a 第二焊球的頂面
具體實施例方式圖1繪示依據(jù)本發(fā)明的一實施例的一種封裝結構。如圖1所示，本實施例的封裝結構100適用于封裝疊加技術，包括線路基板110、芯片120、轉接中介層130、多條焊線140、 多個焊球172、174以及封裝膠體160。線路基板110具有相對的底面IlOa與頂面110b。芯片120配置于線路基板110的頂面IlOb上，并且通過打線接合技術來電性連接至線路基板 110。此外，線路基板110具有位于底面IlOa的多個第一焊墊112以及位于頂面IlOb 的多個打線接墊114與多個第二焊墊116，其中第二焊墊116圍繞芯片120配置，且打線接墊114位于第二焊墊116與芯片120之間。線路基板110更具有貫穿線路基板110的多個導電孔道118，其中導電孔道118a用以連接打線接墊114中的第一打線接墊11 以及第一焊墊112中的一個第一焊墊11加。轉接中介層130配置于芯片120上。所述多條焊線140分別電性連接芯片120、轉接中介層130以及打線接墊114。第一焊墊112以及第二焊墊116上分別配置有第一焊球 172以及第二焊球174，其中第一焊球172供封裝結構100對外連接之用，而第二焊球174 供封裝結構100與上層堆疊的元件(如芯片或其他封裝結構)連接之用。此外，封裝膠體 160配置于線路基板110的頂面110b，并且覆蓋芯片120、轉接中介層130、焊線140以及打線接墊114，但不覆蓋第二焊墊116以及第二焊球174。承上述，如圖1中的導電路徑1所示，第一焊球17 可經(jīng)由第一焊墊112a、導電孔道118a、第一打線接墊114a、第四打線接墊114d、第一焊線142、轉接中介層130、第二焊線144、第二打線接墊114b以及第二焊墊116a，而電性連接至所述多個第二焊球174中的第二焊球17如。換言之，本實施例可通過轉接中介層130對芯片120兩側的第一打線接墊 114a以及第二打線接墊114b提供電性連接的管道，因此不須在線路基板110上額外布線， 便可達成位于線路基板110的底面IlOa的第一焊球17 與位于線路基板110的頂面IlOb 的第二焊球17 之間的電性連接。為了達成上述電性連接的功能，轉接中介層130上具有橋接線路，以電性連接第一打線接墊IHa以及第二打線接墊114b。圖2繪示依據(jù)本發(fā)明的一實施例的一種轉接中介層。如圖2所示，轉接中介層130包括介電層132、多個第一對外接墊134、多個第二對外接墊136以及多條導電跡線138。第一對外接墊134以及第二對外接墊136分別置于介電層132上，并通過焊線140而與線路基板110上的打線接墊114電性連接。應用于前述實施例的架構，則第一對外接墊134中的第一對外接墊13 可與第一焊線142接合，而第二對外接墊136中的第二對外接墊136a可與第二焊線144接合。此外，導電跡線138配置于介電層132上，用以連接對應的第一對外接墊134以及第二對外接墊136。例如，導電跡線 138中的導電跡線138a便是連接對應的第一對外接墊13 以及第二對外接墊136a。因此，第一打線接墊IHa可經(jīng)由第四打線接墊114d、第一焊線142、第一對外接墊134a、導電跡線138a、第二對外接墊136a以及第二焊線144，而電性連接到第二打線接墊114b。另一方面，由于轉接中介層130與線路基板110的組成類似，因此轉接中介層130 可以采用與線路基板110相容的工藝來制作，以節(jié)省制作成本，并可具有優(yōu)選的工藝精確度，以精準定義第一對外接墊134、導電跡線138以及第二對外接墊136的位置。請再參考圖1，除了前述提到的導電路徑1的外，轉接中介層130還可作為其他各種不同的導電路徑的轉介站。舉凡位于線路基板或是芯片上的任何一個接點，包括前述的第一焊墊112、打線接墊114以及第二焊墊116，都可通過轉接中介層130連接到該些第一焊墊112、打線接墊114以及第二焊墊116中的另一個接點。舉例而言，如圖1所繪示的導電路徑2，其中芯片120上的芯片接墊122可經(jīng)由焊線140中的一第三焊線146、打線接墊 114中的一第三打線接墊114c、第四打線接墊114d、第一焊線142、轉接中介層130、第二焊線144以及第二打線接墊114b，而電性連接至位于線路基板110的頂面IlOb的第二焊球
17乜。圖3繪示依據(jù)本發(fā)明的另一實施例的一種封裝結構，其中部分元件與圖1所繪示的封裝結構100類似，因而采用相同的元件符號。圖3繪示的封裝結構200與圖1的封裝結構100的顯著差異在于封裝結構200的封裝膠體260全面覆蓋線路基板110的頂面110b， 并且覆蓋芯片120、轉接中介層130、焊線140、打線接墊114以及第二焊墊116，且封裝膠體 260暴露出每一第二焊球274的頂面27 ，以使第二焊球274可與堆疊在封裝結構200上方的元件(如芯片或其他封裝結構)電性連接。進一步而言，本實施例的封裝膠體260包括中央部分262以及圍繞中央部分沈2的外圍部分沈4，其中外圍部分沈4的頂面沈如低于中央部分262的頂面沈加，且外圍部分264暴露出每一第二焊球274的頂面27如。制作時，先在線路基板110的頂面IlOb上全面形成均勻厚度的封裝膠體沈0，再通過研磨、切割或蝕刻技術移除封裝膠體的外圍部分264的部分厚度以及每一第二焊球274的一部分，以形成如圖3所示的結構。圖4繪示依據(jù)本發(fā)明的又一實施例的一種封裝結構，其中部分元件與圖3所繪示的封裝結構200類似，因而采用相同的元件符號。圖4繪示的封裝結構300與圖3的封裝結構200的顯著差異在于封裝結構300的封裝膠體360具有均勻厚度，且封裝膠體360具有對應于第二焊球374的多個開孔362，以分別暴露出每一第二焊球374。如此，封裝結構 300便可通過第二焊球374與上層堆疊的元件(如芯片或其他封裝結構)電性連接。本實施例用以形成開孔362的方法例如是通過激光燒孔(laser ablation)技術移除開孔362 內的封裝膠體360，或是可通過其他可能的如化學蝕刻或是等離子體蝕刻等方法來形成開孔 362。雖然前述多個實施例的封裝結構中的芯片都是采用打線接合的方式與線路基板電性連接，但實際上，本發(fā)明并不限定芯片與線路基板之間的接合方式。舉凡倒裝片接合或是其他現(xiàn)有的接合技術都可應用于本發(fā)明的封裝結構中，以達成芯片與線路基板之間的電性連接。綜上所述，本發(fā)明的封裝結構具有轉接中介層，用以作為封裝結構中各種導電路徑的轉介站，以連接線路基板或是芯片上的任兩接點。如此，將有助于簡化線路基板或芯片的線路布局，并可進一步降低線路基板的層數(shù)，節(jié)省制作成本。同時，線路基板或芯片的線路布局彈性也得以提升，并可減少線路交錯時產(chǎn)生的信號干擾。另一方面，本發(fā)明提出的封裝結構適用于封裝疊加技術，其中如同前述多個實施例所述，封裝膠體與線路基板上的第二焊球的結構可視實際需求而改變，以暴露出每一第二焊球的至少一部分，以使封裝結構通過第二焊球與上層堆疊的如芯片或其他封裝結構等元件電性連接。雖然本發(fā)明已以實施例披露如上，然其并非用以限定本發(fā)明，任何所屬技術領域中普通技術人員，在不脫離本發(fā)明的精神和范圍內，當可作些許的更動與潤飾，故本發(fā)明的保護范圍當視所附的權利要求所界定者為準。
權利要求
1.一種封裝結構，包括一線路基板，具有相對的一頂面與一底面，該線路基板還具有位于該底面的多個第一接點以及位于該頂面的多個第二接點；一芯片，配置于該線路基板的該頂面上，并且電性連接至該線路基板；多個焊球，分別配置于部分的該些第二接點上，且該些焊球圍繞該芯片；一轉接中介層，配置于該芯片上，并且電性連接至該線路基板，其中該些第一接點以及該些第二接點中的一個接點經(jīng)由該轉接中介層而電性連接至該些第一接點以及該些第二接點中的另一個接點；以及一封裝膠體，配置于該線路基板的該頂面，并且至少覆蓋該芯片與該轉接中介層。
2.如權利要求1所述的封裝結構，其中該線路基板還包括貫穿該線路基板的一導電孔道，且該些第一接點中的一個經(jīng)由該轉接中介層以及該導電孔道而電性連接至該些第二接點中的一個。
3.如權利要求1所述的封裝結構，其中該些第二接點包括多個焊墊以及多個打線接墊，該些焊墊圍繞該芯片配置，該些焊球分別配置于該些焊墊上，該些打線接墊位于該些焊墊與該芯片之間，且該芯片以及該轉接中介層分別通過打線接合技術電性連接至該些打線接墊。
4.如權利要求1所述的封裝結構，其中該封裝膠體全面覆蓋該線路基板的該頂面，并且覆蓋該芯片、該轉接中介層以及該些第二接點，且該封裝膠體暴露出每一焊球的一頂面。
5.如權利要求4所述的封裝結構，其中該封裝膠體具有多個開孔，該些開孔對應于該些焊球，以分別暴露出每一焊球。
6.如權利要求4所述的封裝結構，其中該封裝膠體具有一中央部分以及圍繞該中央部分的一外圍部分，該外圍部分的頂面低于該中央部分的頂面，且該外圍部分暴露出每一焊球的該頂面。
7.如權利要求1所述的封裝結構，其中該轉接中介層包括一介電層；一第一對外接墊，配置于該介電層上，并且電性連接該些第一接點以及該些第二接點中的一個；一第二對外接墊，配置于該介電層上，并且電性連接該些第一接點以及該些第二接點中的另一個；以及一導電跡線，配置于該介電層上，并且電性連接該第一對外接墊以及該第二對外接墊。
8.一種封裝結構，包括一線路基板，具有相對的一頂面與一底面，該線路基板還具有位于該底面的多個第一焊墊以及位于該頂面的多個打線接墊以及多個第二焊墊，且該線路基板更具有貫穿該線路基板的一導電孔道，該導電孔道連接該些打線接墊中的一第一打線接墊以及該些第一焊墊中的一個；一芯片，配置于該線路基板的該頂面上，該些第二焊墊圍繞該芯片配置，而該些打線接墊位于該些第二焊墊與該芯片之間；一轉接中介層，配置于該芯片上；多條焊線，分別電性連接該芯片、該轉接中介層以及該些打線接墊；多個焊球，分別配置于該些第二焊墊上，且該些第一焊墊中的一個依序經(jīng)由該導電孔道、該第一打線接墊、該些焊線中的一第一焊線、該轉接中介層、該些焊線中的一第二焊線以及該些打線接墊中的一第二打線接墊，而電性連接至該些焊球中的一個；以及一封裝膠體，配置于該線路基板的該頂面，并且至少覆蓋該芯片與該轉接中介層。
9.如權利要求8所述的封裝結構，其中該芯片經(jīng)由該些焊線中的一第三焊線、該些打線接墊中的一第三打線接墊、該第一打線接墊、該第一焊線、該轉接中介層、該第二焊線以及該第二打線接墊，而電性連接至該焊球。
10.如權利要求8所述的封裝結構，其中該封裝膠體全面覆蓋該線路基板的該頂面，并且覆蓋該芯片、該轉接中介層、該些焊線、該些打線接墊以及該些第二焊墊，且該封裝膠體暴露出每一焊球的一頂面。
11.如權利要求10所述的封裝結構，其中該封裝膠體具有多個開孔，該些開孔對應于該些焊球，以分別暴露出每一焊球。
12.如權利要求10所述的封裝結構，其中該封裝膠體具有一中央部分以及圍繞該中央部分的一外圍部分，該外圍部分的頂面低于該中央部分的頂面，且該外圍部分暴露出每一焊球的該頂面。
13.如權利要求8所述的封裝結構，其中該轉接中介層包括一介電層；一第一對外接墊，配置于該介電層上，并且電性連接該第一焊線；一第二對外接墊，配置于該介電層上，并且電性連接該第二焊線；以及一導電跡線，配置于該介電層上，并且電性連接該第一對外接墊以及該第二對外接墊。
全文摘要
一種封裝結構，包括一線路基板、一芯片、多個焊球、一轉接中介層以及一封裝膠體。線路基板具有相對的一頂面與一底面，且線路基板還具有位于底面的多個第一接點以及位于頂面的多個第二接點。芯片配置于線路基板的頂面上，并且電性連接至線路基板。所述多個焊球分別配置于部分的第二接點上，且焊球圍繞芯片。轉接中介層配置于芯片上，并且電性連接至線路基板，其中第一接點以及第二接點中的一個接點經(jīng)由轉接中介層而電性連接至第一接點以及第二接點中的另一個接點。封裝膠體配置于線路基板的頂面，并且至少覆蓋芯片與轉接中介層。
文檔編號H01L23/49GK102194779SQ20101012351
公開日2011年9月21日 申請日期2010年3月2日 優(yōu)先權日2010年3月2日
發(fā)明者謝伯炘 申請人:日月光半導體制造股份有限公司