專利名稱：半導(dǎo)體器件的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種包括由多晶硅制成的電阻器的半導(dǎo)體器件。
背景技術(shù)：
在半導(dǎo)體集成電路中，使用擴散電阻器或多晶硅電阻器。擴散電阻器由單晶硅半導(dǎo)體襯底制成，其中注入與該半導(dǎo)體襯底的導(dǎo)電類型相反的導(dǎo)電類型的雜質(zhì)。多晶硅電阻器由其中注入雜質(zhì)的多晶硅制成。具體而言，多晶硅電阻器的優(yōu)勢例如由包圍電阻器的絕緣膜引起的小泄漏電流和晶粒邊界存在的缺陷得到的高電阻率，使得其在半導(dǎo)體集成電路中廣泛應(yīng)用。
圖2A和2B分別是傳統(tǒng)多晶硅電阻器電路的平面示意圖和截面示意圖。多晶硅電阻器是通過注入p型或n型雜質(zhì)到通過LPCVD等沉積在絕緣膜上的多晶硅薄膜，然后采用光刻技術(shù)將產(chǎn)物加工成電阻器形狀而形成的。為了確定多晶硅電阻器的電阻率進行離子注入。依據(jù)所需的電阻率，將要注入的p型或n型雜質(zhì)的濃度從1×1017/cm3變化到1×1020/cm3。此外，在電阻器兩側(cè)上的每個端子處，形成接觸孔和金屬布線以獲得其電勢。多晶硅和端子處的金屬布線之間良好的歐姆接觸要求通過使用圖案化的光刻膠將等于或大于1×1020/cm3的高濃度雜質(zhì)選擇性地注入到對應(yīng)于電阻器的端子的多晶硅的一部分中。這樣構(gòu)造了使用多晶硅的電阻器，如圖2A的平面示意圖和圖2B的截面示意圖所示，該電阻器包括由低濃度雜質(zhì)區(qū)域104和高濃度雜質(zhì)區(qū)域105構(gòu)成的多晶硅103，其形成在半導(dǎo)體襯底101上的絕緣膜102之上。經(jīng)由設(shè)置在高濃度雜質(zhì)區(qū)域105上的接觸孔106從金屬布線107獲得電勢。
為了從電阻器電路獲得多種電勢，通過串聯(lián)或并聯(lián)連接基本單元電阻器來構(gòu)造多個電阻器組，并且該多個電阻器組設(shè)有端子以供給電勢。為了穩(wěn)定每個電阻器組的電阻，在電阻器組上形成金屬部分并將其連接到電阻器組一端的端子。該結(jié)構(gòu)示于圖2B中，并且采用該結(jié)構(gòu)存在兩個原因。
第一個原因是獲得多晶硅電阻器的穩(wěn)定性。由于多晶硅是半導(dǎo)體，因此由于布線或電極的電勢與多晶硅電阻器的電勢之間的相對關(guān)系，多晶硅上的布線或電極的形成導(dǎo)致在多晶硅中的耗盡或積累，其改變多晶硅電阻器的電阻。具體地，具有比由注入p型雜質(zhì)的多晶硅制成的多晶硅電阻器高的電勢并且直接設(shè)置在多晶硅上的布線或電極的存在，使p型多晶硅耗盡，其增加電阻器的電阻。在電勢關(guān)系相反的情況下，由于積累電阻降低。有意地在多晶硅上形成具有與多晶硅的電勢接近的電勢的布線能維持恒定電阻，從而防止電阻的變化。作為例子，這在圖2A的平面圖中示出。在圖2A中，多晶硅電阻器一側(cè)的電極延伸到電阻器以固定電勢。該現(xiàn)象不僅依賴于多晶硅上面的布線，當(dāng)然還依賴于多晶硅下面的布線。換句話說，多晶硅電阻器和位于多晶硅電阻器下的半導(dǎo)體襯底的電勢之間的相對關(guān)系改變了電阻。鑒于此，有一種已知的通過在多晶硅電阻器下以與上面提及的金屬布線相同的方式有意地形成擴散區(qū)域(未示出)等來穩(wěn)定電勢的方法。
第二個原因是防止影響多晶硅的電阻的氫擴散到多晶硅中。多晶硅由具有相對高結(jié)晶性的晶粒和具有低結(jié)晶性即高界面能級密度的晶粒之間的晶粒間界構(gòu)成。多晶硅電阻器的電阻主要由電子或空穴決定，其用作載流子被晶粒間界處存在的大量的界面能級俘獲。但是，當(dāng)在半導(dǎo)體制造工藝中產(chǎn)生具有高擴散系數(shù)的氫時，產(chǎn)生的氫容易到達多晶硅并被界面能級俘獲，從而改變電阻。產(chǎn)生氫的工藝的例子包括金屬電極形成之后在氫環(huán)境下的燒結(jié)步驟和使用氨氣的等離子體氮化物膜的形成步驟。當(dāng)金屬部分與多晶硅電阻器交疊時，可以抑制由于氫擴散導(dǎo)致的多晶硅電阻的變化。
例如，在JP 2002-076281 A中公開了穩(wěn)定多晶硅電阻的方法。
穩(wěn)定多晶硅電阻的方法具有下列問題。即，多晶硅上的金屬部分對半導(dǎo)體制造工藝中除了氫以外的影響多晶硅的因素敏感，其包括熱、應(yīng)力、或由于等離子體而引起的帶電。因此，那些因素通過其上的金屬部分影響了多晶硅，這導(dǎo)致電阻變化。這將在下面參考圖2A來詳細解釋。
假設(shè)將構(gòu)成利用背景技術(shù)中提及的制造方法形成的電阻器的單元電阻器形成為具有恒定面積。在這種情況下，當(dāng)金屬部分與電阻器交疊的面積相同時，如圖2A的電阻器組1，2和3，獲得具有較好精度的電阻比率。但是當(dāng)金屬部分被設(shè)置為與多個電阻器交疊時，如圖2A的電阻器組4或5，發(fā)現(xiàn)電阻器的電阻比率精確度不是恒定的。例如，由于電阻器組1包括一個單元電阻器，以及電阻器組4包括兩個串聯(lián)連接的單元電阻器，從而應(yīng)當(dāng)獲得1∶2的電阻比率。但是，在很多情況下，不能獲得所需的電阻比率，并且得到例如1∶1.7的電阻比率。

發(fā)明內(nèi)容
本發(fā)明要解決上面提及的問題并提供制造具有比傳統(tǒng)方法更精確的比率的多晶硅電阻器的方法。
根據(jù)本發(fā)明，提供一種半導(dǎo)體器件，包括半導(dǎo)體襯底；形成在半導(dǎo)體襯底上的第一絕緣膜；具有相同形狀的多個電阻器，其提供在第一絕緣膜上并且包括具有低濃度雜質(zhì)區(qū)域和高濃度雜質(zhì)區(qū)域的多晶硅；形成在該多個電阻器上的第二絕緣膜；通過第二絕緣膜形成并位于高濃度雜質(zhì)區(qū)域上的接觸孔；連接到接觸孔的金屬布線，用于連接包括多晶硅的該多個電阻器；以及提供在第二絕緣膜上同時覆蓋每個電阻器組的低濃度雜質(zhì)區(qū)域的金屬部分，該電阻器組由單個電阻器和彼此連接的至少兩個電阻器中的一種構(gòu)成，其中低濃度雜質(zhì)區(qū)域在縱向方向上的長度是基于金屬部分的面積和電阻之間的比例關(guān)系計算的。
根據(jù)本發(fā)明，使得半導(dǎo)體器件的電阻比率變得精確，其能夠形成具有更穩(wěn)定的電阻比率的多晶硅電阻器。進一步，采用根據(jù)本發(fā)明的電阻器電路使得根據(jù)電阻器電路的結(jié)構(gòu)將相對精確度抑制到等于或小于0.5％成為可能。此外，不需要改變除低濃度雜質(zhì)區(qū)域以外的構(gòu)成的布局，其防止了由于采用本發(fā)明而引起的制造成本增加。


在附圖中圖1是第一實施例的平面示意圖；圖2A是傳統(tǒng)多晶硅電阻器電路的平面示意圖；圖2B是傳統(tǒng)多晶硅電阻器電路的截面示意圖；以及圖3是示出第二金屬部分的表面面積與電阻比率之間的關(guān)系的曲線圖。
具體實施例方式
下文，將參考附圖描述本發(fā)明的實施例模式。
圖1示出根據(jù)第一實施例形成在半導(dǎo)體器件中的多晶硅電阻器。如同在傳統(tǒng)情況中，由包括低濃度雜質(zhì)區(qū)域104和高濃度雜質(zhì)區(qū)域105的多晶硅103制成的電阻器，其形成在半導(dǎo)體襯底上的絕緣膜之上。通過提供在高濃度雜質(zhì)區(qū)域105之上的接觸孔106，利用第一金屬部分108形成的金屬布線獲得電勢。進一步，多晶硅103與第二金屬部分109交疊。在這種情況下，僅覆蓋單元電阻器的第二金屬部分109沒有與任何地方連接。在此，根據(jù)本發(fā)明，如下所述，通過增加/降低低濃度雜質(zhì)區(qū)域的面積來校正利用傳統(tǒng)技術(shù)布置半導(dǎo)體器件導(dǎo)致的電阻器的電阻比率從較好電阻比率的偏移。
如在傳統(tǒng)技術(shù)的說明中提及的，除了氫，在半導(dǎo)體制造工藝期間影響金屬部分的因素的例子包括，熱、應(yīng)力、和由于等離子體而產(chǎn)生的電荷，通過其影響了半導(dǎo)體制造工藝中的多晶硅。從而，通過其上的金屬部分那些因素影響了多晶硅，其導(dǎo)致電阻的變化，并且這些因素依據(jù)上面部分、即第二金屬部分的面積變化。從而，發(fā)現(xiàn)電阻由于第二金屬部分的面積而變化。
圖3是曲線圖，其示出了假定多晶硅電阻器的電阻被設(shè)置為1時，比率(特別是電阻比率)取決于第二金屬部分的面積。從圖3顯而易見的是，第二金屬部分的面積和多晶硅電阻器的電阻具有比例關(guān)系。因此，增加第二金屬部分的面積可以增加電阻。
本發(fā)明采用通過利用該關(guān)系改變低濃度雜質(zhì)區(qū)域的面積從而獲得恒定電阻的方法。明確的講，在由于過度增加在第二金屬部分的面積而增加電阻的情況下，減小低濃度雜質(zhì)區(qū)域在縱向方向(即，連接兩個端的高濃度雜質(zhì)區(qū)域的方向)上的長度來增加電阻。
除了上述方法以外的方法的例子包括改變電阻器的寬度的方法和改變低濃度雜質(zhì)區(qū)域中的濃度的方法，但本發(fā)明中沒有采用那些方法。這是由于使用改變電阻器的寬度的方法損害了電阻器形狀的連續(xù)性，其導(dǎo)致在多晶硅的蝕刻工藝期間的形狀變化。由于同樣的原因，不通過在縱向方向上改變電阻器的尺寸來調(diào)整電阻。此外，沒有采用對于每個電阻器改變低濃度雜質(zhì)區(qū)域的濃度的方法，因為使用該方法導(dǎo)致步驟數(shù)目增多或者增加了制造成本。
本發(fā)明的特征在于在不改變形狀和電阻器所占據(jù)的面積的情況下來校正電阻的變化。
實施例圖3示出第二金屬部分的面積增加50μm2使電阻比率增加了1％。這建立了下面所描述的表達式。
假設(shè)期望增加的電阻比率是a％，第二金屬部分的面積為A，改變面積之前的低濃度雜質(zhì)區(qū)域的面積是B，并且為了改變電阻比率而改變的低濃度雜質(zhì)區(qū)域的面積是X1。為了使電阻比率增加a％，50乘以a加到A。但是，第二金屬部分的面積在本發(fā)明中沒有改變。因此，方程(A+50·a)∶B＝A∶X1成立，并且X1由方程X1＝A·B/(A+50·a)來表示。進一步，在本發(fā)明中，改變低濃度雜質(zhì)區(qū)域在縱向方向上的長度L，從而改變面積。當(dāng)?shù)蜐舛入s質(zhì)區(qū)域的面積表達為方程X1＝(寬度W)·(為了改變電阻比率而改變的縱向方向上的長度L1)時，得到為了改變電阻比率而改變的縱向方向上的長度L1為L1＝X1/W。
此外，在將電阻比率降低a％的情況下，為了改變電阻比率而改變的低濃度雜質(zhì)區(qū)域的面積X2建立了X2＝A·B/(A-50·a)，從而得到為了改變電阻比率而改變的縱向方向上的長度L2為L2＝X2/W。
將低濃度雜質(zhì)區(qū)域的長度確定為長度L1或L2以由此獲得恒定電阻比率。例如，在具有如圖2B所示的結(jié)構(gòu)的電阻器電路的情況下，具有最大金屬面積的電阻器組5的電阻比電阻器組1增加了大約4％。此外，電阻器組4的電阻比電阻器組1增加了大約2％。為了校正電阻的增加，在示于圖1中的該實施例中，在縱向方向上的電阻器組5的低濃度雜質(zhì)區(qū)域的長度和電阻器組4的低濃度雜質(zhì)區(qū)域的長度分別降低了4％和2％，其實現(xiàn)了電阻器電路的比率精確度的改善。注意圖1中，為了清楚，低濃度雜質(zhì)區(qū)域103的長度沒有基于上面提及的數(shù)值。
不用說，特定電阻器組的低濃度雜質(zhì)區(qū)域應(yīng)當(dāng)由金屬部分覆蓋，以便抑制由于在半導(dǎo)體制造工藝中氫擴散到多晶硅中引起的電阻變化。
權(quán)利要求
1.一種半導(dǎo)體器件，包括半導(dǎo)體襯底；形成在半導(dǎo)體襯底上的第一絕緣膜；設(shè)置在第一絕緣膜上的具有相同形狀的多個電阻器，其由多晶硅制成，并且該多個電阻器中的每一個具有低濃度雜質(zhì)區(qū)域和高濃度雜質(zhì)區(qū)域；設(shè)置在該多個電阻器上的第二絕緣膜；通過第二絕緣膜形成并且位于高濃度雜質(zhì)區(qū)域之上的接觸孔；經(jīng)由該接觸孔連接該多個電阻器的金屬布線，以及；提供在該第二絕緣膜上面同時覆蓋每個電阻器組的低濃度雜質(zhì)區(qū)域的金屬部分，該電阻器組由單個電阻器和彼此連接的至少兩個電阻器中的一種構(gòu)成；以及通過組合該多個電阻器獲得的電阻器電路，其中當(dāng)該金屬部分所占據(jù)的面積增加時，低濃度雜質(zhì)區(qū)域在縱向方向上的長度降低。
2.根據(jù)權(quán)利要求1的半導(dǎo)體器件，其中每當(dāng)金屬部分所占據(jù)的面積增加50μm2時，低濃度雜質(zhì)區(qū)域的長度降低1％。
3.根據(jù)權(quán)利要求1的半導(dǎo)體器件，其中該金屬布線和該金屬部分同時形成。
4.根據(jù)權(quán)利要求2的半導(dǎo)體器件，其中該金屬布線和該金屬部分同時形成。
5.根據(jù)權(quán)利要求1的半導(dǎo)體器件，其中該金屬部分包括與電阻器組交疊的部分，該部分具有固定為與直接在該部分下面的電阻器的電勢相同的電勢。
6.根據(jù)權(quán)利要求2的半導(dǎo)體器件，其中該金屬部分包括與電阻器組交疊的部分，該部分具有固定為與直接在該部分下面的電阻器的電勢相同的電勢。
7.根據(jù)權(quán)利要求3的半導(dǎo)體器件，其中該金屬部分包括與電阻器組交疊的部分，該部分具有固定為與直接在該部分下面的電阻器的電勢相同的電勢。
8.根據(jù)權(quán)利要求4的半導(dǎo)體器件，其中該金屬部分包括與電阻器組交疊的部分，該部分具有固定為與直接在該部分下面的電阻器的電勢相同的電勢。
全文摘要
提供一種可形成具有較好比率精確度的多晶硅電阻器以便設(shè)計具有高精確度的電阻器電路的方法。該方法中，構(gòu)成多晶硅電阻器的低濃度雜質(zhì)區(qū)域在縱向方向上的長度根據(jù)與低濃度雜質(zhì)區(qū)域交疊的金屬部分所占據(jù)的面積而改變，從而在不改變電阻器的外部形狀和占據(jù)的面積的情況下校正電阻的變化。
文檔編號H01L27/04GK1905190SQ200610128558
公開日2007年1月31日 申請日期2006年7月28日 優(yōu)先權(quán)日2005年7月29日
發(fā)明者塚本明子, 原田博文 申請人:精工電子有限公司