專利名稱：形成半導體器件的位線的方法
技術領域：
本發(fā)明涉及一種半導體器件，并且更特別地，涉及一種形成半導體器件中的導電結構的方法。
背景技術：
由于半導體器件在尺寸上縮小，因此來自相鄰導電組件之間的電容器耦合的RC延遲成為了更嚴重的問題。這樣的RC延遲涉及到位線。
在其上形成有包括柵和結區(qū)的各種結構的半導體襯底上沉積第一層間絕緣膜。蝕刻第一層間絕緣膜的區(qū)域以形成接觸孔，通過其暴露出結區(qū)。用多晶硅填充接觸孔以形成接觸插塞。
由摻硼的磷硅酸鹽玻璃(BPSG)制成的第二層間絕緣膜例如沉積在其中形成了接觸插塞的第一層間絕緣膜上。蝕刻第二層間絕緣膜以形成接觸孔(即，位線接觸)，以暴露出接觸插塞。在位線接觸孔中和第二層間絕緣膜上沉積阻擋金屬膜，例如，Ti/TiN膜。阻擋金屬膜覆蓋位線接觸孔。鎢膜沉積在阻擋金屬膜上并填充位線接觸孔，由此形成鎢位線。
阻擋金屬膜用來覆蓋位線接觸孔以用作擴散阻擋層并且還利于位線接觸插塞與第二層間絕緣膜的粘合。然而，阻擋金屬層傾向于比用來填充接觸孔的塊金屬(bulk metal)(例如，鎢或鋁)具有更高的電阻率。
由于半導體器件小型化，因此存儲單元和包括位線和位線接觸孔的器件中所使用的其它元件的線寬也變小。在100納米或更小的半導體器件中，第一層間絕緣膜下的元件(即，源、漏和柵)的圖案尺寸減小。導電線的圖案之間的空間也減少。這些導電線可以是位線、字線、金屬線等等。因此，來自這些導電線的耦合電容的RC延遲更明顯地降低了器件的操作速度。例如，在閃存器件中，鄰近第一位線可能產生耦合電容的導電線可以包括下部字線、相鄰的第二和第三位線、覆蓋的金屬線等等。字線和第一位線由第一層間絕緣膜隔離，然而其間存在第一互電容。
而且，鄰近第一位線的第二和第三位線也由第二層間絕緣膜彼此電隔離，然而其間存在第二互電容。另外，第一位線和覆蓋金屬線也由第三層間絕緣膜彼此電隔離，然而其間存在第三互電容。
在這些耦合電容中，位線圖案的厚度和相鄰位線之間的距離是重要的因素。換句話說，為了減小位線間隙，如果減小位線厚度并加寬相鄰位線之間的距離則是有利的。如果位線的厚度和相鄰位線之間的距離減小，則位線的電阻增大。從而，為了獲得最佳條件，兩個因素都需要考慮。

發(fā)明內容
本發(fā)明提供用于一種半導體器件的制造方法，以減小接觸插塞、通孔插塞或導電線(例如，位線)的阻抗。本發(fā)明的實施例提供形成半導體器件的位線的方法，其中將接觸孔中設置的第一導電層蝕刻到預定深度；形成界面金屬層，然后在該界面金屬上形成位線，由此能夠避免由阻擋金屬層引起的位線電阻增加和電容增加。
本發(fā)明的另一實施例提供形成半導體器件的位線的方法，其中同時形成接觸孔和位線，由此簡化工藝，避免由金屬構圖引起的等離子體損傷，由此提高單元的可靠性。
按照本發(fā)明的觀點，提供一種形成半導體器件的位線的方法，包括下列步驟在其上形成有預定結構的半導體襯底上形成第一層間絕緣膜；形成接觸孔；在該接觸孔內形成第一導電層；將第一導電層蝕刻到預定深度；在蝕刻過的第一導電層上且部分地在該接觸孔內形成界面金屬層；在整個結構上形成第二層間絕緣膜；蝕刻該第二層間絕緣膜使得暴露出界面金屬層；接著沉積第二導電層。
按照一個實施例，半導體器件包括具有柵和在柵的一側的摻雜區(qū)域的襯底；在由絕緣層限定的接觸孔內提供的用來接觸摻雜區(qū)域的金屬插塞，該金屬插塞在接觸孔的側壁接觸該絕緣層；以及在接觸孔內金屬插塞上方提供的界面金屬層。
在另一個實施例中，形成半導體器件的方法包括在第一絕緣層形成孔以暴露在第一絕緣層下提供的導電結構，該孔具有由第一絕緣層限定的側壁；至少在該孔被完全填充之前在該孔內提供第一導電層，該第一導電層直接接觸限定該孔的側壁的第一絕緣層；蝕刻該第一導電層以在該接觸孔中限定凹陷，該凹陷被直接提供在第一導電層上；在該凹陷內提供界面金屬層；在該界面金屬層上形成第二絕緣層；蝕刻該第二層間絕緣層以暴露出界面金屬層；并在暴露出的界面金屬層上沉積第二導電層。用該孔形成接觸插塞或通孔插塞。


圖1A到1E是顯示依照本發(fā)明實施例形成半導體器件的位線的方法的截面圖。
具體實施例方式
將參考附圖聯(lián)系實施例詳細描述本發(fā)明。
應理解，本發(fā)明不限于NAND閃存器件的制造，而是不僅可以應用到采用鑲嵌工藝的DRAM和SRAM，而且可以應用到其它實現(xiàn)精細導電電路連線的器件制造技術。然而，在本發(fā)明中將描述NAND閃存器件作為例子。
參照圖1A，半導體襯底100具有形成于其上的隔離結構(未示出)。該隔離結構由淺溝槽隔離(STI)工藝形成以限定有源區(qū)和場區(qū)。
具有形成在柵兩側的氧化膜間隙壁的柵圖案102形成在半導體襯底100的有源區(qū)上。結區(qū)(源/漏區(qū))104是由進行雜質注入形成。
第一層間絕緣膜106形成在柵和隔離結構上。接觸孔形成在第一層間絕緣膜106中，其部分暴露出結區(qū)104。在該接觸孔內及直接在第一層間絕緣膜106上設置第一導電層108以形成接觸插塞。第一導電層108可以由鎢(W)、鋁(Al)和銅(Cu)中的任何一種或它們的組合形成，也可以由適合的多晶硅形成。
由于第一導電層108直接接觸第一層間絕緣膜106，不在接觸孔的側壁上提供阻擋金屬層(例如，TiN)。該阻擋金屬膜通常具有比塊金屬(第一導電層108)更高的電阻率，所以如果用更多的塊金屬來填充接觸孔則能夠降低接觸插塞的電阻率。
參考圖1B，通過使用對第一導電層108具有高蝕刻選擇性的蝕刻劑的回蝕工藝蝕刻第一導電層108。在該接觸孔內形成接觸插塞109，使得該接觸插塞109的上部表面大約比該接觸孔的上部開口低約100到5000。即，進行該回蝕工藝從而定義在接觸插塞109上方具有100到5000的深度的凹陷111。
參考圖1C，在整個結構上形成界面金屬層110，使得完全填充凹陷111，接著以化學機械拋光工藝平坦化。該界面金屬層110可以由鈦(Ti)或氮化鈦(TiN)形成。在包括界面金屬層110的整個結構上形成第二層間絕緣膜112。
在接觸插塞109和第二層間絕緣膜112之間提供界面金屬層110以避免在后續(xù)退火步驟中第二層間絕緣膜112的“膨脹(blow-up)”或損傷。在接觸孔的側壁上不需要界面金屬層110，這是因為在第二層間絕緣膜112的垂直方向上原子的不同定向。
圖1B和1C的步驟是當單元漏區(qū)和NMOS的接觸插塞形成時的工藝順序。當形成單元源區(qū)和PMOS的位線接觸插塞時，工藝順序改變。即，該接觸孔形成后，直到第一導電層108沉積后，才沉積界面金屬層110。
參考圖1D，在整個結構上形成光致抗蝕劑膜114之后，將光致抗蝕劑膜114蝕刻為預定圖案。使用光致抗蝕劑膜114作為掩模蝕刻第二層間絕緣膜112，暴露出界面金屬層110。從圖中能夠看出，第二層間絕緣膜112的蝕刻寬度做得比界面金屬層110的更大，以包括不對準的誤差容限。
參考圖1E，除去光致抗蝕劑膜114之后，形成第二導電層116使之與界面金屬層110接觸。第二導電層116可以由鎢(W)、鋁(Al)和銅(Cu)中的任何一種或它們的組合形成。
如上所述，按照本發(fā)明的實施例，在接觸孔內形成界面金屬層。本發(fā)明的工藝按照現(xiàn)有的鑲嵌工藝進行。從而，由于能夠同時形成接觸和位線，因此能夠簡化工藝。另外，由于可以避免由金屬圖案化伴隨的干法蝕刻帶來的等離子體損傷，因此能夠提高單元的可靠性。
此外，按照本發(fā)明的實施例，當蝕刻埋在接觸孔里的第一導電層以形成預定深度的凹陷之后，在凹陷中形成界面金屬層并且在界面金屬層上形成位線，由此可以保持在精細線寬的位線之間的層間絕緣膜的厚度不變。從而，可以避免由阻擋金屬層導致的位線電阻值的增加和電容值的增加。
盡管已經以具體實施例對本發(fā)明進行了描述，但是應理解本發(fā)明并不限于已經揭露的實施例。例如，本發(fā)明可以用于形成通孔插塞，也可以用于形成接觸插塞。各種修改和等效的配置均包含在所附權利要求的精神和范圍之內。
權利要求
1.一種形成半導體器件的方法，包括在設置于半導體襯底之上的第一層間絕緣層中形成接觸孔；在該接觸孔內設置第一導電層至少直到該孔被填滿；蝕刻該第一導電層從而在該接觸孔內定義凹陷，該凹陷被直接設置在第一導電層上；以及在該凹陷內設置界面金屬層從而形成接觸插塞。
2.如權利要求1所述的方法，其中該第一導電層包括金屬單質。
3.如權利要求1所述的方法，其中該凹陷具有100到5000的深度，設置在該接觸孔內的第一導電層是接觸該半導體襯底的摻雜區(qū)域的接觸插塞。
4.如權利要求1所述的方法，其中該界面金屬層包括鈦(Ti)或氮化鈦(TiN)。
5.如權利要求1所述的方法，還包括在該接觸孔內設置該第一導電層之后進行化學機械拋光工藝的步驟。
6.如權利要求1所述的方法，其中該第一導電層選自鎢(W)、鋁(Al)和銅(Cu)或它們的組合。
7.如權利要求1所述的方法，進一步包括；在界面金屬層上形成第二層間絕緣層；蝕刻該第二層間絕緣層從而暴露出界面金屬層；以及在暴露出的界面金屬層上沉積第二導電層從而形成位線。
8.如權利要求7所述的方法，其中該第二層間絕緣層的蝕刻寬度設置得比界面金屬層的更大從而避免不對準。
9.如權利要求7所述的方法，其中該第二導電層選自鎢(W)、鋁(Al)和銅(Cu)或它們的組合。
10.一種形成半導體器件的方法，包括在第一絕緣層中形成孔從而暴露設置在該第一絕緣層下的導電結構，該孔具有由該第一絕緣層限定的側壁；在該孔內設置第一導電層至少直到該孔被填滿；蝕刻該第一導電層從而在該接觸孔內限定凹陷；在該凹陷中提供界面金屬層；在該界面金屬層上形成第二絕緣層；蝕刻該第二層間絕緣層從而暴露出該界面金屬層；以及在該暴露出的界面金屬層上沉積第二導電層。
11.如權利要求10所述的方法，其中該孔被用來形成接觸插塞并且該導電結構是在半導體襯底上限定的摻雜區(qū)域。
12.如權利要求10所述的方法，其中該孔被用來形成通孔插塞并且該導電結構是導電層。
13.一種半導體器件，包括具有柵和在該柵的一側的摻雜區(qū)域的襯底；金屬插塞，設置在由絕緣層限定的接觸孔中從而接觸該摻雜區(qū)域，該金屬插塞接觸在該接觸孔的側壁處的絕緣層；以及界面金屬層，設置在該接觸孔內和該金屬插塞上。
全文摘要
本發(fā)明涉及形成半導體器件的方法，包括在設置在半導體襯底上的第一層間絕緣層內形成接觸孔。該接觸孔具有由第一層間絕緣層限定的側壁。在接觸孔內提供第一導電層。該第一導電層直接接觸限定該接觸孔側壁的第一層間絕緣層。蝕刻第一導電層以在該接觸孔內限定凹陷，該凹陷被直接提供在第一導電層上。在該凹陷內提供界面金屬層。在該界面金屬層上形成第二層間絕緣層。蝕刻該第二層間絕緣層以暴露出界面金屬層。在暴露出的界面金屬層上沉積第二導電層以形成位線。
文檔編號H01L23/522GK1897249SQ20061012850
公開日2007年1月17日 申請日期2006年7月7日 優(yōu)先權日2005年7月7日
發(fā)明者安正烈, 李錫奎 申請人:海力士半導體有限公司