專利名稱：平坦化研磨法和半導體裝置的制造方法
技術領域：
本發(fā)明涉及半導體制造過程中采用的平坦化研磨法和半導體裝置的制 造方法。
背景技術：
在半導體裝置即所謂的半導體集成電路的制造過程中，在形成淺溝隔 離(shallow trench isolation)(STI)區(qū)作為半導體集成電路元件隔離區(qū)的步驟 中，廣泛采用化學機械研磨(chemical mechanical polishing)(CMP)技術作為表 面平坦化技術。通常，以圖6所示的方式形成半導體裝置中的STI區(qū)。
首先，如圖6A所示，在硅半導體基板1的表面上沉積氮化硅(SiN)膜2。 接著，利用光刻技術在該氮化硅膜2上形成抗蝕劑掩模(未示出)。該抗 蝕劑掩模具有所需的圖案，與將形成的STI區(qū)相對應的區(qū)域為鏤空部分。 接著參考圖6B,通過經(jīng)由該抗蝕劑掩模進行干法刻蝕，對所述氮化硅膜2 進行圖案化，并利用所述氮化硅膜2作為刻蝕掩模，通過干法刻蝕在所述 硅基板1上形成具有所需圖案的溝道3。形成有氮化硅膜2的區(qū)域隨后將作 為元件形成區(qū)。
接著，參考圖6C，通過化學蒸鍍(CVD)將二氧化硅(Si02)膜4填覆在溝 道3中。在填覆過程中，二氧化硅膜4同時還沉積在溝道3以外的基板表 面(即氮化硅膜2)上。
接著，如圖6D所示，通過CMP，研磨并除去沉積在溝道3以外的基 板表面上的二氧化硅(Si02)膜。由此通過在溝道3中填覆二氧化硅膜4形成 STI區(qū)(元件隔離區(qū))5。在隨后的步驟中，除去氮化硅膜2，隨后在已除去氮 化硅膜2的區(qū)域形成所需的半導體元件。
近來半導體元件集成度的提高要求形成STI區(qū)5的CMP處理(所謂的STI-CMP工藝)具有更高的平坦化性能(planarizationperformance)。然而，相 關領域中用于氧化物膜研磨的二氧化硅類漿料正變得無法滿足所要求的性 能。這是因為在半導體晶面上其上形成有凸狀二氧化硅膜4的氮化硅膜2 的面積率(即隨后將作為元件形成區(qū)的區(qū)域的面積率)不均一。在氮化硅膜2 面積率高的區(qū)域，沉積高的凸狀二氧化硅膜4a。在氮化硅膜2面積率低的 區(qū)域，沉積低的凸狀二氧化硅膜4b。
具體而言，凸起部分面積率高的區(qū)域中的二氧化硅膜4a的研磨-除去完 成時，由于二氧化硅膜4與氮化硅膜2的選擇比，凸起部分面積率低的區(qū) 域周圍的溝道3中的二氧化硅膜4被過度研磨。這種過度研磨造成如圖6E 所示的所謂的碟狀沉陷(dishing),從而使平坦度劣化。平坦度劣化導致半導 體元件的可靠性和成品率下降。
作為改善STI-CMP工藝平坦度的方法，已知研磨法采用含二氧化鈰 (Ce02)磨粒和添加劑(所謂的表面活性劑)的二氧化鈰類漿料。在該方法中， 在待研磨面上的凸起部分，研磨時的壓力集中導致添加劑脫出，從而進行 研磨。相反，在外加壓力低的凹陷部分，吸附在凹陷部分的添加劑抑制了 研磨。即，該方法旨在選擇性地對凸起部分進行研磨，從而得到高度平坦 化的研磨面。該二氧化鈰類漿料不僅在平坦度方面優(yōu)于二氧化硅類漿料， 而且在研磨速率和選擇比方面也優(yōu)于二氧化硅類漿料。
例如特開2004-14624號公報(此后稱作專利文獻l)中公開了采用二氧 化鈰磨粒的高平坦化研磨方法。在該方法中，使用CMP研磨液(研磨漿)， 所述CMP研磨液含二氧化鈰顆粒和對氮化硅膜具有選擇性吸附能力的表面 活性劑，利用表面活性劑所造成的降低氮化硅膜研磨速率的效果，進行高 平坦化研磨。

發(fā)明內(nèi)容
然而，對于使用二氧化鈰類漿料的STI-CMP工藝，由于受元件形成區(qū) 密度差的影響，仍難以獲得高度平'坦^的研磨面。以下將參考圖7A和7B 對該問題進行詳細說明。該說明將涉及使用下述二氧化鈰類漿料的情況， 即含有二氧化鈰磨粒12和作用于所述磨粒12的表面活性劑13的二氧化鈰 類漿料，具體而言，含有對凹陷部分3的二氧化硅膜4的膜表面具有保護 作用的表面活性劑13的二氧化鈰類漿料。如圖7A和7B所示，當使用二氧化鈰類漿料并將研磨襯墊(polishing pad)ll壓在待研磨面上開始進行研磨 時，高的壓力施加在凸起部分4a上，從而將表面活性劑13從凸起部分4a 除去。由此，對凸起部分4a進行選擇性研磨，進而實現(xiàn)待研磨面的平坦化。 然而，在使用二氧化鈰類漿料的情況下，二氧化硅膜4的研磨速率高于氮 化硅膜2的研磨速率。因而，特別是在元件隔離區(qū)5面積大的地方明顯出 現(xiàn)碟狀沉陷6，從而造成平坦度劣化。另外，二氧化鈰類漿料還存在與二氧化硅類漿料相比造成更多劃痕的 問題。特別是，如果在元件形成區(qū)產(chǎn)生劃痕并且劃痕達到下面的Si基板， 那么成品率成問題地下降。需要本發(fā)明提供能夠使基于CMP的研磨提供更高平坦度的平坦化研 磨方法，以及利用該平坦化研磨方法制造半導體裝置的方法。根據(jù)本發(fā)明的實施方案，提供將待研磨晶片研磨為平坦表面的平坦化 研磨方法。該方法包括以下步驟通過使用研磨漿將待研磨面研磨為平坦 表面，所述研磨漿含有磨粒和經(jīng)表面包覆而被包封的表面活性劑。在該平坦化研磨方法中，待研磨面為氧化物膜是優(yōu)選的。根據(jù)本發(fā)明的另一實施方案，提供半導體裝置的制造方法。該方法包 括以下步驟為形成作為元件隔離區(qū)的STI區(qū)，使用研磨漿將沉積在半導 體基板溝道以外的區(qū)域上的氧化物膜研磨為平坦表面，所述研磨漿含有磨 粒和經(jīng)表面包覆而被包封的表面活性劑。在所述方法中，通過包覆研磨漿中所含的表面活性劑的表面，對所述 表面活性劑進行包封。從而，通過破壞包封膜(capsule),表面活性劑僅選擇 性地供給應受表面活性劑保護的低的區(qū)域。相反，在其它區(qū)域，沒有破壞 包封膜，從而未提供保護作用，k而經(jīng)受研磨。所述特征使得能夠?qū)崿F(xiàn)高 平坦化研磨。在根據(jù)本發(fā)明 一種實施方案的平坦化研磨方法中，隨著對待研磨晶片 平面進行研磨，表面活性劑直接作用于待研磨面，從而可實現(xiàn)高平坦化研磨。在根據(jù)本發(fā)明另一實施方案的半導體裝置的制造方法中，隨著對待研 磨晶片平面進行研磨，表面活性劑直接作用于待研磨面，從而可實現(xiàn)不受 元件形成區(qū)密度差影響的高平坦化研磨。


圖1為本發(fā)明實施方案所用的CMP設備示意性結構的結構圖； 圖2為經(jīng)包封的表面活性劑的截面示意圖；圖3A 3C為本發(fā)明一種實施方案的平坦化研磨方法和利用該研磨方法 制造半導體裝置的方法的制造步驟圖；圖4D 4G為根據(jù)該實施方案的平坦化研磨方法和利用該研磨方法制造 半導體裝置的方法的制造步驟圖；圖5為本發(fā)明另一實施方案的平坦化研磨方法和利用該研磨方法制造 半導體裝置的方法的中間狀態(tài)的步驟圖；圖6A 6E為利用相關領域的平坦化研磨方法制造半導體裝置的方法實 例的制造步驟圖；和圖7A和7B為相關領域的研磨狀態(tài)的說明圖。
具體實施方式
以下將參考

本發(fā)明的實施方案。應當注意的是本發(fā)明的實施 方案不限于以下范例。在以下說明中，所述實施方案用于制造半導體裝置，具體而言，用于 制造所謂的半導體集成電路，特別是為形成基于半導體集成電路用STI的 元件隔離區(qū)通過CMP平坦化研磨氧化物膜。在所述實施方案中，作為一種實例，被研磨膜為高密度等離子體Si02膜。圖1顯示所述實施方案研磨所用的普通CMP設備的示意性結構。該 CMP設備21具有可繞轉軸22旋轉的壓磨板(platen)23,將研磨襯墊24設置 在該壓磨板23上。在研磨襯墊24之上，設置用于供給所述實施方案的研 磨漿25的漿料進給管26。使將經(jīng)受平坦化研磨的研磨目標體，即本實例中 的半導體晶片27的待研磨面緊貼研磨襯墊24。利用所需的載荷使研磨頭 28緊貼半導體晶片27的背面。在向半導體晶片27施加所需的載荷的同時， 使研磨頭28與半導體晶片17—起圍繞軸29旋轉。如圖3A所示，作為待研磨晶片的半導體晶片27的結構與圖6C所示 的上述結構相同。具體而言，在硅半導體基板27a的表面上沉積氮化硅(SiN) 膜31，利用光刻技術在所述氮化石圭膜31上形成抗蝕劑掩模，該抗蝕劑掩模 具有基于所需圖案的鏤空部分。接著，通過經(jīng)由該抗蝕劑掩模進行干法刻蝕，對所述氮化硅膜31進行圖案化，并利用所述氮化硅膜31作為刻蝕掩 模，在所述硅基板27a上形成基于所需圖案的溝道32。在與作為元件隔離 區(qū)的STI區(qū)相對應的位置處形成所述溝道32。接著，以填覆在溝道32中的 方式，通過CVD在整個基板表面上沉積二氧化硅(SK)2)膜33。以這種方式， 根據(jù)氮化硅膜31的面積率差異，形成具有二氧化硅膜凸起部分33a和33b 的半導體晶片27，即面積率高且高的凸起部分33a和接近凸起部分33a并 且面積率低且低的凸起部分33b。接著，以下將對本發(fā)明一種實施方案的采用圖1的CMP設備21的平 坦化研磨方法和半導體裝置的制造方法進行說明，在所述半導體裝置的制 造方法中，通過使用所述平坦化研磨方法對半導體晶片27進行平坦化研磨 /人而形成STI區(qū)。在本實施方案中，如圖3A所示，首先，使上述半導體晶片27的待研 磨面緊貼CMP設備21的研磨襯墊24。接著，如圖3A和3B所示，以下述方式開始研磨本實施方案的研磨 漿25通過漿料進給管26落在研磨襯墊24上并且由研磨頭28固定的半導 體晶片27的待研磨面壓在研磨襯墊24上從而向半導體晶片27施加載荷。 研磨漿25包含二氧化鈰磨粒(未示出)和經(jīng)表面包覆而被包封的表面活性劑 36(由白圈表示)。該表面活性劑對將被研磨的二氧化硅膜33具有保護作用。 如圖2所示，通過以包覆壁35覆蓋表面活性劑37，形成所述經(jīng)包封的表面 活性劑36。稍后將對漿料的具體組成進行描述。在圖3A的狀態(tài)下，由于在研磨襯墊24上提供了研磨漿25，使得經(jīng)包 封的表面活性劑36附著在整個待研磨面上，包括凸起部分33a和33b。接著，在圖3B的狀態(tài)下，附著在待研磨面上的凸起部分33a和33b上 的經(jīng)包封的表面活性劑36與研磨村墊24接觸，從而被研磨襯墊24推出， 使得脫出的表面活性劑36附著在待研磨面的凹陷部分33c上。接著，如圖3C所示，對凸起部分進行研磨。在研磨中，快速研磨面積 率小且低的凸起部分33b。因而，如放大圖A所示，壓力和剪切力施加在 存在于凹陷部分附近的經(jīng)包封的表面活性劑36上。從而，如圖4D所示，壓力和剪切力將包封膜破壞，從而使表面活性劑 37(由黑圈表示)排出。如圖4E所示，在對凸起部分33a進行研磨的過程中，凹陷部分33c受到表面活性劑37保護，從而使對凹陷部分33c的研磨得到抑制。如圖4F所示，隨著對凸起部分33a進行研磨，包封膜被破壞，繼而使 表面活性劑37發(fā)揮作用。因而，如圖4G所示，最終在整個區(qū)域?qū)崿F(xiàn)平坦 化研磨，而無關氮化硅膜31面積率的差異，即元件形成區(qū)的密度差，當?shù)?化硅膜31暴露出來時所述平坦化研磨處理完成。從而，得到平坦度高的研 磨面。以這種方式，形成良好的STI區(qū)38,而沒有出現(xiàn)碟狀沉陷。此后，除去氮化硅膜31，然后在去除氮化硅膜31而產(chǎn)生的元件形成區(qū) 中形成所需的半導體元件，從而得到所需的半導體裝置。在圖3A 4G所示的工藝中，通過一次研磨處理，實現(xiàn)平坦化研磨直到 氮化硅膜31暴露出來。然而，也可通過兩次處理實現(xiàn)平坦化研磨。接著，以下將對根據(jù)本發(fā)明另一實施方案通過兩次研磨處理實現(xiàn)平坦 化的平坦化研磨方法和利用該平坦化研磨方法制造半導體裝置的方法進行 說明。在本實施方案中，使用向二氧化鈰類漿料添加經(jīng)包封的表面活性劑 所制得的研磨漿，進行第一研磨處理，直到待研磨面上的二氧化硅膜33凸 起部分33a和33b平坦化。具體而言，本實施方案的工藝經(jīng)上述圖4F的步 驟進入圖5的步驟，在圖5的步驟中二氧化硅膜33平坦化。接著，進行第 二研磨處理，直到氮化硅膜31暴露出來，從而完成上述圖4G狀態(tài)的高平 坦化研磨?？蓛H使用未添加表面活性劑的研磨漿，進行第二研磨處理。在第二研 磨處理中，待研磨面已平坦化且剩余膜薄。因而，在沒有表面活性劑的情 況下，可以保持高平坦化研磨面的方式完成研磨(見圖4G)。在第二研磨處 理中，可使用與第一處理所用漿料相同的二氧化鈰類漿料?；蛘?，可使用 二氧化硅類、氧化鋁類或硝酸鐵類漿料。就劃痕而言，特別期望使用二氧 化硅類漿料完成研磨。接著，以下將對具體研磨方法進行描述，所述方法采用含有經(jīng)包覆而 被包封的表面活性劑的研磨漿。在該方法中，預先在研磨漿中添加所需量(在 本實施例中為2 wt。/。)的經(jīng)包封的表面活性劑，以向待研磨晶片提供研磨漿 的方式，經(jīng)研磨襯墊在下述條件下進行研磨。[研磨條件]壓磨板轉速100 rpm 研磨頭轉速107 rp研磨壓力300 hPa研磨襯墊調(diào)節(jié)器的條件外部(Ex-situ) 二氧化鈰類漿料(含2 wt。/。表面活性劑)的流速200 cc/min 二氧化鈰顆粒的直徑即二氧化鈰(Ce02)的粒徑可為50 nm~250 nm。 盡管在本實施例中采用酸性二氧化鈰類漿料作為研磨漿，但也可使用 二氧化硅類漿料、氧化鋁類漿料、硝酸鐵類漿料等代替二氧化鈰類漿料。 期望經(jīng)包封的表面活性劑的添加量為0.1~10wt%。在該濃度范圍內(nèi)產(chǎn)生良 好的研磨特性(平坦度、研磨速率)。作為供給經(jīng)包覆的表面活性劑的方法，可采用預先將經(jīng)包覆的表面活 性劑混合在研磨漿中并供給所得漿料的方法。作為另一種方法，經(jīng)包覆的 表面活性劑水溶液可與研磨漿分開供給?；蛘撸┙o表面活性劑水溶液的 表面活性劑進給管可與漿料進給管連通以供給經(jīng)包覆的表面活性劑。作為被包封的表面活性劑物質(zhì)，使用對氧化物膜的研磨具有抑制作用 的物質(zhì)。在本方法中，使用烷基苯磺酸鹽作為表面活性劑?；蛘撸缈?使用下述物質(zhì)中的任一種脂肪酸鈉鹽、烷基硫酸鹽、硫酸酯鹽、脂肪酸 鉀鹽、聚氧乙烯硫酸烷基醚酯(polyoxyethylene alkyl ether sulfate),脂肪酸酯、 a-烯烴磺酸酯、單烷基磷酸酯鹽、鏈烷磺酸鹽、氨基酸、聚丙烯酸酯、聚丙 烯酸銨鹽、聚羧酸銨鹽、磺基丁二酸二酯鹽、氫氯化烷基胺和磺酸烷基醚 酯。作為用于包封的包覆材料，使用包覆過程中易于處理且不改變表面活 性劑和研磨漿的物質(zhì)。在本方法中，使用聚氨酯樹脂。或者，可使用下述 聚合物材料中的任一種，只要該物質(zhì)不與表面活性劑和漿料反應結合聚 苯乙烯樹脂、聚酯樹脂、聚脲樹脂、聚酰胺樹脂、聚乙烯樹脂、聚乙烯醇 樹脂、聚碳酸酯樹脂、蜜胺樹脂、脲醛樹脂和明膠。表面活性劑分子的大小為約2 nm~3 nm 。經(jīng)包覆的表面活性劑的大小可 為約10nm 5000nm。術語"經(jīng)包封的表面活性劑"包括經(jīng)包覆的單體表面 活性劑和包覆多個單體表面活性劑的集合體所得到的物質(zhì)。對包覆膜相對 經(jīng)包封的表面活性劑的厚度進行設計，使包覆膜具有可被研磨時施加在膜 上的研磨力和剪切力破壞的機械強皮。即，使包覆膜的機械強度等于或低 于研磨壓力和剪切力造成的機械強度。包覆表面活性劑的方法大致分為化學法、物理化學法和機械法。所述實施方案的表面活性劑包覆方法的實例包括無縫包封、界面聚合、原位聚合、液中干燥(drying-in-liquid)、凝聚、噴霧干燥和千法混合。特別是，作 為包覆液體表面活性劑的方法，可采用界面聚合、原位聚合、凝聚、無縫包封等。1. 化學法(通過化學反應形成包覆膜)在界面聚合中，同時由分散相和分散介質(zhì)供給獨立單體，從而通過分 散相表面上即界面上的聚合反應形成包覆膜。在原位聚合中，僅由分散相或分散介質(zhì)中的任一種供給單體和其它反 應劑，從而通過核心物質(zhì)表面上的聚合反應形成包覆膜。2. 物理化學法(通過析出、凝固或其它現(xiàn)象形成包覆膜) 在凝聚中，核心物質(zhì)分散在溶液中，該溶液中溶有將作為包覆材料的樹脂，從而通過樹脂在核心物質(zhì)周圍析出形成包覆膜。在液中干燥中，通過將含有核心物質(zhì)的包覆材料溶液分散在液體介質(zhì) 中，制得乳液，從而通過減壓或加熱除去溶劑形成包覆膜。3. 機械法(機械形成包覆膜)在噴霧干燥中，加入核心物質(zhì)，將包覆材料溶液轉變?yōu)閲婌F狀而排出 到熱風中，從而通過蒸發(fā)溶有包覆材料的液體形成包覆膜。4. 其它方法在無縫包封中，通過使用下落時由于表面張力而變?yōu)榍驙畹囊后w物質(zhì) 形成無縫包覆膜。在根據(jù)上述實施方案的平坦化研磨方法和半導體裝置制造方法中，使 用添加有經(jīng)包覆的表面活性劑的研磨漿。因而，隨著對被研磨晶面進行研 磨，作為添加劑的表面活性劑直接選擇性地作用于待研磨面。由此能夠?qū)?現(xiàn)高精度和高效率的高平坦化研磨,而不受元件形成區(qū)密度差的影響，從 而提高半導體元件的可靠性和成品率。另外，可將表面活性劑的用量控制 到必要的最小值，從而可降低半導體裝置的制造成本。通過使用研磨漿實現(xiàn)所述實施方案的平坦化研磨方法，所述研磨漿含 有磨粒和經(jīng)表面包覆而被包封的表面活性劑。在該研磨方法中，在待研磨 面上的凸起部分平坦化的同時，研磨壓力和剪切力施加在附著在凸起部分 附近的凹陷部分上的經(jīng)包封的表面活性劑上。由此，包覆膜被破壞，因而 排出表面活性劑，從而排出的表面活性劑選擇性地抑制所述附近區(qū)域的研磨。在晶面中，隨著對凸起部分進行研磨，表面活性劑繼而發(fā)揮作用。由 此能夠?qū)崿F(xiàn)高平坦化研磨，而不受元件形成區(qū)密度差的影響，從而提高半 導體元件的可靠性和成品率。在上述專利文獻l中，表面活性劑根據(jù)待研磨面的膜的種類選擇性地 發(fā)揮作用。相反，在所述實施方案中，隨著取決于圖案密度差的研磨的進 行，表面活性劑發(fā)揮作用。因而，在穿過待研磨面露出不同的材料(例如當待研磨面由Si02構成時，SiN為不同的材料)之前，可對整個區(qū)域由相同材料組成的待研磨面進行平坦化，從而可實現(xiàn)平坦度更高的研磨。另外，由 于高平坦化研磨完成時剩余膜薄，也可使用例如二氧化硅類漿料實現(xiàn)保持 高平坦度的最終研磨而包括較少的劃痕。由此可減少二氧化鈰漿料所面臨 的劃痕問題，從而提高研磨處理的自由度。在上述實施例中，所述實施方案的平坦化研磨方法用于研磨半導體晶 片。然而，所述方法還可用于研磨其它待研磨面為氧化物膜的基板(晶片)。本領域技術人員應當理解的是，只要在所附權利要求或其等價物的范 圍內(nèi)，可根據(jù)設計要求和其它因素進行各種改進、組合、亞組合和改變。
權利要求
1.將待研磨晶片研磨為平坦表面的平坦化研磨方法，該方法包括以下步驟通過使用研磨漿將待研磨面研磨為平坦表面，所述研磨漿含有磨粒和經(jīng)表面包覆而被包封的表面活性劑。
2. 根據(jù)權利要求1的平坦化研磨方法，其中待研磨面為氧化物膜。
3. 根據(jù)權利要求2的平坦化研磨方法，其中使用含二氧化鈰顆粒作為 磨粒的二氧化鈰類研磨漿。
4. 根據(jù)權利要求2的平坦化研磨方法，其中所述表面活性劑作用于將 被研磨的氧化物膜。
5. 根據(jù)權利要求2的平坦化研磨方法，其中所述氧化物膜為二氧化硅 膜，該二氧化硅膜形成在基板中的溝道和所述溝道之外的底層氮化硅膜上， 并且所述表面活性劑作用于該二氧化硅膜。
6. 根據(jù)權利要求2的平坦化研磨方法，其中使用第一研磨漿進行研磨 直到待研磨面上的凸起部分平坦化，所述第一研磨漿含磨粒和經(jīng)表面包覆 而被包封的表面活性劑，并使用不含表面活性劑的第二研磨漿進行后續(xù)研 磨。
7. 根據(jù)權利要求1的平坦化研磨方法，其中經(jīng)包封的表面活性劑的包 覆膜的機械強度等于或低于研磨壓力和剪切力造成的機械強度。
8. 制造半導體裝置的方法，該方法包括以下步驟為形成作為元件隔 離區(qū)的淺溝隔離區(qū)，通過使用研磨漿，將沉積在半導體基板溝道以外的區(qū) 域上的氧化物膜研磨為平坦表面，所述研磨漿含磨粒和經(jīng)表面包覆而被包 封的表面活性劑。
9. 根據(jù)權利要求8的半導體裝置制造方法，其中溝道以外區(qū)域上的氧 化物膜沉積在氮化物膜形成的底層膜上。
10. 根據(jù)權利要求8的半導體裝置制造方法，其中使用含二氧化鈰顆 粒作為磨粒的二氧化鈰類研磨漿。
11. 根據(jù)權利要求8的半導體裝置制造方法，其中所述表面活性劑作 用于將被研磨的氧化物膜。
12. 根據(jù)權利要求8的半導體裝置制造方法，其中使用第一研磨漿進 行研磨直到氧化物膜待研磨面的凸起部分平坦化，所述第一研磨漿含磨粒和經(jīng)表面包覆而被包封的表面活性劑，并使用不含表面活性劑的第二研磨 漿進行后續(xù)研磨。
13.根據(jù)權利要求8的半導體裝置制造方法，其中經(jīng)包封的表面活性 劑的包覆膜的機械強度等于或低于研磨壓力和剪切力造成的機械強度。
全文摘要
本發(fā)明披露將待研磨晶片研磨為平坦表面的平坦化研磨方法，該方法包括以下步驟通過使用研磨漿將被研磨面研磨為平坦表面，所述研磨漿含有磨粒和經(jīng)表面包覆而被包封的表面活性劑。
文檔編號B24B37/00GK101239453SQ20081000487
公開日2008年8月13日 申請日期2008年2月5日 優(yōu)先權日2007年2月8日
發(fā)明者藤井美香 申請人:索尼株式會社