技術(shù)特征：
1.一種柵壓自舉異或/同或電路，其特征在于包括柵壓自舉同或產(chǎn)生電路和反相器，所述的柵壓自舉同或產(chǎn)生電路包括第一PMOS管、第二PMOS管、第一NMOS管、第二NMOS管、第三NMOS管和第四NMOS管，所述的第一PMOS管的源極與外部電源的正極相連，所述的第一PMOS管的漏極與所述的第二PMOS管的源極相連，所述的第一PMOS管的柵極分別與所述的第一NMOS管的源極及所述的第三NMOS管的源極相連，所述的第二PMOS管的襯底與外部電源的正極相連，所述的第二PMOS管的柵極分別與所述的第二NMOS管的源極及所述的第四NMOS管的源極相連，所述的第二PMOS管的漏極分別與所述的第一NMOS管的漏極、所述的第二NMOS管的漏極及所述的反相器的輸入端相連，所述的第二PMOS管的漏極作為柵壓自舉異或/同或電路的同或輸出端，所述的反相器的輸出端作為柵壓自舉異或/同或電路的異或輸出端，所述的第一NMOS管的柵極與所述的第四NMOS管的漏極相連，所述的第一NMOS管的襯底接地，所述的第三NMOS管的柵極與外部電源的正極相連，所述的第三NMOS管的漏極與所述的第二NMOS管的柵極相連，所述的第二NMOS管的襯底接地，所述的第四NMOS管的柵極與外部電源的正極相連。2.根據(jù)權(quán)利要求1所述的一種柵壓自舉異或/同或電路，其特征在于所述的反相器包括第三PMOS管和第五NMOS管，所述的第三PMOS管的柵極分別與所述的第二PMOS管的漏極及所述的第五NMOS管的柵極相連，所述的第三PMOS管的源極與外部電源的正極相連，所述的第三PMOS管的漏極與所述的第五NMOS管的漏極相連，所述的第三PMOS管的漏極作為柵壓自舉異或/同或電路的異或輸出端，所述的第五NMOS管的源極接地。3.使用權(quán)利要求2所述的柵壓自舉異或/同或電路組成的柵壓自舉一位全加器，其特征在于包括柵壓自舉異或/同或電路、求和信號產(chǎn)生電路和進(jìn)位信號產(chǎn)生電路，所述的求和信號產(chǎn)生電路包括第四PMOS管、第五PMOS管、第六NMOS管和第七NMOS管，所述的進(jìn)位信號產(chǎn)生電路包括第六PMOS管、第七PMOS管、第八NMOS管和第九NMOS管，所述的第四PMOS管的柵極分別與所述的第三PMOS管的漏極、所述的第五PMOS管的源極、所述的第八NMOS管的柵極及所述的第七PMOS管的柵極相連，所述的第四PMOS管的源極分別與所述的第六NMOS管的源極、所述的第七NMOS管的柵極、所述的第五PMOS管的柵極、所述的第六PMOS管的源極及所述的第八NMOS管的源極相連，所述的第四PMOS管的源極作為柵壓自舉一位全加器的進(jìn)位輸入端，所述的第六NMOS管的襯底接地，所述的第四PMOS管的漏極分別與所述的第六NMOS管的漏極、所述的第七NMOS管的漏極及所述的第五PMOS管的漏極相連，所述的第四PMOS管的漏極作為柵壓自舉一位全加器的求和輸出端，所述的第四PMOS管的襯底與外部電源的正極相連，所述的第五PMOS管的襯底與外部電源的正極相連，所述的第六NMOS管的柵極分別與所述的第七NMOS管的源極、所述的第二PMOS管的漏極、所述的第六PMOS管的柵極及所述的第九NMOS管的柵極相連，所述的第七NMOS管的襯底接地，所述的第七PMOS管的源極分別與所述的第九NMOS管的源極及所述的第三NMOS管的源極相連，所述的第六PMOS管的漏極分別與所述的第八NMOS管的漏極、所述的第七PMOS管的漏極及所述的第九NMOS管的漏極相連，所述的第六PMOS管的漏極作為柵壓自舉一位全加器的進(jìn)位輸出端，所述的第六PMOS管的襯底及所述的第七PMOS管的襯底均與外部電源的正極相連，所述的第八NMOS管的襯底與所述的第九NMOS管的襯底均接地。4.根據(jù)權(quán)利要求3所述的柵壓自舉一位全加器，其特征在于所述的第一PMOS管的溝道長度、所述的第二PMOS管的溝道長度、所述的第三PMOS管的溝道長度、所述的第四PMOS管的溝道長度、所述的第五PMOS管的溝道長度、所述的第六PMOS管的溝道長度、所述的第七PMOS管的溝道長度、所述的第一NMOS管的溝道長度、所述的第二NMOS管的溝道長度、所述的第三NMOS管的溝道長度、所述的第四NMOS管的溝道長度、所述的第五NMOS管的溝道長度、所述的第六NMOS管的溝道長度、所述的第七NMOS管的溝道長度、所述的第八NMOS管的溝道長度和所述的第九NMOS管的溝道長度均為SMIC130nm標(biāo)準(zhǔn)工藝下或PTM90nm標(biāo)準(zhǔn)工藝下或PTM45nm標(biāo)準(zhǔn)工藝下的最小溝道長度的1～1.2倍。