相關(guān)申請(qǐng)的交叉引用

2015年12月24日提交的日本專利申請(qǐng)no.2015-250866的公開(kāi)(包括說(shuō)明書(shū)、附圖和摘要)通過(guò)引用將其整體并入本文。

本發(fā)明涉及半導(dǎo)體裝置制造方法和半導(dǎo)體晶片。更具體的，本發(fā)明涉及一種在半導(dǎo)體晶片的主平面上制造各自在其中具有多個(gè)突起電極的半導(dǎo)體裝置的改進(jìn)方法。

背景技術(shù)：

日本未經(jīng)審查的專利申請(qǐng)公開(kāi)no.2007-36129描述了一種技術(shù)，其中，以如下方式從劃線中移除鈍化膜：鈍化膜在離晶片外圍數(shù)毫米的區(qū)域上保持完整，使得劃線與保護(hù)帶之間的間隙在到達(dá)晶片外圍之前是閉合的。

日本未經(jīng)審查的專利申請(qǐng)公開(kāi)no.hei11(1999)-45868描述了一種技術(shù)，其中在形成有不能構(gòu)成產(chǎn)品芯片的不完整偽芯片的偽芯片區(qū)中，形成與產(chǎn)品芯片區(qū)中的組件具有相同圖案的組件，從而提高了化學(xué)機(jī)械拋光(cmp)工藝留下的拋光膜的厚度的均一性。

技術(shù)實(shí)現(xiàn)要素：

現(xiàn)如今通常采用的是這樣一種方法，其中在半導(dǎo)體晶片的背部被拋光之前，針對(duì)制備在半導(dǎo)體晶片上的多個(gè)半導(dǎo)體芯片中的每個(gè)而形成電耦接到半導(dǎo)體集成電路的最頂層的布線的多個(gè)突起電極。拋光工藝需要以覆蓋多個(gè)突起電極的方式將保護(hù)帶施加到半導(dǎo)體晶片的主平面。施加保護(hù)帶的這種需要可能引起以下問(wèn)題：保護(hù)帶會(huì)難以剝離，保護(hù)帶強(qiáng)粘附到由光敏聚酰亞胺制成的壁并且圍繞半導(dǎo)體晶片的主平面的外圍形成以防止在拋光工藝期間水的侵入(例如，參見(jiàn)上述日本未審查專利申請(qǐng)公開(kāi)no.2007-36129)；或在保護(hù)帶被剝離后，保護(hù)帶的膠殘留在突起電極表面，引起導(dǎo)通故障。

根據(jù)本發(fā)明的一個(gè)實(shí)施例，提供了一種半導(dǎo)體裝置制造方法，包括：制備半導(dǎo)體晶片的步驟，半導(dǎo)體晶片具有主平面、圍繞主平面的圓周邊緣、形成在主平面上并包括半導(dǎo)體元件的多個(gè)第一芯片、以及圍繞第一芯片并且與圓周邊緣鄰接的多個(gè)第二芯片，第一芯片中的每個(gè)具有形成在其中的多個(gè)接合焊盤；在主平面上形成絕緣膜的步驟，隨后在第一芯片的絕緣膜中形成多個(gè)第一開(kāi)口以在第一開(kāi)口的底部處暴露接合焊盤；在主平面上形成第一保護(hù)膜的步驟，隨后以如下方式在第一芯片和第二芯片的第一保護(hù)膜中形成多個(gè)第二開(kāi)口：在第一芯片的平面圖中與第二開(kāi)口重合的第一開(kāi)口的底部處暴露接合焊盤，并且在第二芯片的第二開(kāi)口的底部處暴露絕緣膜；形成經(jīng)由第一開(kāi)口和第二開(kāi)口電耦接到接合焊盤中的每個(gè)的多個(gè)電極層的步驟；在主平面上形成第二保護(hù)膜的步驟，隨后以如下方式在第一芯片和第二芯片的第二保護(hù)膜中形成多個(gè)第三開(kāi)口：在第一芯片的第三開(kāi)口的底部處暴露電極層，并且在第二芯片的平面圖中與第三開(kāi)口重合的第二開(kāi)口的底部處暴露絕緣膜；形成電耦接到電極層中的每個(gè)的多個(gè)外部電極的步驟；以及以覆蓋外部電極的方式向主平面施加保護(hù)帶的步驟。

根據(jù)本發(fā)明的另一個(gè)實(shí)施例，提供了一種半導(dǎo)體晶片，包括：主平面；圍繞主平面的圓周邊緣；形成在主平面上并包括半導(dǎo)體元件的多個(gè)第一芯片；圍繞第一芯片并與圓周邊緣鄰接的多個(gè)第二芯片；形成在第一芯片中的每個(gè)中的多個(gè)接合焊盤；以覆蓋接合焊盤的方式形成在主平面上的絕緣膜；以部分地暴露接合焊盤的頂部的方式形成在第一芯片的絕緣膜中的多個(gè)第一開(kāi)口；形成在絕緣膜上的第一保護(hù)膜；以在平面圖中與第一開(kāi)口重合的方式形成在第一芯片的第一保護(hù)膜中以部分地暴露接合焊盤的頂部的多個(gè)第二開(kāi)口；形成在第二芯片的第一保護(hù)膜中以暴露絕緣膜的多個(gè)第三開(kāi)口；經(jīng)由第一開(kāi)口和第二開(kāi)口電耦接到接合焊盤中的每個(gè)的多個(gè)電極層；以覆蓋電極層的方式形成在主平面上的第二保護(hù)層；形成在第一芯片的第二保護(hù)膜上以部分地暴露電極層的頂部的多個(gè)第四開(kāi)口；以在平面圖中與第三開(kāi)口重合的方式形成在第二芯片的第二保護(hù)膜中以暴露絕緣膜的多個(gè)第五開(kāi)口；經(jīng)由第四開(kāi)口電耦接到電極層中的每個(gè)的多個(gè)外部電極；以及以覆蓋外部電極的方式施加到主平面的保護(hù)帶。

因此，根據(jù)本發(fā)明的實(shí)施例，提高了制造半導(dǎo)體裝置的產(chǎn)率。

在閱讀以下描述和附圖時(shí)，本發(fā)明的進(jìn)一步的目的和優(yōu)勢(shì)將變得明顯。

附圖說(shuō)明

圖1是示出根據(jù)本發(fā)明的一個(gè)實(shí)施例形成有多個(gè)半導(dǎo)體芯片的半導(dǎo)體晶片的主平面的俯視圖；

圖2是放大圖1中的區(qū)域a的俯視圖；

圖3是從圖2的線a-a’得到的截面圖；

圖4是用于發(fā)明人比較查看的部分放大形成有多個(gè)半導(dǎo)體芯片的半導(dǎo)體晶片的主平面的狀態(tài)的俯視圖；

圖5是示出根據(jù)本發(fā)明的實(shí)施例的半導(dǎo)體裝置制造工藝的截面圖；

圖6是示出從圖5繼續(xù)的另一個(gè)半導(dǎo)體裝置制造工藝的截面圖；

圖7是示出從圖6繼續(xù)的另一個(gè)半導(dǎo)體裝置制造工藝的截面圖；

圖8是示出從圖7繼續(xù)的另一個(gè)半導(dǎo)體裝置制造工藝的截面圖；

圖9是示出從圖8繼續(xù)的另一個(gè)半導(dǎo)體裝置制造工藝的截面圖；

圖10是示出從圖9繼續(xù)的另一個(gè)半導(dǎo)體裝置制造工藝的截面圖；

圖11是示出從圖10繼續(xù)的另一個(gè)半導(dǎo)體裝置制造工藝的截面圖；

圖12是示出從圖11繼續(xù)的另一個(gè)半導(dǎo)體裝置制造工藝的截面圖；

圖13是部分放大其中按照實(shí)施例的第一變形形成多個(gè)半導(dǎo)體芯片的半導(dǎo)體晶片的主平面的狀態(tài)的俯視圖；

圖14是部分放大其中按照實(shí)施例的第二變形形成多個(gè)半導(dǎo)體芯片的半導(dǎo)體晶片的主平面的狀態(tài)的俯視圖；

圖15是部分放大其中按照實(shí)施例的第三變形形成多個(gè)半導(dǎo)體芯片的半導(dǎo)體晶片的主平面的狀態(tài)的俯視圖；

圖16是部分放大其中按照實(shí)施例的第四變形形成多個(gè)半導(dǎo)體芯片的半導(dǎo)體晶片的主平面的狀態(tài)的俯視圖；

圖17是部分放大其中按照實(shí)施例的第五變形形成多個(gè)半導(dǎo)體芯片的半導(dǎo)體晶片的主平面的狀態(tài)的俯視圖。

具體實(shí)施方式

在本發(fā)明的每個(gè)優(yōu)選實(shí)施例的隨后描述中，可以按需在多個(gè)部分或示例中解釋實(shí)施例。除非另有指定，否則這些部分或示例彼此不相關(guān)，但是彼此為變形、解釋或補(bǔ)充。

在每個(gè)優(yōu)選實(shí)施例的以下描述中，對(duì)構(gòu)成實(shí)施例的組成元件的多個(gè)方面的引用(包括數(shù)量、值、量和范圍)僅指示示例而不限制實(shí)施例，除非另有指定或除非理論上明顯確定數(shù)量。

在以下的每個(gè)優(yōu)選實(shí)施例的描述中，包括實(shí)施例的組成元件(包括步驟)顯然不是必不可少的，除非另有指定或除非它們?cè)诶碚撋媳徽J(rèn)為是必不可少的。

此外，詞語(yǔ)如“由a制成”、“由a形成”、“具有a”和“包括a”不排除除了a以外的元件，除非另有指定。類似的，在每個(gè)優(yōu)選實(shí)施例的隨后描述中，對(duì)組成元件的形狀或位置關(guān)系的引用包括與所述組成元件的形狀或位置關(guān)系近似或類似的形狀、構(gòu)造或位置關(guān)系，除非另有指定或除非所述內(nèi)容理論上明顯排除任何其它形狀、構(gòu)造或位置關(guān)系。這對(duì)元件的上述值和范圍同樣適用。

在以下描述的優(yōu)選實(shí)施例的附圖解釋中，每個(gè)描繪部分的尺寸不一定反映它們?cè)趯?shí)際裝置中的實(shí)際尺寸。為了可視性目的，特定部分可以相對(duì)放大地示出。在下面的描述中，原則上認(rèn)為相同的參考標(biāo)記指示相同部分、組件或結(jié)構(gòu)，并且將不會(huì)冗余重復(fù)它們的解釋。

以下將參考附圖詳細(xì)描述本發(fā)明的一些優(yōu)選實(shí)施例。

實(shí)施例

《形成有多個(gè)半導(dǎo)體芯片的半導(dǎo)體晶片》

以下將使用圖1至4描述其中如本發(fā)明的一個(gè)實(shí)施例那樣形成多個(gè)半導(dǎo)體芯片的半導(dǎo)體晶片。圖1是示出根據(jù)本發(fā)明的一個(gè)實(shí)施例形成有多個(gè)半導(dǎo)體芯片的半導(dǎo)體晶片的主平面的狀態(tài)的俯視圖。圖2是放大圖1中的區(qū)域a的俯視圖。圖3是從圖2的線a-a’得到的截面圖。圖4是用于發(fā)明人比較查看的部分放大形成有多個(gè)半導(dǎo)體芯片的半導(dǎo)體晶片的主平面的狀態(tài)的俯視圖。

如圖1和2所示，半導(dǎo)體晶片sw的主平面(第一主平面、表面)具有以格子狀劃線區(qū)(劃線間隔)ars分割的方式形成的多個(gè)半導(dǎo)體芯片sc。每個(gè)劃線區(qū)ars例如大約90至110μm寬。半導(dǎo)體芯片sc包括產(chǎn)品芯片sc1和偽芯片sc2。產(chǎn)品芯片sc1都是其中形成了半導(dǎo)體集成電路裝置的成品芯片。偽芯片sc2都是不包括產(chǎn)品芯片sc1的不完整芯片，偽芯片sc2在半導(dǎo)體晶片sw的外圍區(qū)域中與半導(dǎo)體晶片sw的圓周邊緣鄰接(在圖1中，偽芯片sc2由半色調(diào)點(diǎn)網(wǎng)格指示)。

如圖3所示，產(chǎn)品芯片sc1和偽芯片sc2都具有接合焊盤bp，包括半導(dǎo)體集成電路裝置中的最上層的布線。接合焊盤bp被絕緣膜psn覆蓋。在產(chǎn)品芯片sc1中，在絕緣膜psn中以第一節(jié)距形成暴露接合焊盤bp的頂部的第一開(kāi)口c1。絕緣膜psn例如由氮化硅膜、氧化硅膜、或者由氮化硅膜和氧化硅膜形成的堆疊膜制成。

另一方面，在偽芯片sc2中，接合焊盤bp被絕緣膜psn覆蓋。

絕緣膜psn還被由光敏聚酰亞胺制成的第一保護(hù)膜rf1覆蓋。在產(chǎn)品芯片sc1中，在第一保護(hù)膜rf1中以第一節(jié)距形成在平面圖中與第一開(kāi)口c1重合的第二開(kāi)口c2。因此，在與第二開(kāi)口c2重合的第一開(kāi)口c1的底部，暴露接合焊盤bp的頂部。在偽芯片sc2中，同樣在第一保護(hù)膜rf1中以第一節(jié)距形成第二開(kāi)口c2。

應(yīng)當(dāng)注意，形成在偽芯片sc2中的每個(gè)第二開(kāi)口c2的開(kāi)口空間可能小于形成在產(chǎn)品芯片sc1中的每個(gè)第二開(kāi)口c2的開(kāi)口空間。具體地，越接近半導(dǎo)體晶片sw的圓周邊緣，形成在偽芯片sc2中的每個(gè)第二開(kāi)口c2的開(kāi)口空間趨于越小。最接近圓周邊緣的第二開(kāi)口c2的開(kāi)口空間最小。

此外在產(chǎn)品芯片sc1中，電極層ml(下突起金屬ubm)經(jīng)由第一開(kāi)口c1和第二開(kāi)口c2電耦接到接合焊盤bp。電極層ml通常是堆疊層，包括作為由鍍銅(cu)膜制成的第一金屬層cu的下層和作為由鍍鎳(ni)膜制成的第二金屬層ni的上層。在接合焊盤bp和電極層ml之間夾有堆疊層，該堆疊層例如包括作為由氮化鈦(tin)制成的阻擋層bl的下層和作為由銅(cu)制成的種子層sl1的上層。

另一方面，在偽芯片sc2中，形成第二開(kāi)口c2但是不制備阻擋層bl、種子層sl1和電極層ml。

此外，在電極層ml上，形成由光敏聚酰亞胺制成的第二保護(hù)膜rf2。在產(chǎn)品芯片sc1中，在第二保護(hù)膜rf2中以第一節(jié)距形成在平面圖中與第二開(kāi)口c2重合的第三開(kāi)口c3。因此，第三開(kāi)口c3暴露電極層ml的上表面。在偽芯片sc2中，也在第二保護(hù)膜rf2中以第一節(jié)距形成在平面圖中與第二開(kāi)口c2重合的第三開(kāi)口c3。因此，在與第三開(kāi)口c3重合的第二開(kāi)口c2的底部處暴露絕緣膜psn。

應(yīng)當(dāng)注意，形成在偽芯片sc2中的每個(gè)第三開(kāi)口c3的開(kāi)口空間可以小于產(chǎn)品芯片sc1中的每個(gè)第三開(kāi)口c3的開(kāi)口空間。具體地，越接近半導(dǎo)體晶片sw的圓周邊緣，形成在偽芯片sc2中的每個(gè)第三開(kāi)口c3的開(kāi)口空間趨于越小。最接近圓周邊緣的第三開(kāi)口c3的開(kāi)口空間最小。例如，如果第三開(kāi)口c3各自具有柱狀形狀，最接近圓周邊緣的第三開(kāi)口c3的直徑lb小于其它第三開(kāi)口c3中每個(gè)的直徑la。

從劃線區(qū)ars移除第一保護(hù)膜rf1和第二保護(hù)膜rf2以暴露絕緣膜psn。

此外在產(chǎn)品芯片sc1中，經(jīng)由第三開(kāi)口c3將突起電極be電耦接到電極層ml。突起電極be例如是與外部耦接并由無(wú)鉛(pb)焊料制成的電極。每個(gè)突起電極be的直徑例如大約為60至100μm。電極層ml和突起電極be之間夾有通常由金(au)形成的種子層sl2。

同時(shí)，在偽芯片sc2中，形成第三開(kāi)口c3但是不制備種子層sl2和突起電極be。因此，每個(gè)偽芯片sc2具有兩種區(qū)域：在其中一種區(qū)域中，第一保護(hù)膜rf1和第二保護(hù)膜rf2彼此堆疊，并且在另一種區(qū)域中，絕緣膜psn暴露而沒(méi)有形成第一保護(hù)膜rf1和第二保護(hù)膜rf2。

如以下將結(jié)合半導(dǎo)體裝置制造方法而更詳細(xì)描述的，在半導(dǎo)體晶片的背部研磨之前，向半導(dǎo)體晶片sw的主平面施加保護(hù)帶。包括保護(hù)帶的一部分的膠層具有強(qiáng)粘附到由光敏聚酰亞胺制成的第二保護(hù)膜rf2而弱粘附到絕緣膜psn的性質(zhì)。

這導(dǎo)致以下問(wèn)題：當(dāng)如圖4所示的在半導(dǎo)體晶片sw的整個(gè)圓周邊緣上形成由光敏聚酰亞胺制成的壁wa時(shí)，由于保護(hù)帶與光敏聚酰亞胺之間的強(qiáng)粘附，保護(hù)帶難以從半導(dǎo)體晶片sw的主平面剝離。

根據(jù)本發(fā)明的該實(shí)施例，位于半導(dǎo)體晶片sw的外圍區(qū)域中的偽芯片sc2都設(shè)有以下兩種區(qū)域：在其中的一種區(qū)域中，都由光敏聚酰亞胺制成的第一保護(hù)膜rf1和第二保護(hù)膜rf2彼此堆疊，并且在另一種區(qū)域中，絕緣膜psn暴露而沒(méi)有形成堆疊膜。該結(jié)構(gòu)使得比在半導(dǎo)體晶片sw的整個(gè)外圍區(qū)域上形成由光敏聚酰亞胺制成的壁wa更容易從半導(dǎo)體晶片sw的主平面剝離保護(hù)帶。

此外，如上所述，越接近半導(dǎo)體晶片sw的圓周邊緣，形成在偽芯片sc2中的每個(gè)第三開(kāi)口c3的開(kāi)口空間趨于越小。最接近圓周邊緣的第三開(kāi)口c3的開(kāi)口空間最小。第三開(kāi)口c3具有較小開(kāi)口空間的區(qū)域比第三開(kāi)口c3都具有較大開(kāi)口空間的區(qū)域提供保護(hù)帶與半導(dǎo)體晶片sw之間更強(qiáng)的粘附。這種結(jié)構(gòu)防止施加有保護(hù)帶的半導(dǎo)體晶片sw在運(yùn)輸中時(shí)保護(hù)帶從半導(dǎo)體晶片sw的外圍剝離。在剝離保護(hù)帶時(shí)，由于保護(hù)帶僅對(duì)半導(dǎo)體晶片sw的外圍強(qiáng)粘附，因此容易剝離保護(hù)帶。

人們擔(dān)心在研磨半導(dǎo)體晶片sw的同時(shí)供應(yīng)研磨水會(huì)侵入半導(dǎo)體晶片sw的主平面，因?yàn)椋瑒澗€區(qū)ars形成到半導(dǎo)體晶片sw的外圍區(qū)域。然而，如以下關(guān)于半導(dǎo)體裝置制造方法更詳細(xì)描述的，劃線區(qū)ars的水平差填充有具有大約200μm厚的軟層的保護(hù)帶。這防止研磨水侵入到半導(dǎo)體晶片sw的主平面上。

《半導(dǎo)體裝置制造方法》

以下參考圖5至12在不同工藝中描述作為本發(fā)明的另一實(shí)施例的半導(dǎo)體裝置制造方法。圖5至12是示出根據(jù)本實(shí)施例的用于制造半導(dǎo)體裝置的工藝的截面圖。

圖5是示出形成在半導(dǎo)體晶片的產(chǎn)品芯片區(qū)中的半導(dǎo)體芯片中的半導(dǎo)體裝置及其多層布線。在此呈現(xiàn)作為示例的半導(dǎo)體裝置是互補(bǔ)金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管(cmosfet)。p溝道型mosfet以下縮寫為pmos并且n溝道型mosfet縮寫為nmos。

圖6至10是示出多層布線的最上層以上的結(jié)構(gòu)的截面圖，其中半導(dǎo)體裝置和多層布線未示出。圖11和12是保護(hù)帶如何施加到半導(dǎo)體晶片的主平面的截面圖解釋。在圖6至10中，參考標(biāo)號(hào)ar1代表形成產(chǎn)品芯片的產(chǎn)品芯片區(qū)，參考標(biāo)號(hào)sr2代表形成偽芯片的偽芯片區(qū)，并且ars代表劃線區(qū)。

如圖5所示，首先制備由硅單晶形成的半導(dǎo)體晶片(薄圓板)。然后在半導(dǎo)體晶片sw的元件隔離區(qū)域中形成由絕緣膜制成的隔離部sp。然后，用具有p型導(dǎo)電性的雜質(zhì)離子注入半導(dǎo)體晶片sw以形成p型阱pw。同樣地，用具有n型導(dǎo)電性的雜質(zhì)離子注入半導(dǎo)體晶片sw以形成n型阱nw。

然后在半導(dǎo)體晶片sw的主平面上形成柵極絕緣膜gi。隨后形成nmos柵極電極gen和pmos柵極電極gep，隨后形成沿著柵極電極gen和gep的側(cè)壁ws。

隨后用具有n型導(dǎo)電性的雜質(zhì)離子注入每個(gè)柵極電極gen的兩側(cè)的p型阱pw。這以相對(duì)于柵極電極gen和側(cè)壁ws的自對(duì)準(zhǔn)的方式形成各自充當(dāng)nmos源極/漏極的n型半導(dǎo)體區(qū)域srn。同樣的，用具有p型導(dǎo)電性的雜質(zhì)離子注入每個(gè)柵極電極gep的兩側(cè)的n型阱nw。這樣以相對(duì)于柵極電極gep和側(cè)壁ws的自對(duì)準(zhǔn)的方式形成各自充當(dāng)pmos源極/漏極的p型半導(dǎo)體區(qū)域srp。

然后在半導(dǎo)體晶片sw的第一主平面上形成絕緣膜il。在此之后，通過(guò)使用抗蝕劑圖案作為掩?？涛g絕緣膜il而形成連接孔cn。在需要的地方形成連接孔cn，諸如在n型半導(dǎo)體區(qū)域srn和p型半導(dǎo)體區(qū)域srp上。在每個(gè)連接孔cn中，形成插塞pl，通常用鎢(w)作為其主要導(dǎo)體。然后，形成第一層布線m1以確保與插塞pl的連接。第一層布線m1通常用銅(cu)作為其主要導(dǎo)體并且可以通過(guò)單鑲嵌法形成。

然后在第一層布線m1上形成第二層布線m2至第六層布線m6。第六層布線m6形成在產(chǎn)品芯片區(qū)ar1和偽芯片區(qū)ar2中形成作為充當(dāng)接合焊盤bp的布線層。

第二層布線m2至第五層布線m5通常用銅(cu)作為其主要導(dǎo)體并且可以由雙鑲嵌法形成。第六層布線m6通常用鋁(al)作為其主要導(dǎo)體并且通過(guò)使用抗蝕劑圖案作為掩模來(lái)刻蝕沉積在半導(dǎo)體晶片sw上的鋁膜來(lái)形成。第六層布線m6例如大約1μm厚。盡管本實(shí)施例涉及使用用鋁作為其主要導(dǎo)體的第六層布線m6，但是銅(cu)可以替換地采用來(lái)作為第六層布線m6的主要導(dǎo)體。并且盡管實(shí)施例使用六個(gè)布線層，但是布線層的數(shù)量可以按需變化。

接著，如圖6所示，使用正硅酸乙酯(teos；si(oc2h5))和臭氧(o3)作為源氣體，通過(guò)等離子體化學(xué)氣相沉積(cvd)法形成teos膜pt。然后通過(guò)等離子體cvd法在teos膜pt上形成氮化硅膜pn。teps膜pt和氮化硅膜pn充當(dāng)防止?jié)駳夂碗s質(zhì)從外部進(jìn)入并且抑制阿爾法射線的滲透的絕緣膜psn。

然后使用抗蝕劑圖案作為掩模依次刻蝕氮化硅膜pn和teps膜pt。這樣形成暴露由在產(chǎn)品芯片區(qū)ar1中制備的第六層布線m6制成的接合焊盤bp的頂部的第一開(kāi)口c1。

然后如圖7所示，向半導(dǎo)體晶片sw的主平面施加第一保護(hù)膜rf1(諸如，正光敏聚酰亞胺)。在此之后，曝光和顯影產(chǎn)品芯片區(qū)ar1和偽芯片區(qū)ar2中的第一保護(hù)膜rf1。這樣在產(chǎn)品芯片區(qū)ar1中，在第一保護(hù)膜rf1中以相同節(jié)距針對(duì)半導(dǎo)體芯片中的每個(gè)形成多個(gè)開(kāi)口c2。與第一開(kāi)口c1重合的第二開(kāi)口c2在第一開(kāi)口c1的底部處暴露接合焊盤bp的頂部。

在相同工藝中，針對(duì)偽芯片區(qū)ar2中的每個(gè)半導(dǎo)體芯片以相同節(jié)距形成多個(gè)第二開(kāi)口c2。

使用相同的曝光掩模形成產(chǎn)品芯片區(qū)ar1中的第二開(kāi)口c2和偽芯片區(qū)ar2中的第二開(kāi)口c2?；谶@個(gè)理由，產(chǎn)品芯片區(qū)ar1中的第二開(kāi)口c2的節(jié)距與偽芯片區(qū)ar2中的第二開(kāi)口c2的節(jié)距相同。

然而，應(yīng)當(dāng)注意，越接近半導(dǎo)體晶片sw的圓周邊緣，半導(dǎo)體晶片sw的外圍區(qū)域的厚度越小(參見(jiàn)以上參考圖3的解釋)。這遵循：曝光掩模與施加到半導(dǎo)體晶片sw的外圍區(qū)域的第一絕緣膜rf1的上表面之間的距離大于曝光掩模與施加到產(chǎn)品芯片區(qū)ar1的第一絕緣膜rf1的上表面之間的距離。

所以，形成在偽芯片區(qū)ar2中的每個(gè)第二開(kāi)口c2的開(kāi)口空間小于在產(chǎn)品芯片區(qū)ar1中制備的每個(gè)第二開(kāi)口c2的開(kāi)口空間。具體地，越接近半導(dǎo)體晶片sw的圓周邊緣，形成在偽芯片區(qū)ar2中的每個(gè)第二開(kāi)口c2的開(kāi)口空間趨于越小。最接近圓周邊緣的第二開(kāi)口c2的開(kāi)口空間最小。

接著，如圖8所示，在包括第一開(kāi)口c1和第二開(kāi)口c2的內(nèi)壁的第一保護(hù)膜rf1上形成通常由氮化鈦(tin)制成的阻擋層bl。在阻擋層bl上，例如通過(guò)cvd法或通過(guò)濺射法形成由銅(cu)制成的種子層sl1。

在產(chǎn)品芯片區(qū)ar1中，隨后形成具有與第二開(kāi)口c2重合并且比第二開(kāi)口c2稍大的開(kāi)口的抗蝕劑圖案(未示出)。此后，在種子層sl1上形成第一金屬膜cu。第一金屬膜cu例如是通過(guò)電鍍法形成鍍銅(cu)膜。第一金屬膜cu充當(dāng)抑制焊料擴(kuò)散的阻擋金屬并且具有提供低接觸電阻和低薄層電阻的性質(zhì)。第一金屬膜cu的厚度例如大約為5μm。在第一金屬膜cu上進(jìn)一步形成第二金屬膜ni。第二金屬膜ni例如是通過(guò)電鍍法形成的鍍鎳(ni)膜。第二金屬膜ni充當(dāng)抑制焊料的滲透的阻擋金屬，并且具有高度焊料潤(rùn)濕性的性質(zhì)。第二金屬膜ni的厚度例如大約為3μm。

在移除抗蝕劑圖案后，移除暴露的種子層sl1和阻擋層bl。這樣在產(chǎn)品芯片區(qū)ar1中形成由彼此堆疊的第一金屬膜cu和第二金屬膜ni制成的電極層ml。電極層ml經(jīng)由第一開(kāi)口c1和第二開(kāi)口c2電耦接到接合焊盤bp。

然后，如圖9所示，以覆蓋電極層ml的方式向半導(dǎo)體晶片sw的主平面施加第二保護(hù)膜rf2(諸如正光敏聚酰亞胺)。第一保護(hù)膜rf1和第二保護(hù)膜rf2的組合厚度例如大約為8至10μm。然后曝光和顯影產(chǎn)品芯片區(qū)ar1和偽芯片區(qū)ar2中的第二保護(hù)膜rf2。這樣以相同的節(jié)距在第二保護(hù)膜rf2中形成針對(duì)產(chǎn)品芯片區(qū)ar1中的每個(gè)半導(dǎo)體芯片的多個(gè)第三開(kāi)口c3。結(jié)果，在第三開(kāi)口c3的底部處暴露電極層ml的上表面。

在相同的工藝中，以相同的節(jié)距針對(duì)偽芯片區(qū)ar2中的每個(gè)半導(dǎo)體芯片在第二保護(hù)膜rf2中形成多個(gè)第三開(kāi)口c3。在偽芯片區(qū)ar2中，與第二開(kāi)口c2重合的第三開(kāi)口c3使得絕緣膜psn(氮化硅膜pn)在第二開(kāi)口c2的底部處暴露。

還在相同的工藝中，從劃線區(qū)ars移除第一保護(hù)膜rf1和第二保護(hù)膜rf2。這樣暴露劃線區(qū)ars中的絕緣膜psn(氮化硅膜pn)。

使用相同的曝光掩模形成產(chǎn)品芯片區(qū)ar1中的第三開(kāi)口c3和偽芯片區(qū)ar2中的第三開(kāi)口c3?；谶@樣的理由，產(chǎn)品芯片區(qū)ar1中的第三開(kāi)口c3的節(jié)距與偽芯片區(qū)ar2中的第三開(kāi)口c3的節(jié)距相同。

應(yīng)當(dāng)注意，與上述第二開(kāi)口c2一樣，越接近半導(dǎo)體晶片sw的圓周邊緣，半導(dǎo)體晶片sw的外圍區(qū)域的厚度越小(參見(jiàn)以上參考圖3的解釋)。這遵循：曝光掩模與施加到半導(dǎo)體晶片sw的外圍區(qū)域的第二絕緣膜rf2的上表面之間的距離大于曝光掩模與施加到產(chǎn)品芯片區(qū)ar1的第二絕緣膜rf2的上表面之間的距離。

所以，形成在偽芯片區(qū)ar2中的每個(gè)第三開(kāi)口c3的開(kāi)口空間小于在產(chǎn)品芯片區(qū)ar1中制備的每個(gè)第三開(kāi)口c3的開(kāi)口空間。具體地，越接近半導(dǎo)體晶片sw的圓周邊緣，形成在偽芯片區(qū)ar2中的每個(gè)第三開(kāi)口c3的開(kāi)口空間趨于越小。最接近圓周邊緣的第三開(kāi)口c3的開(kāi)口空間最小。

接著，如圖10所示，在暴露的電極層ml上形成由金(au)制成的種子層sl2。隨后，經(jīng)由種子層sl2在電極層ml上形成突起電極be。突起電極be是與外部耦接并且例如由無(wú)鉛(pb)焊料制成的電極。每個(gè)突起電極be的直徑例如大約為60至100μm。

通常通過(guò)印刷法、鍍敷法或球突起工藝形成突起電極be。印刷法涉及經(jīng)由種子層sl2將焊料膏掩模印刷到電極層ml上。然后通過(guò)回流處理將焊料膏形成為球，球電耦接到電極層ml。鍍敷法涉及在向焊料層施加助焊劑之前，經(jīng)由種子層sl2在電極層ml上鍍敷焊料層。然后通過(guò)回流處理以及通過(guò)清潔移除助焊劑殘留物來(lái)將焊料層形成為球，球電耦接到電極層ml。球突起工藝涉及在將焊料球安裝在助焊劑之前，將助焊劑掩模印刷到電極層ml。然后在電耦接到電極層ml之前，使焊料球經(jīng)歷回流處理并通過(guò)清潔移除助焊劑殘留物。

然后如圖11所示，在研磨半導(dǎo)體晶片sw的背部之前，以覆蓋多個(gè)突起電極be的方式制備要施加到半導(dǎo)體晶片sw的主平面的保護(hù)帶pr。保護(hù)帶pr包括基層pr1、膠層pr3和夾在基層pr1與膠層pr3之間的中間層pr2。中間層pr2和膠層pr3比基層pr1軟，因此在使用時(shí)，它們包住突起電極be并且適當(dāng)?shù)靥畛浒雽?dǎo)體晶片sw的主平面上的水平差。例如，基層pr1大約120μm厚，中間層pr2大約200μm厚并且膠層pr3大約5μm厚。

膠層pr3具有大約9.8n/25mm的粘附力。膠層pr3具有強(qiáng)粘附到由光敏聚酰亞胺制成的第二保護(hù)膜rf2而弱粘附到由氧化硅或氮化硅形成的絕緣膜psn的性質(zhì)。

然后如圖12所示，保護(hù)帶pr被施加到半導(dǎo)體晶片sw的主平面。中間層pr2和膠層pr3非常適合于填充半導(dǎo)體晶片sw的主平面上的水平差。這種性質(zhì)允許中間層pr2和膠層pr3包住突起電極be。此外，中間層pr2和膠層pr3可以填充偽芯片區(qū)ar2上形成在第一保護(hù)膜rf1中的第二開(kāi)口c2的內(nèi)部和形成在第二保護(hù)膜rf2中的第三開(kāi)口c3的內(nèi)部，以及填充劃線區(qū)ars。

然后研磨半導(dǎo)體晶片sw的背部，同時(shí)向半導(dǎo)體晶片sw供應(yīng)研磨水。如上所述，在偽芯片區(qū)ar2上形成在第一保護(hù)膜rf1中的第二開(kāi)口c2的內(nèi)部和形成在第二保護(hù)膜rf2中的第三開(kāi)口c3的內(nèi)部以及劃線區(qū)ars被保護(hù)帶pr填充。這防止研磨水侵入到產(chǎn)品芯片區(qū)ar1上。

然后從半導(dǎo)體晶片sw的主平面剝離保護(hù)帶pr。如上所述，膠層pr3具有強(qiáng)粘附到由光敏聚酰亞胺制成的第二保護(hù)膜rf2而弱粘附到由氧化硅或氮化硅形成的絕緣膜psn的性質(zhì)。因此，在該實(shí)施例中，第二保護(hù)膜rf2沒(méi)有形成在整個(gè)偽芯片區(qū)ar2上，絕緣膜psn被部分暴露。這種結(jié)構(gòu)允許比在半導(dǎo)體晶片sw的外圍區(qū)域周圍形成由光敏聚酰亞胺制成的壁更容易地從半導(dǎo)體晶片sw的主平面剝離保護(hù)帶pr(參見(jiàn)以上參考圖4的解釋)。

隨后，可以切割劃線區(qū)ars以將半導(dǎo)體晶片sw形成為單個(gè)半導(dǎo)體芯片，從而完成半導(dǎo)體產(chǎn)品。將不會(huì)進(jìn)一步描述此處涉及的工藝。

《變形》

以下參考圖13至16描述的是都包括其上形成由多個(gè)半導(dǎo)體芯片的半導(dǎo)體晶片的實(shí)施例的變形。圖13、14、15和16是分別示出實(shí)施例的第一變形、第二變形、第三變形和第四變形的俯視圖，每個(gè)俯視圖部分放大形成有多個(gè)半導(dǎo)體芯片的半導(dǎo)體晶片的主平面的狀態(tài)。

圖2所示的偽芯片sc2具有分別形成在第一保護(hù)膜rf1和第二保護(hù)膜rf2中的第二開(kāi)口c2和第三開(kāi)口c3，每個(gè)開(kāi)口在平面圖中具有圓形形狀。然而，圓形形狀的開(kāi)口并不是對(duì)本發(fā)明的限制。

替換地，如描繪第一變形的圖13所示，形成在偽芯片sc2的第一保護(hù)膜和第二保護(hù)膜中的多個(gè)第四開(kāi)口c4可以都在平面圖中具有矩形形狀。

在另一種替換中，如描繪第二變形的圖14所示，形成在偽芯片sc2的第一保護(hù)膜和第二保護(hù)膜中的多個(gè)第四開(kāi)口c4可以都在平面圖中具有橢圓形形狀。

在又另一個(gè)替換中，如描繪第三變形的圖15所示，形成在偽芯片sc2的第一保護(hù)膜和第二保護(hù)膜中的多個(gè)第四開(kāi)口c4都在平面圖中具有條帶形狀。

在又另一個(gè)替換中，如描繪第四變形的圖16所示，形成在偽芯片sc2的第一保護(hù)膜和第二保護(hù)膜中的多個(gè)第四開(kāi)口c4都在平面圖中具有直徑不同的圓形形狀。在圖16的第四變形中，每個(gè)偽芯片sc2中間的第四開(kāi)口c4都具有比其余第四開(kāi)口c4大的直徑。然而，這并不是對(duì)本發(fā)明的限制。替換地，可以以期望的任何方式形成第四開(kāi)口。例如，具有第一直徑的第四開(kāi)口都可以被安排在芯片中間；具有第一直徑的第四開(kāi)口都可以被具有大于第一直徑的第二直徑的第四開(kāi)口橫向地圍繞；具有第二直徑的第四開(kāi)口都可以進(jìn)一步被具有第一直徑的第四開(kāi)口橫向地圍繞；具有第一直徑的第四開(kāi)口都可以進(jìn)一步被具有第二直徑的第四開(kāi)口橫向地圍繞，等等。

在第四開(kāi)口c4的底部處暴露由氮化硅、氧化硅或由氮化硅和氧化硅制成的堆疊膜形成的絕緣膜。

如上所述，光敏聚酰亞胺和保護(hù)帶之間的粘附力高，而保護(hù)帶與由氮化硅或氧化硅制成的絕緣膜之間的粘附力低。因此，只要能得到絕緣膜的所需的暴露表面區(qū)，就可以按需變化平面圖中每個(gè)第四開(kāi)口c4的形狀。

如以上相對(duì)于圖2中的偽芯片sc2解釋的，在曝光和顯影第一保護(hù)膜rf1的一個(gè)工藝中形成第二開(kāi)口c2，而在曝光和顯影第二保護(hù)膜rf2的另一個(gè)工藝中形成第三開(kāi)口c3。相比之下，在實(shí)施例的第一變形、第二變形、第三變形和第四變形中，可以在曝光和顯影由偽芯片sc2的第一保護(hù)膜和第二保護(hù)膜制成的堆疊膜的單個(gè)工藝中形成第四開(kāi)口c4。

第一變形、第二變形、第三變形和第四變形需要兩個(gè)曝光掩模：一個(gè)曝光掩模用于形成產(chǎn)品芯片區(qū)sc1的第二保護(hù)膜中的第三開(kāi)口c3，而另一個(gè)曝光掩模用于形成偽芯片區(qū)sc2的第一和第二保護(hù)膜中的第四開(kāi)口c4。使用兩個(gè)不同的曝光掩模使得能夠按需確定要在偽芯片區(qū)sc2中形成的第四開(kāi)口c4的數(shù)量和形狀，而不管要在產(chǎn)品芯片區(qū)sc1中形成的第三開(kāi)口c3的數(shù)量和形狀。這接著使得能夠更容易調(diào)整保護(hù)帶的粘附力和剝離保護(hù)帶的難易程度。

使用圖17解釋按照實(shí)施例的又另一個(gè)變形形成有多個(gè)半導(dǎo)體芯片的半導(dǎo)體晶片。圖17是部分放大按照實(shí)施例的第五變形制備多個(gè)半導(dǎo)體芯片的半導(dǎo)體晶片的主平面的狀態(tài)的俯視圖。

在圖1所示的上述半導(dǎo)體晶片sw上，在外圍區(qū)域中形成不能構(gòu)成產(chǎn)品芯片sc1的不完整偽芯片sc2。

相比之下，在圖17所示的第五變形中，沒(méi)有在外圍形成偽芯片sc2。替代地，在半導(dǎo)體晶片sw的外圍區(qū)域中，通過(guò)由第一保護(hù)膜和第二保護(hù)膜制成的堆疊膜形成壁wa。壁wa的寬度w例如如從半導(dǎo)體晶片sw的圓周邊緣測(cè)量的大約為2mm。第五開(kāi)口c5形成在包括圍繞外圍區(qū)域的壁wa的第一保護(hù)膜和第二保護(hù)膜中。

在第五開(kāi)口c5的底部處暴露由氮化硅、氧化硅或由氮化硅和氧化硅制成的堆疊膜形成的絕緣膜。

如上所述，光敏聚酰亞胺與保護(hù)帶之間的粘附力高，而保護(hù)帶與由氮化硅或氧化硅制成的絕緣膜之間的粘附力低?？紤]到這些，形成由光敏聚酰亞胺制成的其中具有多個(gè)第五開(kāi)口c5的壁wa減小了與保護(hù)帶的粘附力。這使得更容易從半導(dǎo)體晶片sw的主平面剝離保護(hù)帶。

對(duì)于圖2所述的上述偽芯片sc2，在曝光和顯影第一保護(hù)膜rf1的一個(gè)工藝中形成第二開(kāi)口c2，而在曝光和顯影第二保護(hù)膜rf2的另一個(gè)工藝中形成第三開(kāi)口c3。相比之下，在實(shí)施例的第五變形中，在曝光和顯影構(gòu)成壁wa的第一保護(hù)膜和第二保護(hù)膜的單個(gè)工藝中形成第五開(kāi)口c5。

第五變形需要兩個(gè)曝光掩模：一個(gè)曝光掩模用于形成產(chǎn)品芯片區(qū)sc1的第二保護(hù)膜中的第三開(kāi)口c3，而另一個(gè)曝光掩模用于形成外圍區(qū)域的第一保護(hù)膜和第二保護(hù)膜中的第五開(kāi)口c5。使用兩個(gè)不同的曝光掩模使得能夠按需確定要在外圍區(qū)域中形成的第五開(kāi)口c5的數(shù)量和形狀，而不管要在產(chǎn)品芯片區(qū)sc1中形成的第三開(kāi)口c3的數(shù)量和形狀。這接著使得能夠更容易地調(diào)整保護(hù)帶的粘附力和剝離保護(hù)帶的難易程度。

根據(jù)如上體現(xiàn)的本發(fā)明，當(dāng)半導(dǎo)體晶片sw的背部被研磨時(shí)，容易從半導(dǎo)體晶片sw的主平面剝離保護(hù)帶pr。這提高了制造半導(dǎo)體裝置的產(chǎn)率。

雖然已經(jīng)使用特定術(shù)語(yǔ)描述了本發(fā)明的優(yōu)選實(shí)施例，但是這種說(shuō)明僅是說(shuō)明性的，并且應(yīng)當(dāng)理解，在不脫離以下權(quán)利要求的精神或范圍的情況下，可以做出改變和變化。