本發(fā)明涉及半導(dǎo)體領(lǐng)域，更具體地，涉及用于集成互補(bǔ)金屬氧化物半導(dǎo)體(CMOS)圖像傳感器工藝的平坦焊盤(pán)結(jié)構(gòu)。

背景技術(shù)：

很多現(xiàn)代電子器件包括使用圖像傳感器的光學(xué)成像器件(例如，數(shù)碼相機(jī))。圖像傳感器將光學(xué)圖像轉(zhuǎn)換成可表示圖像的數(shù)字?jǐn)?shù)據(jù)。圖像傳感器可包括像素傳感器陣列和支持邏輯。像素傳感器測(cè)量入射輻射(例如，光)，而支持邏輯便于讀出測(cè)量值。通常用于光學(xué)成像器件中的一種類(lèi)型的圖像傳感器是背照式(BSI)互補(bǔ)金屬氧化物半導(dǎo)體(CMOS)圖像傳感器。BSI CMOS圖像傳感器有利地具有低操作電壓、低功耗、高量子效率、低讀出噪聲、以及允許隨機(jī)接入。

技術(shù)實(shí)現(xiàn)要素：

根據(jù)本發(fā)明的一方面，提供了一種圖像傳感器的焊盤(pán)結(jié)構(gòu)，焊盤(pán)結(jié)構(gòu)包括：

半導(dǎo)體襯底，布置在后道工序(BEOL)金屬化堆疊件上方，并且包括劃線開(kāi)口；

緩沖層，襯墊劃線開(kāi)口；

導(dǎo)電焊盤(pán)，包括基區(qū)和突出區(qū)，基區(qū)布置在劃線開(kāi)口中的緩沖層上方，并且突出區(qū)從基區(qū)伸進(jìn)BEOL金屬化堆疊件中；以及

介電層，填充導(dǎo)電焊盤(pán)上方的劃線開(kāi)口，并且與半導(dǎo)體襯底的上表面大致齊平。

根據(jù)本發(fā)明的一個(gè)實(shí)施例，還包括：

載體襯底，位于BEOL金屬化堆疊件的下面；以及

像素傳感器陣列，布置在半導(dǎo)體襯底中且橫向鄰近導(dǎo)電焊盤(pán)。

根據(jù)本發(fā)明的一個(gè)實(shí)施例，還包括：

隔離區(qū)，布置在BEOL金屬化堆疊件上方且延伸進(jìn)半導(dǎo)體襯底內(nèi)，其中，突出區(qū)延伸穿過(guò)隔離區(qū)至BEOL金屬化堆疊件。

根據(jù)本發(fā)明的一個(gè)實(shí)施例，介電層是氧化物且半導(dǎo)體襯底是硅。

根據(jù)本發(fā)明的一個(gè)實(shí)施例，導(dǎo)電焊盤(pán)還包括橫向間隔開(kāi)且沿著基區(qū)的外圍橫向地平行延伸的一對(duì)線型開(kāi)口。

根據(jù)本發(fā)明的一個(gè)實(shí)施例，還包括：

鈍化層，布置在半導(dǎo)體襯底和介電層上方。

根據(jù)本發(fā)明的一個(gè)實(shí)施例，還包括：

像素傳感器陣列，布置在半導(dǎo)體襯底中且橫向鄰近導(dǎo)電焊盤(pán)；以及

色彩濾鏡陣列，隱藏在像素傳感器陣列上方的鈍化層中。

根據(jù)本發(fā)明的一個(gè)實(shí)施例，介電層和鈍化層包括暴露出導(dǎo)電焊盤(pán)的焊盤(pán)開(kāi)口。

根據(jù)本發(fā)明的一個(gè)實(shí)施例，還包括：

金屬連接層，布置在鈍化層上方且襯墊焊盤(pán)開(kāi)口。

根據(jù)本發(fā)明的另一方面，提供了一種用于制造圖像傳感器的焊盤(pán)結(jié)構(gòu)的方法，方法包括：

將第一蝕刻實(shí)施進(jìn)布置在后道工序(BEOL)金屬化堆疊件上方的半導(dǎo)體襯底中以形成劃線開(kāi)口；

在劃線開(kāi)口內(nèi)形成導(dǎo)電焊盤(pán)，導(dǎo)電焊盤(pán)電接觸BEOL金屬化堆疊件；

在導(dǎo)電焊盤(pán)上方的劃線開(kāi)口內(nèi)形成介電層，其中，介電層具有與半導(dǎo)體襯底的上表面大致齊平的上表面；以及

在導(dǎo)電焊盤(pán)、介電層和半導(dǎo)體襯底上方形成鈍化層。

根據(jù)本發(fā)明的一個(gè)實(shí)施例，還包括：

形成襯墊劃線開(kāi)口的緩沖層；以及

將第二蝕刻實(shí)施進(jìn)劃線開(kāi)口的下表面中以形成露出BEOL金屬化堆疊件的金屬線的焊盤(pán)開(kāi)口。

根據(jù)本發(fā)明的一個(gè)實(shí)施例，形成導(dǎo)電焊盤(pán)包括：

形成完全填充焊盤(pán)開(kāi)口且部分填充劃線開(kāi)口的導(dǎo)電層；以及

將第三蝕刻實(shí)施進(jìn)導(dǎo)電層中以形成導(dǎo)電焊盤(pán)。

根據(jù)本發(fā)明的一個(gè)實(shí)施例，還包括：

提供具有像素傳感器陣列的半導(dǎo)體襯底；以及

將第一蝕刻實(shí)施進(jìn)半導(dǎo)體襯底中以形成橫向圍繞像素傳感器陣列的劃線開(kāi)口。

根據(jù)本發(fā)明的一個(gè)實(shí)施例，還包括：

通過(guò)BEOL金屬化堆疊件將半導(dǎo)體襯底粘合至載體襯底。

根據(jù)本發(fā)明的一個(gè)實(shí)施例，還包括：

在半導(dǎo)體襯底和介電層上方形成鈍化層；以及

實(shí)施穿過(guò)鈍化層和介電層的第四蝕刻以形成露出導(dǎo)電焊盤(pán)的焊盤(pán)開(kāi)口。

根據(jù)本發(fā)明的一個(gè)實(shí)施例，還包括：

形成襯墊鈍化層和焊盤(pán)開(kāi)口的金屬連接層；以及

將第五蝕刻實(shí)施進(jìn)金屬連接層中以形成第二焊盤(pán)開(kāi)口，第二焊盤(pán)開(kāi)口布置在焊盤(pán)開(kāi)口中且包括與焊盤(pán)開(kāi)口的對(duì)應(yīng)表面間隔開(kāi)的表面。

根據(jù)本發(fā)明的一個(gè)實(shí)施例，還包括：

在鈍化層中形成色彩濾鏡陣列。

根據(jù)本發(fā)明的一個(gè)實(shí)施例，形成鈍化層包括：

沿著半導(dǎo)體襯底和介電層形成第一氧化物層；

在第一氧化物層上形成介電常數(shù)大于約3.9的高k層；

在高k層上形成第二氧化物層；以及

在第二氧化物層上形成氮化物層。

根據(jù)本發(fā)明的一個(gè)實(shí)施例，形成介電層包括：

在半導(dǎo)體襯底上方形成介電層并且填充劃線開(kāi)口；

在介電層中實(shí)施化學(xué)機(jī)械拋光(CMP)；以及

將第四蝕刻實(shí)施進(jìn)介電層中以將介電層的上表面回蝕刻成約與半導(dǎo)體襯底的上表面齊平。

根據(jù)本發(fā)明的又一方面，提供了一種圖像傳感器，包括：

后道工序(BEOL)金屬化堆疊件，布置在載體襯底上方；

半導(dǎo)體襯底，布置在BEOL金屬化堆疊件上方，并且包括像素傳感器陣列和劃線開(kāi)口，其中，劃線開(kāi)口沿著半導(dǎo)體襯底的外圍橫向圍繞像素傳感器陣列；

緩沖層，襯墊劃線開(kāi)口；

導(dǎo)電焊盤(pán)，包括基區(qū)和突出區(qū)，基區(qū)布置在劃線開(kāi)口中的緩沖層上方，并且突出區(qū)從基區(qū)伸出至BEOL金屬化堆疊件的相應(yīng)金屬線；

介電層，填充導(dǎo)電焊盤(pán)上方的劃線開(kāi)口，并且與半導(dǎo)體襯底大致齊平；以及

鈍化層，布置在半導(dǎo)體襯底和介電層上方。

附圖說(shuō)明

當(dāng)結(jié)合附圖進(jìn)行閱讀時(shí)，通過(guò)下列詳細(xì)的描述，可以更好地理解本公開(kāi)的各方面。應(yīng)該強(qiáng)調(diào)的是，根據(jù)工業(yè)中的標(biāo)準(zhǔn)實(shí)踐，沒(méi)有按比例繪制各種部件。實(shí)際上，為了清楚地討論，可以任意地增加或減小各種部件的尺寸。

圖1示出了具有平坦的焊盤(pán)結(jié)構(gòu)的集成芯片的一些實(shí)施例的截面圖。

圖2A示出了具有帶有多層鈍化層的平坦的焊盤(pán)結(jié)構(gòu)的集成芯片的一些實(shí)施例的截面圖。

圖2B示出了具有帶有多層鈍化層的平坦的焊盤(pán)結(jié)構(gòu)的集成芯片的替代實(shí)施例的截面圖。

圖3示出了具有帶有金屬連接層的平坦的焊盤(pán)結(jié)構(gòu)的集成芯片的一些實(shí)施例的截面圖。

圖4示出了具有平坦的焊盤(pán)結(jié)構(gòu)的背照式(BSI)互補(bǔ)金屬氧化物半導(dǎo)體(CMOS)圖像傳感器的一些實(shí)施例的截面圖。

圖5示出了用于制造具有平坦的焊盤(pán)結(jié)構(gòu)的集成芯片的方法的一些實(shí)施例的流程圖。

圖6至圖18示出了根據(jù)圖5的方法處于制造的各個(gè)階段的具有平坦的焊盤(pán)結(jié)構(gòu)的集成芯片的一些實(shí)施例的一系列截面圖。

具體實(shí)施方式

本公開(kāi)提供了用于實(shí)現(xiàn)所提供主題的不同特征的多種不同實(shí)施例或?qū)嵗?。以下將描述組件和布置的特定實(shí)例以簡(jiǎn)化本發(fā)明。當(dāng)然，這些僅是實(shí)例并且不旨在限制本發(fā)明。例如，在以下描述中，在第二部件上方或上形成第一部件可以包括第一部件和第二部件直接接觸的實(shí)施例，也可以包括其他部件可以形成在第一部件和第二部件之間使得第一部件和第二部件不直接接觸的實(shí)施例。另外，本公開(kāi)可以在多個(gè)實(shí)例中重復(fù)參考符號(hào)和/或字符。這種重復(fù)用于簡(jiǎn)化和清楚，并且其本身不表示所述多個(gè)實(shí)施例和/或配置之間的關(guān)系。

此外，在此可使用諸如“在…之下”、“在…下面”、“下面的”、“在…上面”、以及“上面的”等的空間關(guān)系術(shù)語(yǔ)，以容易的描述如圖中所示的一個(gè)元件或部件與另一元件(多個(gè)元件)或部件(多個(gè)部件)的關(guān)系。除圖中所示的方位之外，空間關(guān)系術(shù)語(yǔ)將包括使用或操作中的裝置的各種不同的方位。裝置可以以其他方式定位(旋轉(zhuǎn)90度或在其他方位)，并且通過(guò)在此使用的空間關(guān)系描述符進(jìn)行相應(yīng)地解釋。

互補(bǔ)金屬氧化物半導(dǎo)體(CMOS)圖像傳感器包括布置在集成電路(IC)的半導(dǎo)體襯底內(nèi)的像素傳感器陣列。此外，一些CMOS圖像傳感器包括布置在像素傳感器陣列上方且隱藏在IC的受光側(cè)內(nèi)的色彩濾鏡陣列。在集成電路內(nèi)隱藏色彩濾鏡有利地提高了光學(xué)性能。例如，可提高串?dāng)_、量子效率、以及SNR-X(即，實(shí)現(xiàn)X的信噪比(SNR)的最小亮度，諸如10)中的一個(gè)或多個(gè)。盡管隱藏色彩濾鏡陣列提高了光學(xué)性能，但是在制造期間集成隱藏的色彩濾鏡陣列(BCFA)工藝和現(xiàn)有的CMOS圖像傳感器工藝具有挑戰(zhàn)。例如，制造具有BCFA的CMOS圖像傳感器的一些方法在IC的受光側(cè)上形成鈍化層。然后在IC的受光側(cè)上的劃線開(kāi)口中形成橫向圍繞像素傳感器陣列的焊盤(pán)。由于焊盤(pán)的形成，根據(jù)BCFA工藝，在隱藏于鈍化層中的位置處形成BCFA。

BCFA工藝的限制在于其取決于IC的具有大致平面的(平坦的)表面的受光側(cè)。沒(méi)有大致平面的表面可給光學(xué)性能帶來(lái)不利影響。然而，劃線 開(kāi)口使得在受光側(cè)的表面上產(chǎn)生不連續(xù)性。解決這種限制的一種方法是在實(shí)施BCFA工藝之前，用介電層填充劃線開(kāi)口，然后實(shí)施化學(xué)機(jī)械拋光(CMP)。盡管電介質(zhì)填充方法會(huì)導(dǎo)致在IC的受光側(cè)上產(chǎn)生大致平面的表面，但是它還可損壞鈍化層(例如，通過(guò)CMP)。這種損壞可給BCFA的光學(xué)性能增益造成不利影響。

基于上述內(nèi)容，本申請(qǐng)涉及一種在制造圖像傳感器期間集成焊盤(pán)工藝和BCFA工藝以消除焊盤(pán)工藝引起的鈍化層損壞的方法。根據(jù)該方法的一些實(shí)施例，焊盤(pán)形成在IC的受光側(cè)上的劃線開(kāi)口內(nèi)。此外，介電層形成在劃線內(nèi)。實(shí)施平坦化工藝，使得介電層具有大致平面的且與IC的相鄰表面大致齊平的上表面。由于形成平坦的焊盤(pán)結(jié)構(gòu)，所以在IC的受光面上以及介電層上方形成鈍化層，并且在受光面上形成BCFA或另一種結(jié)構(gòu)。通過(guò)在形成平坦的焊盤(pán)結(jié)構(gòu)之后形成鈍化層，有利地消除了由于焊盤(pán)和介電層的形成所導(dǎo)致的鈍化層損壞(例如，因?yàn)橹钡胶副P(pán)和介電層形成之后才形成鈍化層)。此外，通過(guò)消除鈍化層損壞，有利地提高了光學(xué)性能并且在沒(méi)有問(wèn)題或性能退化的情況下可形成依賴(lài)于鈍化層的后續(xù)結(jié)構(gòu)。

參照?qǐng)D1，提供了一種具有平坦的焊盤(pán)結(jié)構(gòu)的集成芯片的一些實(shí)施例的截面圖100。平坦的焊盤(pán)結(jié)構(gòu)包括BEOL金屬化堆疊件102。BEOL金屬化堆疊件102包括層間介電(ILD)層104和堆疊在ILD層104內(nèi)的金屬化層106,108。ILD層104可以是，例如，低k電介質(zhì)(即，介電常數(shù)小于約3.9的電介質(zhì))或氧化物。金屬化層106,108包括具有金屬線110的上金屬化層106，并且通過(guò)BEOL金屬化堆疊件102的通孔112彼此電連接。金屬化層106,108、通孔112和金屬線110可以是(例如)金屬，諸如鋁銅、鋁、鍺、銅或一些其他金屬。

半導(dǎo)體襯底114和隔離區(qū)116布置在BEOL金屬化堆疊件102上方。半導(dǎo)體襯底114和隔離區(qū)116均鄰接BEOL金屬化堆疊件102的上表面118，并且隔離區(qū)116從上表面118垂直延伸進(jìn)半導(dǎo)體襯底114內(nèi)。半導(dǎo)體襯底114可以是，例如，塊體半導(dǎo)體襯底，諸如塊體硅襯底、或絕緣體上硅(SOI)襯底。隔離區(qū)116可以是，例如，淺溝槽隔離(STI)區(qū)或注入隔離區(qū)。

劃線開(kāi)口120布置在半導(dǎo)體襯底114中，并且，在一些實(shí)施例中，布 置在隔離區(qū)116中。劃線開(kāi)口120垂直地限定在半導(dǎo)體襯底114的上表面122和在上表面122下方凹陷的表面124之間。凹陷表面124可以是半導(dǎo)體襯底114的凹陷表面和/或隔離區(qū)116的凹陷表面。此外，盡管不可見(jiàn)，劃線開(kāi)口120通常圍繞像素傳感器陣列橫向延伸，從而其通常具有對(duì)應(yīng)于像素傳感器陣列的帶有中心空隙的印跡(footprint)。

緩沖層126襯墊(lines)劃線開(kāi)口120，并且限制于劃線開(kāi)口120。此外，緩沖層126支撐劃線開(kāi)口120內(nèi)的焊盤(pán)128。緩沖層126包括直接在焊盤(pán)128下方襯墊劃線開(kāi)口120的凹陷表面124的第一區(qū)、襯墊劃線開(kāi)口120的側(cè)壁表面的第二區(qū)、以及在第一區(qū)和第二區(qū)之間橫向襯墊表面的第三區(qū)。在一些實(shí)施例中，第一、第二和第三區(qū)具有大致均勻的厚度。此外，在一些實(shí)施例中，第一區(qū)可具有大于第二區(qū)的第二區(qū)厚度的第一區(qū)厚度，并且第二區(qū)厚度可大于第三區(qū)的第三區(qū)厚度。緩沖層126可以是，例如，電介質(zhì)，諸如二氧化硅或一些其它氧化物。

焊盤(pán)128是導(dǎo)電的且可以是，例如，諸如鋁銅的金屬。焊盤(pán)128包括基區(qū)130和位于基區(qū)130下方的突出區(qū)132。基區(qū)130局限于劃線開(kāi)口120，并且具有與緩沖層126的相鄰側(cè)壁表面橫向間隔開(kāi)和/或與其它焊盤(pán)的相鄰側(cè)壁表面(未示出)橫向間隔開(kāi)的側(cè)壁表面。在一些實(shí)施例中，基區(qū)130具有大致均勻的厚度。此外，在其他實(shí)施例中，基區(qū)130可具有在基區(qū)130上表面136下方被凹陷的表面134。突出區(qū)132從基區(qū)130伸出，穿過(guò)緩沖層126、隔離區(qū)116和ILD層104中的一對(duì)第一焊盤(pán)開(kāi)口138到達(dá)金屬線110。第一焊盤(pán)開(kāi)口138沿著基區(qū)130的外圍橫向間隔開(kāi)并且橫向平行延伸(未示出)。第一焊盤(pán)開(kāi)口138可具有，例如，線型印跡。

一對(duì)第二焊盤(pán)開(kāi)口140布置在焊盤(pán)128的基區(qū)130和突出區(qū)132中。第二焊盤(pán)開(kāi)口140垂直限定在基區(qū)上表面136和突出區(qū)132的在上表面136下方被凹陷的表面142之間。通常，凹陷表面142大致與BEOL金屬化層上表面118齊平。第二焊盤(pán)開(kāi)口140與第一焊盤(pán)開(kāi)口138的表面間隔開(kāi)并且橫向平行延伸(未示出)。此外，在一些實(shí)施例中，第二焊盤(pán)開(kāi)口140集中在第一焊盤(pán)開(kāi)口138的中心位置處。第二焊盤(pán)開(kāi)口140可具有，例如，線型印跡。

介電層144布置在焊盤(pán)128上方，并且填充劃線開(kāi)口120和第二焊盤(pán)開(kāi)口140。此外，鈍化層146布置在介電層144上方，并且襯墊半導(dǎo)體襯底上表面122和介電層144的上表面148。與常見(jiàn)的具有介電層(帶有與鈍化層的上表面對(duì)準(zhǔn)的上表面)(由于在鈍化層之后和平坦化工藝之前形成介電層)的焊盤(pán)結(jié)構(gòu)相比，介電層上表面148與半導(dǎo)體襯底上表面122大致齊平或在其下方，這樣使得介電層144局限于劃線開(kāi)口120。這是因?yàn)樵趯?shí)施平坦化工藝之前在劃線開(kāi)口114內(nèi)形成介電層144。此外，鈍化層146布置在介電層144上方，因?yàn)槠教够に囍笮纬赦g化層146以防止對(duì)鈍化層146的損壞。

在一些實(shí)施例中，介電層上表面148是凹形的或大致平面。介電層144可以是，例如，諸如二氧化硅的氧化物。鈍化層146可以是，例如，包括一層或多層諸如二氧化硅的氧化物、諸如氮化硅的氮化物、和高k電介質(zhì)(即，具有大于約3.9的介電常數(shù)的電介質(zhì))的單層或多層介電膜。在一些實(shí)施例中，鈍化層146包括布置在一對(duì)氧化物層(其堆疊在高k介電層的相對(duì)側(cè)上)上方的氮化物層。在其他實(shí)施例中，鈍化層146包括布置在氧化物層上方的氮化物層。

第三焊盤(pán)開(kāi)口150布置在焊盤(pán)128上方的鈍化層146和介電層144中。第三焊盤(pán)開(kāi)口150垂直限定在鈍化層146的上表面152和焊盤(pán)128的在上表面152下方被凹陷的表面134之間。第三焊盤(pán)開(kāi)口150露出焊盤(pán)128，從而允許通過(guò)第三焊盤(pán)開(kāi)口150與焊盤(pán)128形成電連接。

參照?qǐng)D2A，提供了具有帶有多層鈍化層146A的平坦的焊盤(pán)結(jié)構(gòu)的集成芯片的一些實(shí)施例的截面圖200A。多層鈍化層146A包括布置在半導(dǎo)體襯底114和介電層144上方的第一氧化物層202。此外，多層鈍化層146A包括布置在第一氧化物層202上方的高k介電層204、布置在高k介電層204上方的第二氧化物層206、和布置在第二氧化物層206上方的氮化物層208。第一氧化物層202和第二氧化物層206可以是，例如，二氧化硅。高k介電層204可以是，例如，氧化鉿(HfO)、氧化鉿硅(HfSiO)、氧化鋁鉿(HfAlO)、或氧化鉭鉿(HfTaO)。氮化物層208可以是，例如，氮化硅。

參照?qǐng)D2B，提供了具有帶有替代多層鈍化層146B的平坦的焊盤(pán)結(jié)構(gòu)的集成芯片的一些實(shí)施例的截面圖200B。多層鈍化層146包括布置在半導(dǎo)體襯底114和介電層144上方的氧化物層210。此外，多層鈍化層146包括布置在氧化物層210上方的氮化物層208。氧化物層210可以是，例如，二氧化硅或一些其他氧化物。

參照?qǐng)D3，提供了具有帶有金屬連接層302的平坦的焊盤(pán)結(jié)構(gòu)的集成芯片的一些實(shí)施例的截面圖300。金屬連接層302布置在鈍化層146上方且填充第三焊盤(pán)開(kāi)口150。金屬連接層302可以是，諸如(例如)銅或鋁銅的金屬。此外，金屬連接層302包括布置在第三焊盤(pán)開(kāi)口150中且與第三焊盤(pán)開(kāi)口150的表面間隔開(kāi)的第四焊盤(pán)開(kāi)口304。在一些實(shí)施例中，第四焊盤(pán)開(kāi)口304集中在第三焊盤(pán)開(kāi)口150的中心位置處。第四焊盤(pán)開(kāi)口304垂直限定在金屬連接層302的上表面306和金屬連接層302的在上表面306下方被凹陷的表面308之間。在一些實(shí)施例中，金屬連接層302的凹陷表面308在介電層上表面148的下方被凹陷。

參照?qǐng)D4，提供了背照式(BSI)圖像傳感器的一些實(shí)施例的截面圖400，在BSI圖像傳感器內(nèi)平坦的焊盤(pán)結(jié)構(gòu)獲得了應(yīng)用。BSI圖像傳感器包括傳感區(qū)402、互連區(qū)404和邏輯區(qū)406。傳感區(qū)402布置在BSI圖像傳感器的中心位置，并且被配置成感測(cè)入射輻射。互連區(qū)404沿著B(niǎo)SI圖像傳感器的邊緣橫向地圍繞傳感區(qū)402，并且包括根據(jù)圖1或圖3的平坦的焊盤(pán)結(jié)構(gòu)(參照?qǐng)D1所示)。平坦的焊盤(pán)結(jié)構(gòu)圍繞傳感區(qū)402橫向間隔，并且被配置成將BSI圖像傳感器連接至外部器件。邏輯區(qū)406在傳感區(qū)402和互連區(qū)404之間橫向圍繞傳感區(qū)402，并且包括被配置成支持BSI圖像傳感器的操作的邏輯器件(未示出)。

傳感區(qū)402、互連區(qū)404和邏輯區(qū)406布置在載體襯底408和IC 410內(nèi)。載體襯底408可以是，例如，諸如塊體硅襯底的塊體半導(dǎo)體襯底、或SOI襯底。IC 410布置在載體襯底408上方并且通過(guò)IC 410的前側(cè)412粘合至載體襯底408。IC 410包括布置在半導(dǎo)體襯底114和BEOL金屬堆疊件102之間的器件區(qū)414。器件區(qū)414包括電子組件，諸如，例如，晶體管、電容器、電阻器、電感器、光電探測(cè)器和光電二極管中的一個(gè)或多個(gè)。 在傳感區(qū)402內(nèi)，器件區(qū)414通常包括像素傳感器416陣列，諸如光電探測(cè)器和/或光電二極管。在邏輯區(qū)406內(nèi)，器件區(qū)414通常包括晶體管(未示出)。

半導(dǎo)體襯底114和BEOL金屬化堆疊件102堆疊在器件區(qū)414的相對(duì)側(cè)上。半導(dǎo)體襯底114沿著IC 410的與前側(cè)412相對(duì)的后側(cè)418布置。BEOL金屬堆疊件102沿著IC 410的前側(cè)412布置，并且包括堆疊在ILD層104內(nèi)的ILD層104和金屬化層106,108。接觸件420將器件區(qū)414電連接至金屬化層106,108，并且通孔112將金屬化層106,108彼此電連接。金屬化層106,108、接觸件420、和通孔112可以是，例如，導(dǎo)電材料，諸如鋁銅、鍺、銅或一些其他金屬。

鈍化層146沿著IC 410的后側(cè)418布置在半導(dǎo)體襯底114上方，并且襯墊半導(dǎo)體襯底114的上表面122。此外，在一些實(shí)施例中，金屬連接層(未示出)布置在鈍化層146上方且襯墊鈍化層146。色彩濾鏡422,424,426陣列隱藏在傳感區(qū)402內(nèi)的鈍化層146中。通常，色彩濾鏡422,424,426具有與鈍化層146的上表面152大約共平面的平坦的上表面428。色彩濾鏡422,424,426對(duì)應(yīng)于像素傳感器416并且被指定相應(yīng)的顏色或輻射波長(zhǎng)(例如，光)。此外，色彩濾鏡422,424,426被配置為將指定的顏色或輻射波長(zhǎng)傳送給相應(yīng)的像素傳感器416。通常，色彩濾鏡的分配在紅、綠和藍(lán)之間交替，這樣使得色彩濾鏡422,424,426包括藍(lán)色濾鏡422、紅色濾鏡424和綠色濾鏡426。在一些實(shí)施例中，色彩濾鏡的分配根據(jù)Bayer馬賽克在紅、綠和藍(lán)之間交替。

微透鏡430陣列布置在色彩濾鏡422,424,426和像素傳感器416上方。微透鏡430對(duì)應(yīng)于像素傳感器416，并且具有通常與色彩濾鏡422,424,426的中心和/或像素傳感器416的中心對(duì)準(zhǔn)的中心。微透鏡430被配置成向像素傳感器416和/或色彩濾鏡422,424,426聚焦入射輻射。在一些實(shí)施例中，微透鏡430具有被配置成向像素傳感器416和/或色彩濾鏡422,424,426聚焦輻射的凸形上表面432。

參照?qǐng)D5，流程圖500提供了一種用于制造具有平坦的焊盤(pán)結(jié)構(gòu)的集成芯片的方法的一些實(shí)施例。

在502中，提供了布置在BEOL金屬化堆疊件上方且鄰接BEOL金屬化堆疊件的半導(dǎo)體襯底和隔離區(qū)。隔離區(qū)從與襯底和BEOL金屬化堆疊件之間的界面大約齊平處垂直延伸進(jìn)入半導(dǎo)體襯底。

在504中，將第一蝕刻實(shí)施進(jìn)半導(dǎo)體襯底，以形成BEOL金屬化堆疊件的金屬線上面的劃線開(kāi)口。

在506中，共形地形成襯墊劃線開(kāi)口的緩沖層。

在508中，將第二蝕刻實(shí)施進(jìn)緩沖層、隔離區(qū)和BEOL金屬化堆疊件以形成暴露出金屬線且沿著劃線開(kāi)口的外圍橫向間隔開(kāi)的一對(duì)第一焊盤(pán)開(kāi)口。

在510中，焊盤(pán)層形成在半導(dǎo)體襯底上方且填充劃線開(kāi)口和第一焊盤(pán)開(kāi)口。相對(duì)半導(dǎo)體襯底的上表面凹陷焊盤(pán)層的上表面。

在512中，將第三蝕刻實(shí)施進(jìn)焊盤(pán)層以在劃線開(kāi)口中形成焊盤(pán)。在一些實(shí)施例中，第三蝕刻形成彼此橫向間隔開(kāi)的一個(gè)或多個(gè)附加焊盤(pán)以及劃線開(kāi)口中的焊盤(pán)。

在514中，介電層形成在半導(dǎo)體襯底上方且填充焊盤(pán)層上方的劃線開(kāi)口。

在516中，將CMP實(shí)施進(jìn)介電層以平坦化介電層的上表面。

在518中，將第四蝕刻實(shí)施進(jìn)介電層以將介電層上表面回蝕刻成約與半導(dǎo)體襯底上表面齊平。有利地是，在第四蝕刻期間，半導(dǎo)體襯底可用作蝕刻停止層。這樣進(jìn)而可在塊體制造期間提高晶圓均勻性。此外，至少在介電層是氧化物且半導(dǎo)體襯底是硅的情況下，可最小化或消除損壞半導(dǎo)體襯底的風(fēng)險(xiǎn)，因?yàn)橄鄬?duì)硅對(duì)氧化物具有高選擇性(例如，約100的選擇性)的蝕刻劑是已知的。第四蝕刻導(dǎo)致大致平坦的表面，該平坦的表面可有利于后續(xù)形成的CMOS圖像傳感器結(jié)構(gòu)(諸如BCFA)。

在520中，鈍化層形成在半導(dǎo)體襯底上表面和介電層上表面上方。有利地是，通過(guò)在形成第四蝕刻之后形成鈍化層，消除了鈍化層損壞(例如，由于CMP)。因?yàn)樵诤副P(pán)和介電層形成之后才形成鈍化層，所以不可能從焊盤(pán)和介電層的形成損壞鈍化層。在一些實(shí)施例中，之后在鈍化層中形成BCFA。

在522中，將第五蝕刻實(shí)施進(jìn)介電層以在焊盤(pán)的上表面上方形成第二焊盤(pán)開(kāi)口且暴露出焊盤(pán)的上表面。

在524中，在一些實(shí)施例中，形成襯墊第二焊盤(pán)開(kāi)口的金屬連接層。

盡管在本文中示出了所公開(kāi)的方法(例如，流程圖500所描述的方法)并將其描述為一系列的動(dòng)作或事件，但是應(yīng)該理解，這些動(dòng)作或事件的所示順序不應(yīng)解釋為限制意義。例如，可以以不同的順序發(fā)生一些動(dòng)作和/或一些動(dòng)作可與除了本文所示和/或描述的動(dòng)作或事件以外的其他動(dòng)作或事件同時(shí)發(fā)生。此外，不是所有的動(dòng)作可被要求實(shí)現(xiàn)本文描述的一個(gè)或多個(gè)方面或?qū)嵤├?，并且本文描述的一個(gè)或多個(gè)動(dòng)作可在一個(gè)或多個(gè)單獨(dú)的動(dòng)作和/或階段中進(jìn)行。

參照?qǐng)D6至圖18，提供了在制造的各個(gè)階段的具有平坦的焊盤(pán)結(jié)構(gòu)的集成芯片的一些實(shí)施例的截面圖以示出圖6至圖18的方法。盡管圖6至圖18描述了該方法，但是應(yīng)該理解，圖6至圖18所公開(kāi)的結(jié)構(gòu)不限于該方法，而是可獨(dú)立于該方法作為結(jié)構(gòu)而單獨(dú)存在。同樣地，盡管參照?qǐng)D6至圖18描述了該方法，但是應(yīng)該理解，該方法不限于圖6至圖18所公開(kāi)的結(jié)構(gòu)，而是可獨(dú)立于圖6至圖18所公開(kāi)的結(jié)構(gòu)而獨(dú)立存在。

圖6示出了對(duì)應(yīng)于動(dòng)作502的一些實(shí)施例的截面圖600。如圖所示，提供了布置在BEOL金屬化堆疊件102’上方且鄰接BEOL金屬化堆疊件102’的半導(dǎo)體襯底114’和隔離區(qū)116’。彼此橫向相鄰的半導(dǎo)體襯底114’和隔離區(qū)116’均鄰接BEOL金屬化堆疊件102’的上表面118’，并且隔離區(qū)116’從上表面118’垂直延伸進(jìn)半導(dǎo)體襯底114’。半導(dǎo)體襯底114’可以是，例如，塊體硅襯底。隔離區(qū)116’可以是，例如，STI區(qū)。BEOL金屬化堆疊件102’包括ILD層104’和堆疊在ILD層104’內(nèi)的金屬化層106,108。金屬化層106,108包括具有金屬線110的上金屬化層106，并且通過(guò)通孔112彼此電連接。ILD層104’可以是，例如，低k電介質(zhì)或氧化物。金屬化層106,108、通孔112和金屬線110可以是，例如，金屬。

圖7示出了對(duì)應(yīng)于動(dòng)作504的一些實(shí)施例的截面圖700。如圖所示，將第一蝕刻執(zhí)行進(jìn)半導(dǎo)體襯底114’(參見(jiàn)圖6)，穿過(guò)金屬線110上面的選擇區(qū)，到達(dá)隔離區(qū)116’(參見(jiàn)圖6)。在一些實(shí)施例中，由于過(guò)蝕刻， 隔離區(qū)116’可在選擇區(qū)下面被侵蝕。第一蝕刻產(chǎn)生金屬線110上面的且布置在剩余半導(dǎo)體襯底114(在一些實(shí)施例中，為剩余的隔離區(qū)116”)中的劃線開(kāi)口120。盡管未示出，劃線開(kāi)口120通常繞像素傳感器陣列橫向延伸(例如，參見(jiàn)圖4)。實(shí)施第一蝕刻的工藝可包括形成掩模半導(dǎo)體襯底114’的橫向圍繞選擇區(qū)的區(qū)第一光刻膠層702。此外，根據(jù)第一光刻膠層702的圖案，可將第一蝕刻劑704施加給半導(dǎo)體襯底114’。之后，可去除第一光刻膠層702。

圖8示出了對(duì)應(yīng)于動(dòng)作506的一些實(shí)施例的截面圖800。如圖所示，緩沖層126’形成在半導(dǎo)體襯底114’上方且襯墊劃線開(kāi)口120。使用汽相沉積(例如，化學(xué)汽相沉積(CVD))、熱氧化、旋轉(zhuǎn)涂覆、或任意其它適合的沉積技術(shù)可形成緩沖層126’。然而，通常共形地形成緩沖層126’。此外，緩沖層126’可形成為，例如，氧化物，諸如二氧化硅。

圖9示出了對(duì)應(yīng)于動(dòng)作508的一些實(shí)施例的截面圖900。如圖所示，將第二蝕刻實(shí)施進(jìn)緩沖層126’(參見(jiàn)圖8)、隔離區(qū)116’(參見(jiàn)圖8)和ILD層104’(參見(jiàn)圖8)，穿過(guò)選擇區(qū)到達(dá)金屬線110。選擇區(qū)橫向間隔開(kāi)且沿著劃線開(kāi)口120的外圍橫向地平行延伸。第二蝕刻產(chǎn)生金屬線110上面的一對(duì)第一焊盤(pán)開(kāi)口138。第一焊盤(pán)開(kāi)口138延伸穿過(guò)剩余的緩沖層126”、剩余的隔離區(qū)116和剩余的ILD層104的上表面118進(jìn)入剩余的ILD層104。此外，第一焊盤(pán)開(kāi)口138通常具有線型印跡。實(shí)施第二蝕刻的工藝可包括形成掩模緩沖層126’的橫向圍繞選擇區(qū)的區(qū)的第二光刻膠層902。此外，根據(jù)第二光刻膠層902的圖案，可將一個(gè)或多個(gè)蝕刻劑904施加給緩沖層126’、隔離區(qū)116”和ILD層104’。之后，可去除第二光刻膠層902。

圖10示出了對(duì)應(yīng)于動(dòng)作510的一些實(shí)施例的截面圖1000。如圖所示，焊盤(pán)層128’形成在緩沖層126”上方，完全地填充第一焊盤(pán)開(kāi)口138且部分地填充劃線開(kāi)口120。焊盤(pán)層128’可形成為，例如，金屬，諸如鋁銅、銅、鋁、或一些其他金屬。在一些實(shí)施例中，形成焊盤(pán)層128’的工藝可包括形成襯墊第一焊盤(pán)開(kāi)口138和劃線開(kāi)口120的下部分的晶種層。通過(guò)共形地形成晶種層和后續(xù)回蝕刻晶種層可形成襯墊劃線開(kāi)口120的下部分的晶種層。之后，使用電鍍工藝(例如，電鍍工藝或無(wú)電鍍工藝)可從晶種層生 長(zhǎng)焊盤(pán)層128’。在其他實(shí)施例中，形成焊盤(pán)層128’的工藝可包括形成填充劃線開(kāi)口120和第一焊盤(pán)開(kāi)口138的中間層。之后，可將CMP和回蝕刻實(shí)施進(jìn)中間層以形成焊盤(pán)層128’。

圖11示出了對(duì)應(yīng)于動(dòng)作512的一些實(shí)施例的截面圖1100。如圖所示，將第三蝕刻實(shí)施進(jìn)焊盤(pán)層128’(參見(jiàn)圖10)，穿過(guò)第一焊盤(pán)開(kāi)口138上面的選擇區(qū)并且穿過(guò)圍繞焊盤(pán)層128’的焊盤(pán)區(qū)橫向延伸的選擇區(qū)。在一些實(shí)施例中，由于過(guò)蝕刻和/或橫向蝕刻，可侵蝕緩沖層126”(參見(jiàn)圖10)。第三蝕刻產(chǎn)生焊盤(pán)128”，其具有大致平坦的上表面136’和具有與剩余的緩沖層126”’的相鄰側(cè)壁表面和/或其他焊盤(pán)的相鄰側(cè)壁表面橫向間隔開(kāi)的側(cè)壁表面。此外，焊盤(pán)128”具有垂直延伸進(jìn)第一焊盤(pán)開(kāi)口138且與第一焊盤(pán)開(kāi)口138的表面間隔開(kāi)的一對(duì)第二焊盤(pán)開(kāi)口140。實(shí)施第三蝕刻的工藝可包括形成掩模焊盤(pán)層128’的橫向圍繞選擇區(qū)的區(qū)的第三光刻膠層1102。此外，根據(jù)第三光刻膠層1102的圖案可將第三蝕刻劑1104施加給焊盤(pán)層128’。然后，可去除第三光刻膠層1102。

圖12示出了對(duì)應(yīng)于動(dòng)作514的一些實(shí)施例的截面圖1200。如圖所示，介電層144’形成在緩沖層126”’上方且填充劃線開(kāi)口120和第二焊盤(pán)開(kāi)口140。使用汽相沉積、熱氧化、旋轉(zhuǎn)涂覆或任意其他適合的沉積技術(shù)可形成介電層144’。此外，介電層144’可形成為，例如，氧化物，諸如二氧化硅或一些其他電介質(zhì)。

圖13示出了對(duì)應(yīng)于動(dòng)作516的一些實(shí)施例的截面圖1300。如圖所示，將CMP實(shí)施進(jìn)介電層144’(參見(jiàn)圖12)并且，在一些實(shí)施例中，實(shí)施進(jìn)緩沖層126”’(參見(jiàn)圖12)。CMP產(chǎn)生具有平坦的上表面148’的剩余介電層144”，其在一些實(shí)施例中大致與剩余的緩沖層126””的上表面1302齊平。

圖14示出了對(duì)應(yīng)于動(dòng)作518的一些實(shí)施例的截面圖1400。如圖所示，將第四蝕刻實(shí)施進(jìn)介電層144’(參見(jiàn)圖13)和緩沖層26””(參見(jiàn)圖13)以將介電層126””和緩沖層144’的上表面148’,1302(參見(jiàn)圖13)回蝕刻至半導(dǎo)體襯底114的上表面122的下方或約與其齊平。第四蝕刻產(chǎn)生了剩余的介電層144”，其被剩余的緩沖層126橫向圍繞且具有大致平坦或凹形 的上表面148”。實(shí)施第四蝕刻的工藝可包括將第四蝕刻劑1402施加給介電層144’和緩沖層126””。在一些實(shí)施例中，第四蝕刻劑1402可對(duì)介電層144’的材料比對(duì)半導(dǎo)體襯底114的材料更具選擇性(例如，對(duì)氧化物比硅更具選擇性)。

圖15示出了對(duì)應(yīng)于動(dòng)作520的一些實(shí)施例的截面圖1500。如圖所示，鈍化層146’形成在半導(dǎo)體襯底114和介電層144”上方。鈍化層146’可形成為例如包括一層或多層氧化物、氮化物和高k電介質(zhì)的單層或多層介電膜。通過(guò)使用汽相沉積、熱氧化、旋轉(zhuǎn)涂覆或任意其它適合的沉積技術(shù)順序地沉積多層可形成一層或多個(gè)層。

圖16示出了對(duì)應(yīng)于動(dòng)作522的一些實(shí)例的截面圖1600。如圖所示，將第五蝕刻實(shí)施進(jìn)鈍化層146’(參見(jiàn)圖15)和介電層144”(參見(jiàn)圖15)，穿過(guò)焊盤(pán)128”上面的選擇區(qū)(參見(jiàn)圖15)。在一些實(shí)施例中，由于過(guò)蝕刻，焊盤(pán)128”可在選擇區(qū)下面被侵蝕。第五蝕刻產(chǎn)生剩余焊盤(pán)128上面的且暴露出剩余焊盤(pán)128的第三焊盤(pán)開(kāi)口150。實(shí)施第五蝕刻的工藝可包括形成掩模鈍化層146’和介電層144”的橫向圍繞選擇區(qū)的區(qū)的第四光刻膠層1602。此外，根據(jù)第四光刻膠層1602的圖案可將第五蝕刻劑1604施加給鈍化層146’。之后，可去除第四光刻膠層1602。

圖17和圖18示出了對(duì)應(yīng)于動(dòng)作524的一些實(shí)施例的截面圖1700,1800。

如圖17所示，金屬連接層302’形成在鈍化層146上方且填充第三焊盤(pán)開(kāi)口150。金屬連接層302’可形成為，例如，金屬，諸如銅或鋁銅。此外，使用例如汽相沉積、熱氧化、旋轉(zhuǎn)涂覆、或任意其他適合的沉積技術(shù)可形成金屬連接層302’。

如圖18所示，將第六蝕刻實(shí)施進(jìn)金屬連接層302’(參見(jiàn)圖17)，穿過(guò)第三焊盤(pán)開(kāi)口150內(nèi)的選擇區(qū)。第六蝕刻產(chǎn)生剩余金屬連接層302，其具有集中在第三焊盤(pán)開(kāi)口150的中心位置且與焊盤(pán)128垂直間隔開(kāi)的第四焊盤(pán)開(kāi)口304。實(shí)施第六蝕刻的工藝可包括形成掩模金屬連接層302’的橫向圍繞選擇區(qū)的區(qū)的第五光刻膠層1802。此外，根據(jù)第五光刻膠層1802的圖案可將第六蝕刻劑1804施加給金屬連接層302’。之后，可去除第五光刻膠層1802。

因此，通過(guò)上述內(nèi)容可理解，本公開(kāi)提供了一種圖像傳感器的焊盤(pán)結(jié)構(gòu)。半導(dǎo)體襯底布置在BEOL金屬化堆疊件上方，且包括劃線開(kāi)口。緩沖層襯墊劃線開(kāi)口。導(dǎo)電焊盤(pán)包括基區(qū)和突出區(qū)?；鶇^(qū)布置在劃線開(kāi)口中的緩沖層上方，并且突出區(qū)從基區(qū)伸至BEOL金屬化堆疊件內(nèi)。介電層填充導(dǎo)電焊盤(pán)上方的劃線開(kāi)口，并且與半導(dǎo)體襯底的上表面大致齊平。

在其他實(shí)施例中，本公開(kāi)提供了一種制造圖像傳感器的焊盤(pán)結(jié)構(gòu)的方法。將第一蝕刻實(shí)施進(jìn)布置在BEOL金屬化堆疊件上方的半導(dǎo)體襯底中以形成劃線開(kāi)口。導(dǎo)電焊盤(pán)形成在劃線開(kāi)口內(nèi)，并且電接觸BEOL金屬化堆疊件。介電層形成在導(dǎo)電焊盤(pán)上方的劃線開(kāi)口內(nèi)。介電層具有與半導(dǎo)體襯底的上表面大致齊平的上表面。鈍化層形成在導(dǎo)電焊盤(pán)、介電層和半導(dǎo)體襯底上方。

在其他實(shí)施例中，本公開(kāi)提供了一種圖像傳感器。BEOL金屬化堆疊件布置在載體襯底上方。半導(dǎo)體襯底布置在BEOL金屬化堆疊件上方，并且包括像素傳感器陣列和劃線開(kāi)口。劃線開(kāi)口沿著半導(dǎo)體襯底的外圍橫向圍繞像素傳感器陣列。緩沖層襯墊劃線開(kāi)口。導(dǎo)電焊盤(pán)包括基區(qū)和突出區(qū)?；鶇^(qū)布置在劃線開(kāi)口中的緩沖層上方，而突出區(qū)從基區(qū)伸向BEOL金屬化堆疊件的相應(yīng)金屬線。介電層填充導(dǎo)電焊盤(pán)上方的劃線開(kāi)口，并且與半導(dǎo)體襯底大致齊平。鈍化層布置在半導(dǎo)體襯底和介電層上方。

上面論述了若干實(shí)施例的部件，使得本領(lǐng)域的技術(shù)人員可以更好地理解本公開(kāi)的各個(gè)方面。本領(lǐng)域的技術(shù)人員應(yīng)該理解，可以很容易地使用本公開(kāi)作為基礎(chǔ)來(lái)設(shè)計(jì)或更改其他用于達(dá)到與這里所介紹實(shí)施例相同的目的和/或?qū)崿F(xiàn)相同優(yōu)點(diǎn)的工藝和結(jié)構(gòu)。本領(lǐng)域的技術(shù)人員也應(yīng)該意識(shí)到，這種等效構(gòu)造并不背離本公開(kāi)的精神和范圍，并且在不背離本公開(kāi)的精神和范圍的情況下，可以進(jìn)行多種變化、更換以及改變。