本發(fā)明是有關(guān)于一種半導(dǎo)體元件及其制造方法。

背景技術(shù)：

隨著半導(dǎo)體元件的集成化，為了達(dá)到高密度以及高效能的目標(biāo)，在制造半導(dǎo)體元件時(shí)，傾向形成向上堆疊的結(jié)構(gòu)，以更有效利用晶圓面積。因此，小尺寸元件中經(jīng)常出現(xiàn)高深寬比(high aspect ratio)的半導(dǎo)體結(jié)構(gòu)或開口。

在制造上述元件時(shí)，為了形成具有高深寬比(high aspect ratio)的溝道，通常會(huì)采用非常高的刻蝕選擇比進(jìn)行圖案化工藝。然而，在使用非常高的刻蝕選擇比的情況下，會(huì)有位于溝道的側(cè)壁的材料層無法完全被移除的問題。一旦溝道的側(cè)壁殘留有材料層且上述材料層為導(dǎo)體時(shí)，則會(huì)在半導(dǎo)體元件之間產(chǎn)生不當(dāng)?shù)膶?dǎo)通，進(jìn)而使元件的電性表現(xiàn)惡化。因此，如何在具有高深寬比的溝道的半導(dǎo)體結(jié)構(gòu)中，以溝道的側(cè)壁不殘留材料層的方式，進(jìn)行材料層(導(dǎo)體層)的圖案化，為當(dāng)前所需研究的課題。

技術(shù)實(shí)現(xiàn)要素：

本發(fā)明提供一種半導(dǎo)體元件的制造方法，其可在具有高深寬比的溝道的半導(dǎo)體結(jié)構(gòu)進(jìn)行材料層(導(dǎo)體層)的圖案化時(shí)，使得溝道的側(cè)壁不殘留材料層或減少材料層殘留。

本發(fā)明提供一種半導(dǎo)體元件的制造方法。上述半導(dǎo)體元件的制造方法包括以下步驟：在基底上形成多個(gè)鰭狀結(jié)構(gòu)，相鄰的上述鰭狀結(jié)構(gòu)之間具有開口；形成導(dǎo)體材料層，以覆蓋上述鰭狀結(jié)構(gòu)并填滿上述開口；圖案化上述導(dǎo)體材料層以及上述鰭狀結(jié)構(gòu)，以形成網(wǎng)狀結(jié)構(gòu)，上述網(wǎng)狀結(jié)構(gòu)具有在第一方向延伸的多個(gè)第一條狀物與在第二方向延伸的多個(gè)第二條狀物，上述第一條狀物與上述第二條狀物交叉，且上述網(wǎng)狀結(jié)構(gòu)具有多個(gè)孔洞。上述第一條狀物位于上述基底上且位于與上述鰭狀結(jié)構(gòu)對(duì)應(yīng)的位置。上述第二條狀物位于上述基底上且上述第二條狀物中的上述導(dǎo)體材料層橫跨 上述鰭狀結(jié)構(gòu)。上述孔洞位于上述開口中，且上述孔洞的周圍環(huán)繞有上述第一條狀物與上述第二條狀物，并且上述孔洞延伸至較上述鰭狀結(jié)構(gòu)的底部更靠近上述基底的位置。

在本發(fā)明的一實(shí)施例中，圖案化上述導(dǎo)體材料層以及上述鰭狀結(jié)構(gòu)的步驟包括進(jìn)行非選擇性刻蝕工藝。

在本發(fā)明的一實(shí)施例中，將上述導(dǎo)體材料層以及上述鰭狀結(jié)構(gòu)之間的刻蝕選擇比控制為0.7至1.3，以進(jìn)行上述非選擇性刻蝕工藝。

在本發(fā)明的一實(shí)施例中，形成上述鰭狀結(jié)構(gòu)的步驟包括以下步驟：在上述基底上形成堆疊層，上述堆疊層包括交互堆疊的至少一導(dǎo)體層以及至少一介電層；形成電荷儲(chǔ)存層，以覆蓋位于上述開口的底部的上述基底以及上述堆疊層的表面。

在本發(fā)明的一實(shí)施例中，上述半導(dǎo)體元件的制造方法，還包括以下步驟：形成多個(gè)介電柱，以至少填滿上述孔洞；圖案化上述第一條狀物中的上述導(dǎo)體材料層以及上述介電柱，以使經(jīng)圖案化的上述導(dǎo)體材料層形成多個(gè)梳狀結(jié)構(gòu)。每一梳狀結(jié)構(gòu)包括：多個(gè)梳部以及連接部。上述梳部插入于相鄰的上述鰭狀結(jié)構(gòu)之間的上述開口中且與相鄰的上述鰭狀結(jié)構(gòu)的側(cè)壁接觸。上述連接部在上述第二方向延伸，位于上述鰭狀結(jié)構(gòu)上且連接上述梳部。

在本發(fā)明的一實(shí)施例中，形成上述介電柱以及圖案化上述第一條狀物中的上述導(dǎo)體材料層以及上述介電柱的步驟包括以下步驟：形成介電材料層，以覆蓋上述網(wǎng)狀結(jié)構(gòu)并填滿上述孔洞；圖案化上述介電材料層以及上述第一條狀物中的上述導(dǎo)體材料層，以形成上述梳狀結(jié)構(gòu)、多個(gè)頂蓋層以及上述介電柱。每一梳狀結(jié)構(gòu)包括上述梳部以及上述連接部。每一頂蓋層位于上述連接部上且沿著上述第二方向延伸。

本發(fā)明又提供一種半導(dǎo)體元件。上述半導(dǎo)體元件包括基底、多個(gè)鰭狀結(jié)構(gòu)、多個(gè)梳狀結(jié)構(gòu)以及多個(gè)介電柱。上述鰭狀結(jié)構(gòu)位于上述基底上，且在第一方向延伸。相鄰的上述鰭狀結(jié)構(gòu)之間具有開口。上述梳狀結(jié)構(gòu)包括導(dǎo)體材料，且每一梳狀結(jié)構(gòu)包括多個(gè)梳部以及連接部。上述梳部插入于相鄰的上述鰭狀結(jié)構(gòu)之間的上述開口中且與相鄰的上述鰭狀結(jié)構(gòu)的側(cè)壁接觸。上述連接部在第二方向延伸，位于上述鰭狀結(jié)構(gòu)上且連接上述梳部。 上述介電柱插入于相鄰的上述鰭狀結(jié)構(gòu)之間的上述開口中且與相鄰的上述鰭狀結(jié)構(gòu)的側(cè)壁以及上述梳部接觸，且延伸至較上述鰭狀結(jié)構(gòu)的底部更靠近上述基底的位置。

在本發(fā)明的一實(shí)施例中，上述鰭狀結(jié)構(gòu)包括堆疊層以及電荷儲(chǔ)存層。上述堆疊層包括交互堆疊的至少導(dǎo)體層以及至少介電層。上述電荷儲(chǔ)存層覆蓋位于上述開口的底部的上述基底以及上述堆疊層的表面。

在本發(fā)明的一實(shí)施例中，每一介電柱分別具有不同的高度。

在本發(fā)明的一實(shí)施例中，每一介電柱的高度大于每一鰭狀結(jié)構(gòu)的高度。

基于上述，本發(fā)明通過同時(shí)圖案化鰭狀結(jié)構(gòu)以及材料層(導(dǎo)體層)并形成網(wǎng)狀結(jié)構(gòu)，可在具有高深寬比的溝道的半導(dǎo)體結(jié)構(gòu)中，以溝道的側(cè)壁不殘留材料層的方式，進(jìn)行材料層(導(dǎo)體層)的圖案化。這樣的方法可以有效防止所形成的半導(dǎo)體元件之間產(chǎn)生不當(dāng)?shù)膶?dǎo)通，進(jìn)而改善元件的電性表現(xiàn)。

為讓本發(fā)明的上述特征和優(yōu)點(diǎn)能更明顯易懂，下文特舉實(shí)施例，并配合所附附圖作詳細(xì)說明如下。

附圖說明

圖1A至圖1F為依照本發(fā)明的一實(shí)施例所繪示的半導(dǎo)體元件的制造方法的立體圖。

圖2A至圖2F為沿圖1A至圖1F的A-A’線所繪示的半導(dǎo)體元件的制造方法的剖面示意圖。

圖3A至圖3F為沿圖1A至圖1F的B-B’線所繪示的半導(dǎo)體元件的制造方法的剖面示意圖。

圖4A至圖4F為沿圖1A至圖1F的C-C’線所繪示的半導(dǎo)體元件的制造方法的剖面示意圖。

【符號(hào)說明】

10：基底

12、16b：介電層

14：鰭狀結(jié)構(gòu)

16：堆疊層

16a：導(dǎo)體層

18：電荷儲(chǔ)存層

20：第一硬掩模層

22：導(dǎo)體材料層

24：掩模結(jié)構(gòu)

24a：第一先進(jìn)圖案化薄膜

24b：介電抗反射層

24c：第二先進(jìn)圖案化薄膜

24d：含硅硬掩模底部抗反射層

24e：圖案化的光刻膠層

25：網(wǎng)狀層

25a：第一條狀導(dǎo)體層

25b：第二條狀導(dǎo)體層

26：網(wǎng)狀結(jié)構(gòu)

26a：第一條狀物

26b：第二條狀物

28：介電柱

28a：介電材料層

30：梳狀結(jié)構(gòu)

30a：梳部

30b：連接部

28b：頂蓋層

A1：第一夾角

A2：第二夾角

D1：第一方向

D2：第二方向

H、H3：高度

H1：第一高度

H2：第二高度

P：孔洞

T：開口

W1、W2：長度

具體實(shí)施方式

圖1A至圖1F為依照本發(fā)明的一實(shí)施例所繪示的半導(dǎo)體元件的制造方法的立體圖。圖2A至圖2F為沿圖1A至圖1F的A-A’線所繪示的半導(dǎo)體元件的制造方法的剖面示意圖。圖3A至圖3F為沿圖1A至圖1F的B-B’線所繪示的半導(dǎo)體元件的制造方法的剖面示意圖。圖4A至圖4F為沿圖1A至圖1F的C-C’線所繪示的半導(dǎo)體元件的制造方法的剖面示意圖。

請(qǐng)同時(shí)參照?qǐng)D1A、圖2A、圖3A以及圖4A，首先提供基底10?；?0可包括半導(dǎo)體材料、絕緣體材料、導(dǎo)體材料或上述材料的任意組合?；?0的材質(zhì)例如是選自于由Si、Ge、SiGe、GaP、GaAs、SiC、SiGeC、InAs與InP所組成的群組中的至少一種物質(zhì)所構(gòu)成的材質(zhì)或任何適合用于本發(fā)明工藝的物理結(jié)構(gòu)。基底10包括單層結(jié)構(gòu)或多層結(jié)構(gòu)。此外，也可使用絕緣層上硅(silicon on insulator，SOI)基底10?；?0例如是硅或硅化鍺。

請(qǐng)?jiān)偻瑫r(shí)參照?qǐng)D1A、圖2A、圖3A以及圖4A，在基底10上形成介電層12。介電層12包括氧化物、氮化物、氮氧化物或是介電常數(shù)小于4的低介電常數(shù)材料。在一實(shí)施例中，介電層12例如是底氧化層(bottom oxide layer，BOX)。介電層12的厚度例如是介于至之間。介電層12的形成方法例如是熱氧化法或化學(xué)氣相沉積法。

請(qǐng)?jiān)偻瑫r(shí)參照?qǐng)D1A、圖2A、圖3A以及圖4A，接著在介電層12上形成堆疊層16。堆疊層16包括交互堆疊的多層導(dǎo)體層16a以及多層介電層16b。導(dǎo)體層16a的材料包括未摻雜的半導(dǎo)體或是經(jīng)摻雜的半導(dǎo)體，例如是多晶硅或是摻雜的多晶硅。每一導(dǎo)體層16a的厚度例如是介于至之間。每一介電層16b的厚度例如是介于至之間。介電層16b的材料可與介電層12的材料相同或相異。介電層16b的材料可以包括氧化物、氮化物、氮氧化物或是介電常數(shù)小于4的低介電常數(shù)材料。導(dǎo)體層16a以及介電層16b的形成方法例如是熱氧化法或化學(xué)氣相沉積法。

請(qǐng)?jiān)偻瑫r(shí)參照?qǐng)D1A、圖2A、圖3A以及圖4A，繼而形成電荷儲(chǔ)存層18，以覆蓋堆疊層16的表面以及介電層12的表面，而形成多個(gè)鰭狀結(jié)構(gòu)14。電荷儲(chǔ)存層18的材料包括氧化物、氮化物或其組合。具體而言，電 荷儲(chǔ)存層18的材料包括氮化硅、氧化硅或其組合。電荷儲(chǔ)存層18可以是單層或多層。在一實(shí)施例中，電荷儲(chǔ)存層18例如是單層的氮化硅層。在另一實(shí)施例中，電荷儲(chǔ)存層18例如是由氧化層/氮化層/氧化層(Oxide-Nitride-Oxide，ONO)所構(gòu)成的復(fù)合層。電荷儲(chǔ)存層18的厚度例如是介于至之間。電荷儲(chǔ)存層18的形成方法例如是化學(xué)氣相沉積法或是熱氧化法。

請(qǐng)?jiān)偻瑫r(shí)參照?qǐng)D1A、圖2A、圖3A以及圖4A，相鄰的鰭狀結(jié)構(gòu)14之間具有開口T。開口T可以是任意長度、寬度、形狀的開口。開口T的剖面可為任意形狀，例如是V型、U型、菱形或其組合，但本發(fā)明并不以此為限。

請(qǐng)?jiān)偻瑫r(shí)參照?qǐng)D1A、圖2A、圖3A以及圖4A，在一實(shí)施例中，每一鰭狀結(jié)構(gòu)14可以選擇性地還包括第一硬掩模層20。第一硬掩模層20例如是位于堆疊層16與電荷儲(chǔ)存層18之間，但本發(fā)明并不以此為限。第一硬掩模層20可為單層或多層。第一硬掩模層20的材料例如是氧化硅、氮化硅或其他具有高楊氏模量(Young’s modulus)的材料。第一硬掩模層20的厚度例如是介于至之間。第一硬掩模層20的形成方法例如是化學(xué)氣相沉積法。

請(qǐng)參照?qǐng)D1A、1B、圖2B、圖3B以及圖4B，形成導(dǎo)體材料層22，以覆蓋鰭狀結(jié)構(gòu)14的電荷儲(chǔ)存層18以及介電層12的表面，并填滿開口T。導(dǎo)體材料層22包括未摻雜的半導(dǎo)體或是經(jīng)摻雜的半導(dǎo)體，例如是多晶硅或是摻雜的多晶硅。導(dǎo)體材料層22在鰭狀結(jié)構(gòu)14的頂部上的厚度例如是介于至之間。導(dǎo)體材料層22的形成方法例如是化學(xué)氣相沉積法。

請(qǐng)同時(shí)參照?qǐng)D1C、圖2C、圖3C以及圖4C，繼而在導(dǎo)體材料層22上形成掩模結(jié)構(gòu)24。掩模結(jié)構(gòu)24例如是依次包括第一先進(jìn)圖案化薄膜(advanced patterning film，APF)24a、介電抗反射層(dielectric anti-reflective coating film，DARC)24b、第二先進(jìn)圖案化薄膜24c、含硅硬掩模底部抗反射層24d(silicon-containing hard-mask bottom anti-reflection coating，SHB)以及圖案化的光刻膠層24e。第一先進(jìn)圖案化薄膜24a的材料例如是非晶碳。介電抗反射層24b的材料例如是氮氧化硅。第二先進(jìn)圖案化薄膜24c 的材料例如是非晶碳。含硅硬掩模底部抗反射層24d的材料例如是有機(jī)硅高分子聚合物(organosilicon polymer)、聚硅烷(polysilane)或其組合。圖案化的光刻膠層24e的材料例如是正型光刻膠、負(fù)型光刻膠或其組合。第一先進(jìn)圖案化薄膜24a的厚度例如是介于至之間。介電抗反射層24b的厚度例如是介于至之間。第二先進(jìn)圖案化薄膜24c的厚度例如是介于至之間。含硅硬掩模底部抗反射層24d的厚度例如是介于至之間。圖案化的光刻膠層24e的厚度例如是介于至之間。第一先進(jìn)圖案化薄膜24a、介電抗反射層24b、第二先進(jìn)圖案化薄膜24c以及含硅硬掩模底部抗反射層24d的形成方法例如是化學(xué)氣相沉積法。圖案化的光刻膠層24e的形成方法例如是旋轉(zhuǎn)涂布法搭配光刻工藝。在一實(shí)施例中，在形成掩模結(jié)構(gòu)24之前也可以對(duì)導(dǎo)體材料層22進(jìn)行平坦化工藝，以利于后續(xù)的圖案化工藝。

請(qǐng)同時(shí)參照?qǐng)D1C、圖1D、圖2D、圖3D以及圖4D，以掩模結(jié)構(gòu)24作為掩模，進(jìn)行非選擇性刻蝕工藝，圖案化導(dǎo)體材料層22并移除部分的電荷儲(chǔ)存層18以及介電層12，以形成網(wǎng)狀結(jié)構(gòu)26。所謂的非選擇性刻蝕工藝是指對(duì)導(dǎo)體材料層22、電荷儲(chǔ)存層18以及介電層12以實(shí)質(zhì)上相等的刻蝕速率進(jìn)行刻蝕。在一實(shí)施例中，導(dǎo)體材料層22對(duì)于電荷儲(chǔ)存層18以及導(dǎo)體材料層22對(duì)于介電層12的刻蝕選擇比例如是0.7至1.3。雖然以上列舉了刻蝕選擇比的范圍，但本發(fā)明并不限于此。只要能夠確保用于形成隔離結(jié)構(gòu)的開口的側(cè)壁上的導(dǎo)體材料層22能夠完全被移除，則可以任意調(diào)整為所需的刻蝕選擇比。非選擇性刻蝕工藝?yán)缡歉墒娇涛g法。干式刻蝕法可以是濺射刻蝕、反應(yīng)性離子刻蝕等。在一實(shí)施例中，非選擇性刻蝕工藝中使用的氣體例如是NF₃、HBr、CH₄、N₂、He、Ar、SF₆、CH₂F₂及CH₃F。

請(qǐng)?jiān)偻瑫r(shí)參照?qǐng)D1D、圖2D、圖3D以及圖4D，之后移除掩模結(jié)構(gòu)24，裸露出網(wǎng)狀結(jié)構(gòu)26。網(wǎng)狀結(jié)構(gòu)26具有交叉的多個(gè)第一條狀物26a與多個(gè)第二條狀物26b。更具體地說，第一條狀物26a在第一方向D1延伸，且位于與鰭狀結(jié)構(gòu)14對(duì)應(yīng)的位置。也就是每一第一條狀物26a包括鰭狀結(jié)構(gòu)14以及位于鰭狀結(jié)構(gòu)14上的第一條狀導(dǎo)體層25a。第二條狀物26b在第二方向D2延伸，且位于基底10上，并且第二條狀物26b中的第二條 狀導(dǎo)體層25b橫跨鰭狀結(jié)構(gòu)14。也就是每一第二條狀物26b包括鰭狀結(jié)構(gòu)14的一部分以及橫跨鰭狀結(jié)構(gòu)14的第二條狀導(dǎo)體層25b。第一條狀導(dǎo)體層25a與第二條狀導(dǎo)體層25b由圖1C、圖2C、圖3C以及圖4C中的導(dǎo)體材料層22圖案化而得。第一條狀導(dǎo)體層25a與第二條狀導(dǎo)體層25b彼此交叉，構(gòu)成網(wǎng)狀層25。

換句話說，網(wǎng)狀結(jié)構(gòu)26具有多個(gè)孔洞P?？锥碢的周圍環(huán)繞有第一條狀物26a與第二條狀物26b。孔洞P位于相鄰的兩個(gè)鰭狀結(jié)構(gòu)14之間的開口T(請(qǐng)同時(shí)參照?qǐng)D1A以及圖1D)中。而且孔洞P延伸至電荷儲(chǔ)存層18下方的介電層12中，也就是孔洞P的底部至比鰭狀結(jié)構(gòu)14的底部更靠近基底10。移除掩模結(jié)構(gòu)24的方法例如是干式刻蝕法。干式刻蝕法可以是濺射刻蝕或反應(yīng)性離子刻蝕等。

由于網(wǎng)狀結(jié)構(gòu)26是通過進(jìn)行非選擇性刻蝕工藝來形成，因此可有效避免或減少導(dǎo)體材料層22殘留在用于形成隔離結(jié)構(gòu)的開口的側(cè)壁上，進(jìn)而防止所形成的半導(dǎo)體元件之間產(chǎn)生不當(dāng)?shù)膶?dǎo)通。另外，由于導(dǎo)體材料層22圖案化成網(wǎng)狀層25，因而可在兩個(gè)方向上賦予足夠的支撐力，進(jìn)而避免圖案倒塌的情況。

請(qǐng)?jiān)偻瑫r(shí)參照?qǐng)D1C與1D、圖2D、圖3D以及圖4D，相鄰的兩個(gè)孔洞P在第一方向D1上的間距例如是介于至之間。相鄰的兩個(gè)孔洞P在第二方向D2上的間距例如是介于至之間?？锥碢的面積例如是介于5000nm*nm至10000nm*nm之間。孔洞P的形狀例如是圓形、方形、菱形或其組合。雖然以上列舉了孔洞P的形狀、面積以及間距等，但本發(fā)明并不限于此。只要能夠確保用于形成隔離結(jié)構(gòu)的開口(也就是孔洞P)的側(cè)壁上的導(dǎo)體材料層22能夠完全被移除，則孔洞P可以具有任意的形狀、面積以及間距。

請(qǐng)?jiān)偻瑫r(shí)參照?qǐng)D1C與1D、圖2D、圖3D以及圖4D，在一實(shí)施例中，每一第一條狀物26a的側(cè)壁較每一第二條狀物26b的側(cè)壁傾斜。更具體地說，每一第一條狀物26a的第一夾角A1可以小于每一第二條狀物26b的第二夾角A2。第一夾角A1為位于孔洞P的底部的第一條狀物26a的側(cè)壁與基底10的表面之間的夾角。第二夾角A2為位于孔洞P的底部的第二條狀物26b的側(cè)壁與基底10的表面之間的夾角。

請(qǐng)?jiān)偻瑫r(shí)參照?qǐng)D1D、圖2D、圖3D以及圖4D，在進(jìn)行刻蝕的過程中，由于負(fù)載效應(yīng)(1oading effect)的緣故，而使得刻蝕的程度不均，造成所形成的網(wǎng)狀結(jié)構(gòu)26的多個(gè)孔洞P的側(cè)壁的高度H3可能不完全相同，但因?yàn)樵诤罄m(xù)的工藝中填入孔洞P的是介電材料，因此即使每一孔洞P的高度H3不同，也不會(huì)影響到元件整體的電性表現(xiàn)。在一實(shí)施例中，網(wǎng)狀結(jié)構(gòu)26的多個(gè)孔洞P的側(cè)壁的高度H3均不同。在又一實(shí)施例中，網(wǎng)狀結(jié)構(gòu)26的每一孔洞P的側(cè)壁的高度H3大于第一條狀物26a的高度H。舉例來說，網(wǎng)狀結(jié)構(gòu)26的每一孔洞P的側(cè)壁的高度H3超出第一條狀物26a的高度H的30％以上，或者是40％以上。在一實(shí)施例中，孔洞P的側(cè)壁的高度H3例如是介于至之間。網(wǎng)狀結(jié)構(gòu)26的每一孔洞P的側(cè)壁的高度H3超出第一條狀物26a的高度H至通過將網(wǎng)狀結(jié)構(gòu)26的每一孔洞P的側(cè)壁的高度H3設(shè)為超出第一條狀物26a的高度H的30％以上，可更加確保用于形成隔離結(jié)構(gòu)的開口的側(cè)壁上的導(dǎo)體材料層22能夠完全被移除。

請(qǐng)同時(shí)參照?qǐng)D1E、圖2E、圖3E以及圖4E，繼而形成覆蓋網(wǎng)狀結(jié)構(gòu)26并填滿孔洞P的介電材料層28a。介電材料層28a的材料包括氧化物、氮化物、氮氧化物或是介電常數(shù)小于4的低介電常數(shù)材料。介電材料層28a在網(wǎng)狀結(jié)構(gòu)26上的厚度例如是介于至之間。介電材料層28a的形成方法例如是化學(xué)氣相沉積法。

請(qǐng)同時(shí)參照?qǐng)D1D、圖1E與圖1F、圖2F、圖3F以及圖4F，進(jìn)行圖案化工藝，例如是光刻與刻蝕工藝，以圖案化介電材料層28a以及網(wǎng)狀結(jié)構(gòu)26，進(jìn)而形成多個(gè)梳狀結(jié)構(gòu)30以及介電柱28。更具體地說，通過上述圖案化工藝，留下位于第二條狀物26b表面上的頂蓋層28b以及位于孔洞P之中的介電柱28。頂蓋層28b位于連接部30b上且沿著第二方向D2延伸。此外，通過上述圖案化工藝，網(wǎng)狀結(jié)構(gòu)26的第一條狀物26a被部分移除，留下梳狀結(jié)構(gòu)30。每一梳狀結(jié)構(gòu)30包括多個(gè)梳部30a以及連接部30b。每一梳部30a插入于相鄰的兩個(gè)鰭狀結(jié)構(gòu)14之間的開口T中且與相鄰的鰭狀結(jié)構(gòu)14中的電荷儲(chǔ)存層18的側(cè)壁接觸(請(qǐng)參照?qǐng)D1A以及圖1F)。連接部30b連接梳部30a，且在第二方向D2延伸。在一實(shí)施例中，連接部30b在第一方向D1上的長度例如是介于至之間。在一實(shí)施 例中，連接部30b之間的間距例如是介于至之間。在一實(shí)施例中，連接部30b在第一方向D1的長度W1小于每一介電柱28在第一方向D1的長度W2。

此外，在進(jìn)行上述圖案化工藝時(shí)，在形成頂蓋層28b以及梳狀結(jié)構(gòu)30之后，可以進(jìn)行過度刻蝕，以移除位于頂蓋層28b之間的鰭狀結(jié)構(gòu)14的一部分。因此，相鄰的兩個(gè)梳狀結(jié)構(gòu)30之間的每一鰭狀結(jié)構(gòu)14的高度(第一高度H1)會(huì)低于每一梳狀結(jié)構(gòu)30之下的每一鰭狀結(jié)構(gòu)14的高度(第二高度H2)。在一實(shí)施例中，第一高度H1比第二高度H2小至由于負(fù)載效應(yīng)的緣故，相鄰的兩個(gè)梳狀結(jié)構(gòu)30之間的導(dǎo)體材料有可能發(fā)生移除不完全的情況，但通過進(jìn)行過度刻蝕并移除位于頂蓋層28b之間的鰭狀結(jié)構(gòu)14的一部分，可以確保在進(jìn)行上述圖案化工藝之后，相鄰的兩個(gè)梳狀結(jié)構(gòu)30之間不會(huì)因?yàn)閷?dǎo)體材料的殘留而互相導(dǎo)通。

請(qǐng)同時(shí)參照?qǐng)D1F、圖2F、圖3F以及圖4F，本發(fā)明的半導(dǎo)體元件包括基底10、介電層12、多個(gè)鰭狀結(jié)構(gòu)14、多個(gè)梳狀結(jié)構(gòu)30以及多個(gè)介電柱28。介電層12位于基底10上。多個(gè)鰭狀結(jié)構(gòu)14位于介電層12上，且在第一方向D1延伸。鰭狀結(jié)構(gòu)14包括堆疊層16以及電荷儲(chǔ)存層18。堆疊層16包括交互堆疊的多個(gè)導(dǎo)體層16a以及多個(gè)介電層16b。相鄰的鰭狀結(jié)構(gòu)14之間具有開口T。電荷儲(chǔ)存層18覆蓋在堆疊層16的表面以及介電層12上。

請(qǐng)同時(shí)參照?qǐng)D1F、圖2F、圖3F以及圖4F，梳狀結(jié)構(gòu)30可以是導(dǎo)體材料。每一梳狀結(jié)構(gòu)30包括多個(gè)梳部30a以及連接部30b。多個(gè)梳部30a插入于相鄰的兩個(gè)鰭狀結(jié)構(gòu)14之間的開口T中且與相鄰的鰭狀結(jié)構(gòu)14中的電荷儲(chǔ)存層18的側(cè)壁接觸。連接部30b在第二方向D2延伸，位于電荷儲(chǔ)存層18上且與梳部30a連接。

多個(gè)介電柱28插入于相鄰的兩個(gè)鰭狀結(jié)構(gòu)14之間的開口T中且與相鄰的鰭狀結(jié)構(gòu)14的側(cè)壁以及梳狀結(jié)構(gòu)30的梳部30a接觸，且延伸至較鰭狀結(jié)構(gòu)14更靠近基底10的位置(也就是介電柱28延伸至電荷儲(chǔ)存層18下方的介電層12中)。多個(gè)介電柱28的高度H3可以不完全相同。在一實(shí)施例中，多個(gè)介電柱28的高度H3均不同。在另一實(shí)施例中，每一介電柱28的高度H3大于鰭狀結(jié)構(gòu)14的高度H1。舉例來說，每一介電柱28的 高度H3超出鰭狀結(jié)構(gòu)14的高度H1的30％以上，或者是40％以上。

在一實(shí)施例中，每一鰭狀結(jié)構(gòu)14的側(cè)壁可以較每一梳部30a的側(cè)壁傾斜。更具體地說，每一鰭狀結(jié)構(gòu)14(也就是電荷儲(chǔ)存層18)的第一夾角A1小于每一梳部30a的第二夾角A2。第一夾角A1為每一鰭狀結(jié)構(gòu)14的側(cè)壁與基底10的表面之間的夾角，第二夾角A2為每一梳部30a的側(cè)壁與基底10的表面之間的夾角。每一連接部30b在第一方向D1的長度W1可與每一介電柱28在第一方向D1的長度W2不同。在一實(shí)施例中，每一連接部30b在第一方向D1的長度W1小于每一介電柱28在第一方向D1的長度W2。

請(qǐng)?jiān)偻瑫r(shí)參照?qǐng)D1F、圖2F、圖3F以及圖4F，每一鰭狀結(jié)構(gòu)14在第一方向D1的高度可以不同。在一實(shí)施例中，每一鰭狀結(jié)構(gòu)14的一部分的第一高度H1低于每一鰭狀結(jié)構(gòu)14的另一部分的第二高度H2。第一高度H1為位于相鄰的兩個(gè)梳狀結(jié)構(gòu)30之間的每一鰭狀結(jié)構(gòu)14的高度。第二高度H2為位于每一梳狀結(jié)構(gòu)30之下的每一鰭狀結(jié)構(gòu)14的高度。

請(qǐng)?jiān)偻瑫r(shí)參照?qǐng)D1F、圖2F、圖3F以及圖4F，本發(fā)明的半導(dǎo)體元件可以還包括多個(gè)頂蓋層28b。多個(gè)頂蓋層28b位于梳狀結(jié)構(gòu)30的連接部30b上，且沿著第二方向D2延伸。

綜上所述，本發(fā)明實(shí)施例通過進(jìn)行非選擇性刻蝕工藝并形成網(wǎng)狀結(jié)構(gòu)，可有效去除殘留在溝道的側(cè)壁的材料層，進(jìn)而防止所形成的半導(dǎo)體元件之間產(chǎn)生不當(dāng)?shù)膶?dǎo)通。另外，由于導(dǎo)體材料層圖案化成網(wǎng)狀，因而可在兩個(gè)方向上賦予足夠的支撐力，進(jìn)而避免圖案倒塌的情況。

雖然本發(fā)明已以實(shí)施例揭露如上，然其并非用以限定本發(fā)明，任何所屬技術(shù)領(lǐng)域中普通技術(shù)人員，在不脫離本發(fā)明的精神和范圍內(nèi)，當(dāng)可作部分的更改與修飾，故本發(fā)明的保護(hù)范圍當(dāng)視權(quán)利要求所界定者為準(zhǔn)。