技術(shù)總結(jié)
一種芯片尺寸等級(jí)的感測(cè)芯片封裝體及其制造方法，該感測(cè)芯片封裝體包括：感測(cè)芯片、間隔層及第一黏著層。感測(cè)芯片具有第一上表面與第一下表面，且包括：鄰近第一上表面的感測(cè)組件及位于第一上表面且相鄰感測(cè)組件的多個(gè)導(dǎo)電墊；多個(gè)第一貫通孔，位于第一下表面且露出所對(duì)應(yīng)的導(dǎo)電墊表面；多個(gè)導(dǎo)電結(jié)構(gòu)，設(shè)置于第一下表面；及重布線層，位于第一下表面及第一貫通孔內(nèi)，用以連接導(dǎo)電墊及導(dǎo)電結(jié)構(gòu)。間隔層設(shè)置于感測(cè)芯片上且環(huán)繞感測(cè)組件，且具有第二上表面、第二下表面及貫穿第二上表面與第二下表面的開口，開口對(duì)應(yīng)于感測(cè)組件，且其內(nèi)壁與感測(cè)組件保持預(yù)定的距離d，d>0。第一黏著層位于第二下表面與第一上表面之間。

技術(shù)研發(fā)人員：何彥仕;劉滄宇;李柏漢;賴俊諺
受保護(hù)的技術(shù)使用者：精材科技股份有限公司
文檔號(hào)碼：201510232275
技術(shù)研發(fā)日：2015.05.08
技術(shù)公布日：2016.12.07