本發(fā)明是關(guān)于一種感測(cè)芯片封裝體，且特別是有關(guān)于一種芯片尺寸等級(jí)的感測(cè)芯片封裝體及其制造方法。

背景技術(shù)：

具有感測(cè)功能的芯片封裝體的感測(cè)裝置在傳統(tǒng)的制作過程中容易受到污染或破壞，造成感測(cè)裝置的效能降低，進(jìn)而降低芯片封裝體的可靠度或質(zhì)量。此外，為符合電子產(chǎn)品朝向微型化的發(fā)展趨勢(shì)，有關(guān)電子產(chǎn)品封裝構(gòu)造中，用以承載半導(dǎo)體芯片的封裝基板如何降低厚度，亦為電子產(chǎn)品研發(fā)中一項(xiàng)重要的課題。有關(guān)封裝基板的制作過程中，其于薄形芯片層上制作線路。若封裝基板為符合微型化的要求，而選用厚度過薄的封裝基板時(shí)，不但封裝基板的生產(chǎn)作業(yè)性不佳，封裝基板也易因厚度過薄，而于封裝制程受到環(huán)境因素影響會(huì)產(chǎn)生變形翹曲或損壞，造成產(chǎn)品不良等問題。

此外，為了使影像感測(cè)芯片封裝體具有良好的影像質(zhì)量，影像感測(cè)芯片封裝體內(nèi)的感測(cè)組件必須與表面的透光蓋板間隔一適當(dāng)距離。為達(dá)到此目的，已知的封裝技術(shù)乃使用一光阻所構(gòu)成的間隔層(dam or spacer)設(shè)置于感測(cè)組件與透光蓋板之間，以維持感測(cè)組件與透光蓋板之間的適當(dāng)距離。然而光阻所構(gòu)成的間隔層，由于受限于微影技術(shù)，其厚度頂多40μm，若有灰塵掉落在蓋板表面時(shí)間，通過灰塵的光線將會(huì)扭曲或干涉感側(cè)組件封裝體的影像，造成鬼影或反光，且光阻往往具有光敏感特性、易裂化的缺點(diǎn)，使用光阻所構(gòu)成的間隔層將會(huì)降低感測(cè)芯片封裝體的光學(xué)效能與穩(wěn)定性。

有鑒于此，為了改善如上所述的缺點(diǎn)，本發(fā)明乃提出一種新的芯片尺寸等級(jí)的(chip scale)感測(cè)芯片封裝模塊以及其制造方法，通過在蓋板與感測(cè)芯 片間導(dǎo)入一個(gè)由硅、氧化鋁、玻璃或陶瓷材料等所構(gòu)成的厚間隔層，使蓋板與感測(cè)芯片間維持一更大的距離，增加光線通過掉落在蓋板表面的灰塵到達(dá)感測(cè)組件的距離，進(jìn)而改善掉落在蓋板表面的灰塵所造成的異常影像(例如鬼影)，且硅、氧化鋁、玻璃或陶瓷材料等所構(gòu)成的厚間隔層并無光敏感特性，不會(huì)像光阻般易裂化，故可增加感測(cè)芯片封裝體的光學(xué)效能及穩(wěn)定性。

技術(shù)實(shí)現(xiàn)要素：

本發(fā)明的一目的是提供一種芯片尺寸等級(jí)的感測(cè)芯片封裝體，包括：一感測(cè)芯片，具有相對(duì)的一第一上表面與一第一下表面，且包括：一感測(cè)組件位于鄰近該第一上表面處、及位于該第一上表面且相鄰該感測(cè)組件的多個(gè)導(dǎo)電墊；多個(gè)第一貫通孔，位于該第一下表面且露出其所對(duì)應(yīng)的其中之一該等導(dǎo)電墊表面；多個(gè)導(dǎo)電結(jié)構(gòu)，設(shè)置于該第一下表面；及一重布線層，位于該第一下表面以及該等第一貫通孔內(nèi)，用以分別連接每一該等導(dǎo)電墊以及每一該等導(dǎo)電結(jié)構(gòu)；一間隔層(spacer)，設(shè)置于該感測(cè)芯片上，且環(huán)繞該感測(cè)組件，其中該間隔層具有相對(duì)的一第二上表面、一第二下表面及一貫穿該第二上表面與該第二下表面的開口，該開口對(duì)應(yīng)于該感測(cè)組件，且該開口的內(nèi)壁與該感測(cè)組件保持一預(yù)定的距離d，且d>0；以及一第一黏著層，位于該間隔層的該第二下表面與該感測(cè)芯片的該第一上表面之間。

本發(fā)明的另一目的是提供另一種芯片尺寸等級(jí)的感測(cè)芯片封裝體，包括：一感測(cè)芯片，具有相對(duì)的一第一上表面與一第一下表面及一第一、第二側(cè)壁，該第一、第二側(cè)壁分別連接該第一上表面以及該第一下表面的相對(duì)兩側(cè)，該感測(cè)芯片包括：一感測(cè)組件位于鄰近該第一上表面處、及位于該第一上表面且相鄰該感測(cè)組件的多個(gè)導(dǎo)電墊，且該第一、第二側(cè)壁分別裸露出其中一該等導(dǎo)電墊的側(cè)邊；多個(gè)導(dǎo)電結(jié)構(gòu)，設(shè)置于該第一下表面；及一重布線層，位于該第一下表面以及該第一、第二側(cè)壁，用以分別連接每一該等導(dǎo)電 墊以及每一該等導(dǎo)電結(jié)構(gòu)；一間隔層(spacer)，設(shè)置于該感測(cè)芯片上且環(huán)繞該感測(cè)組件，其中該間隔層具有相對(duì)的一第二上表面、一第二下表面及一貫穿該第二上表面與該第二下表面的開口，該開口對(duì)應(yīng)于該感測(cè)組件，且該開口的內(nèi)壁與該感測(cè)組件間保持一預(yù)定的距離d，且d>0；以及一第一黏著層，位于該間隔層的該第二下表面與該感測(cè)芯片的該第一上表面之間。

本發(fā)明的另一目的是提供一種如上所述的芯片尺寸等級(jí)的感測(cè)芯片封裝體，其中該間隔層的厚度大于該感測(cè)芯片的厚度。

本發(fā)明的另一目的是提供一種如上所述的芯片尺寸等級(jí)的感測(cè)芯片封裝體，該間隔層的材料選自硅、氮化鋁、玻璃或陶瓷，或前述的組合。

本發(fā)明的另一目的是提供一種如上所述的芯片尺寸等級(jí)的感測(cè)芯片封裝體，該第一黏著層的材料選自光阻、聚亞酰胺(PI)或環(huán)氧樹脂，或前述的組合。

本發(fā)明的另一目的是提供一種如上所述的芯片尺寸等級(jí)的感測(cè)芯片封裝體，還包括一蓋板設(shè)置于該間隔層上、及一第二黏著層夾于該蓋板與間隔層的該第二上表面之間。

本發(fā)明的另一目的是提供一種如上所述的芯片尺寸等級(jí)的感測(cè)芯片封裝體，其中該蓋板的材料包括玻璃、藍(lán)寶石、氮化鋁或陶瓷材料。

本發(fā)明的另一目的是提供一種如上所述的芯片尺寸等級(jí)的感測(cè)芯片封裝體，該第二黏著層的材料選自光阻、聚亞酰胺(PI)、膠帶或環(huán)氧樹脂，或前述的組合。

本發(fā)明的另一目的是提供一種如上所述的芯片尺寸等級(jí)的感測(cè)芯片封裝體，其中該導(dǎo)電結(jié)構(gòu)包括焊球、焊接凸塊或?qū)щ娭?/p>

本發(fā)明的另一目的是提供一種芯片尺寸等級(jí)的感測(cè)芯片封裝體的制造方法，其步驟包括：提供一感測(cè)組件晶圓，該感測(cè)組件晶圓具有相對(duì)的一第一上表面和一第一下表面，且包括多個(gè)芯片區(qū)，每一芯片區(qū)包括一感測(cè)組件 位于鄰近該第一上表面處、及位于該第一上表面且相鄰該感測(cè)組件的多個(gè)導(dǎo)電墊；提供一間隔層，該間隔層具有相對(duì)的一第二上表面與一第二下表面，且該第二下表面包括有多個(gè)凹穴，每一該等凹穴分別對(duì)應(yīng)于每一該等芯片區(qū)的該感測(cè)組件；涂布一第一黏著層于該等凹穴以外的該第二下表面；通過該第一黏著層，使該間隔層的該第二下表面結(jié)合至該感測(cè)組件晶圓的該第一上表面，且每一該等凹穴分別環(huán)繞其所對(duì)應(yīng)的其中一該等感測(cè)組件，其中每一該等凹穴的內(nèi)壁與其所環(huán)繞的每一該等感測(cè)組件保持一預(yù)定的距離d，且d>0；薄化該感測(cè)組件晶圓的該第一下表面，形成一厚度較該第一下表面更薄的第三下表面；在該第三下表面形成多個(gè)第一貫通孔，且每一該等第一貫通孔分別暴露出每一該等導(dǎo)電墊；形成一介電層于該第三下表面以及該等第一貫通孔所暴露的側(cè)壁及該等導(dǎo)電墊，且該介電層上形成有多個(gè)暴露出該等導(dǎo)電墊的第二貫通孔，且每一該等第二貫通孔與每一該等第一貫通孔貫通；形成一重布線層于該介電層上，并通過該等第二貫通孔與每一該等導(dǎo)電墊電性連接；形成一鈍化保護(hù)層于該重布線層上，且該鈍化保護(hù)層上形成有多個(gè)暴露出該重布線層的第三貫通孔；研磨該間隔層的該第二上表面，直到貫通每一該等凹穴，形成多個(gè)開口，且每一該等開口內(nèi)均有一被該間隔層環(huán)繞的感測(cè)組件；形成多個(gè)導(dǎo)電結(jié)構(gòu)于該第三貫通孔內(nèi)，且每一該等導(dǎo)電結(jié)構(gòu)分別與該重布線層電性連接；以及切割該等芯片區(qū)，以獲得多個(gè)獨(dú)立的芯片尺寸等級(jí)的感測(cè)芯片封裝體。

本發(fā)明的另一目的是提供一種如上所述的芯片尺寸等級(jí)的感測(cè)芯片封裝體的制造方法，其中在切割該等芯片區(qū)以獲得多個(gè)獨(dú)立的芯片尺寸等級(jí)的感測(cè)芯片封裝體前，還包括先提供一表面涂布有一第二黏著層的蓋板晶圓，并通過該第二黏著層使該蓋板晶圓結(jié)合至該該間隔層的該第二上表面。

本發(fā)明的另一目的是提供另一種芯片尺寸等級(jí)的感測(cè)芯片封裝體的制造方法，其步驟包括：提供一感測(cè)組件晶圓，該感測(cè)組件晶圓具有相對(duì)的一 第一上表面和一第一下表面，且包括多個(gè)芯片區(qū)，每一芯片區(qū)包括一感測(cè)組件位于鄰近該第一上表面處、及位于該第一上表面且相鄰該感測(cè)組件的多個(gè)導(dǎo)電墊；提供一間隔層，該間隔層具有相對(duì)的一第二上表面與一第二下表面，且該第二下表面包括有多個(gè)凹穴，每一該等凹穴分別對(duì)應(yīng)于每一該等芯片區(qū)的該感測(cè)組件；涂布一第一黏著層于該等凹穴以外的該第二下表面；通過該第一黏著層，使該間隔層的該第二下表面結(jié)合至該感測(cè)組件晶圓的該第一上表面，且每一該等凹穴分別環(huán)繞其所對(duì)應(yīng)的其中一該等感測(cè)組件，其中每一該等凹穴的內(nèi)壁與其所環(huán)繞的每一該等感測(cè)組件保持一預(yù)定的距離d，且d>0；研磨該間隔層的該第二上表面，直到貫通每一個(gè)該等凹穴，形成多個(gè)開口，且每一該等開口內(nèi)均有一被該間隔層環(huán)繞的感測(cè)組件；提供一表面涂布有一第二黏著層的蓋板晶圓，并通過該第二黏著層，使該蓋板晶圓結(jié)合至該間隔層的該第二表面；薄化該感測(cè)組件晶圓的該第一下表面，形成一厚度較該第一下表面更薄的第三下表面；在該第三下表面形成多個(gè)第一貫通孔，且每一該等第一貫通孔分別暴露出每一該等導(dǎo)電墊；形成一介電層于該第三下表面以及該等第一貫通孔所暴露的側(cè)壁及該等導(dǎo)電墊，且該介電層上形成有多個(gè)暴露出該等導(dǎo)電墊的第二貫通孔，且每一該等第二貫通孔與每一該等第一貫通孔貫通；形成一重布線層于該介電層上，并通過該等第二貫通孔與每一該等導(dǎo)電墊電性連接；形成一鈍化保護(hù)層于該重布線層上，且該鈍化保護(hù)層上形成有多個(gè)暴露出該重布線層的第三貫通孔；形成多個(gè)導(dǎo)電結(jié)構(gòu)于該第三貫通孔內(nèi)，且每一該等導(dǎo)電結(jié)構(gòu)分別與該重布線層電性連接；以及切割該等芯片區(qū)，以獲得多個(gè)獨(dú)立的芯片尺寸等級(jí)的感測(cè)芯片封裝體。

本發(fā)明的另一目的是提供另一種芯片尺寸等級(jí)的感測(cè)芯片封裝體的制造方法，其步驟包括：提供一感測(cè)組件晶圓，該感測(cè)組件晶圓具有相對(duì)的一第一上表面和一第一下表面，且包括多個(gè)芯片區(qū)，每一芯片區(qū)包括一感測(cè)組件位于鄰近該第一上表面處、及位于該第一上表面且相鄰該感測(cè)組件的多個(gè) 導(dǎo)電墊；提供一堆棧層，該堆棧層包括一間隔層、一固定于該間隔層上的蓋板晶圓及一夾于該間隔層與該蓋板晶圓之間的第二黏著層，其中該間隔層具有相對(duì)的一第二上表面與一第二下表面、多個(gè)貫通該第二上表面與該第二下表面的開口，而該蓋板晶圓則是固定于該間隔層的該第二上表面，每一該等開口分別對(duì)應(yīng)于每一該等芯片區(qū)的該感測(cè)組件；涂布一第一黏著層于該等開口以外的該第二下表面；通過該第一黏著層，使該間隔層的該第二下表面結(jié)合至該感測(cè)組件晶圓的該第一上表面，且每一該等開口分別環(huán)繞其所對(duì)應(yīng)的其中一該等感測(cè)組件，其中每一該等開口的內(nèi)壁與其所環(huán)繞的每一該等感測(cè)組件保持一預(yù)定的距離d，且d>0；薄化該感測(cè)組件晶圓的該第一下表面，形成一厚度較該第一下表面更薄的第三下表面；在該第三下表面形成多個(gè)第一貫通孔，且每一該等第一貫通孔分別暴露出每一該等導(dǎo)電墊；形成一介電層于該第三下表面以及該等第一貫通孔所暴露的側(cè)壁及該等導(dǎo)電墊，且該介電層上形成有多個(gè)暴露出該等導(dǎo)電墊的第二貫通孔，且每一該等第二貫通孔與每一該等第一貫通孔貫通；形成一重布線層于該介電層上，并通過該等第二貫通孔與每一該等導(dǎo)電墊電性連接；形成一鈍化保護(hù)層于該重布線層上，且該鈍化保護(hù)層上形成有多個(gè)暴露出該重布線層的第三貫通孔；形成多個(gè)導(dǎo)電結(jié)構(gòu)于該第三貫通孔內(nèi)，且每一該等導(dǎo)電結(jié)構(gòu)分別與該重布線層電性連接；以及切割該等芯片區(qū)，以獲得多個(gè)獨(dú)立的芯片尺寸等級(jí)的感測(cè)芯片封裝體。

本發(fā)明的另一目的是提供一種如上所述的芯片尺寸等級(jí)的感測(cè)芯片封裝體的制造方法，其中該堆棧層的制造步驟包括：提供一間隔層，該間隔層具有相對(duì)的一第二上表面與一第二下表面，且該第二上表面具有多個(gè)凹穴，每一該等凹穴分別對(duì)應(yīng)于其中一該等芯片區(qū)；提供一表面涂布有一第二黏著層的蓋板晶圓，并通過該第二黏著層使該蓋板晶圓結(jié)合至該間隔層的該第二上表面；以及研磨該第二下表面，直到每一該等凹穴被貫穿，形成多個(gè)開口，且每一該等開口內(nèi)均有一被該間隔層環(huán)繞的感測(cè)組件。

本發(fā)明的另一目的是提供一種如上所述的芯片尺寸等級(jí)的感測(cè)芯片封裝體的制造方法，其中該間隔層的材料選自硅、氮化鋁、玻璃或陶瓷，或前述的組合。

本發(fā)明的另一目的是提供一種如上所述的芯片尺寸等級(jí)的感測(cè)芯片封裝體的制造方法，其中該間隔層的厚度大于該感測(cè)芯片的厚度。

本發(fā)明的另一目的是提供一種如上所述的芯片尺寸等級(jí)的感測(cè)芯片封裝體的制造方法，其中該第一黏著層的材料選自光阻、聚亞酰胺(PI)或環(huán)氧樹脂，或前述的組合。

本發(fā)明的另一目的是提供一種如上所述的芯片尺寸等級(jí)的感測(cè)芯片封裝體的制造方法，其中該蓋板晶圓的材料包括玻璃、藍(lán)寶石、氮化鋁或陶瓷材料。

本發(fā)明的另一目的是提供一種如上所述的芯片尺寸等級(jí)的感測(cè)芯片封裝體的制造方法，其中該第二黏著層的材料選自光阻、聚亞酰胺(PI)、膠帶或環(huán)氧樹脂，或前述的組合。

本發(fā)明的另一目的是提供一種如上所述的芯片尺寸等級(jí)的感測(cè)芯片封裝體的制造方法，該第一貫通孔的截面積自鄰近該第一上表面處往鄰近該第一下表面處遞增。

本發(fā)明的另一目的是提供一種如上所述的芯片尺寸等級(jí)的感測(cè)芯片封裝體的制造方法，其中該導(dǎo)電結(jié)構(gòu)包括焊球、焊接凸塊或?qū)щ娭?/p>

本發(fā)明的另一目的是提供另一種芯片尺寸等級(jí)的感測(cè)芯片封裝體的制造方法，其步驟包括：提供一感測(cè)組件晶圓，該感測(cè)組件晶圓具有相對(duì)的一第一上表面和一第一下表面，且包括多個(gè)芯片區(qū)，每一芯片區(qū)包括一感測(cè)組件位于鄰近該第一上表面處、及位于該第一上表面且相鄰該感測(cè)組件的多個(gè)導(dǎo)電墊；提供一間隔層，該間隔層具有相對(duì)的一第二上表面與一第二下表面，且該第二下表面包括有多個(gè)凹穴，每一該等凹穴分別對(duì)應(yīng)于每一該等芯片區(qū) 的該感測(cè)組件；涂布一第一黏著層于該等凹穴以外的該第二下表面；通過該第一黏著層，使該間隔層的該第二下表面結(jié)合至該感測(cè)組件晶圓的該第一上表面，且每一該等凹穴分別環(huán)繞其所對(duì)應(yīng)的其中一該等感測(cè)組件，其中每一該等凹穴的內(nèi)壁與其所環(huán)繞的每一該等感測(cè)組件保持一預(yù)定的距離d，且d>0；薄化該感測(cè)組件晶圓的該第一下表面，形成一厚度較該第一下表面更薄的第三下表面；形成多個(gè)貫穿該第三下表面以及該第一上表面的第四貫通孔；形成一介電層于該第三下表面以及該等第四貫通孔；去除鄰近該第四貫通孔的該介電層、部分該第一黏著層及部分該等導(dǎo)電墊，形成多個(gè)凹槽(notch)，其中每一該等凹槽具有一第一、第二側(cè)壁及一底部，且分別裸露出一該等導(dǎo)電墊側(cè)邊；形成一重布線層于該介電層上，并且覆蓋于該等凹槽內(nèi)的該第一、第二側(cè)壁及該底部，以分別連接該第一、第二側(cè)壁上所裸出的該導(dǎo)電墊側(cè)邊；形成一鈍化保護(hù)層于該重布線層上，且該鈍化保護(hù)層上形成有多個(gè)暴露出該重布線層的第五貫通孔；研磨該間隔層的該第二上表面，直到貫通每一該等凹穴，形成多個(gè)開口，且每一該等開口內(nèi)均有一被該間隔層環(huán)繞的感測(cè)組件；形成多個(gè)導(dǎo)電結(jié)構(gòu)于該第五貫通孔內(nèi)，且每一該等導(dǎo)電結(jié)構(gòu)分別與該重布線層電性連接；以及切割該等芯片區(qū)，以獲得多個(gè)獨(dú)立的芯片尺寸等級(jí)的感測(cè)芯片封裝體。

本發(fā)明的另一目的是提供一種如上所述的芯片尺寸等級(jí)的感測(cè)芯片封裝體的制造方法，其中在切割該等芯片區(qū)以獲得多個(gè)獨(dú)立的芯片尺寸等級(jí)的感測(cè)芯片封裝體前，還包括先提供一表面涂布有一第二黏著層的蓋板晶圓，并通過該第二黏著層使該蓋板晶圓結(jié)合至該間隔層的該第二上表面。

本發(fā)明的另一目的是提供另一種芯片尺寸等級(jí)的感測(cè)芯片封裝體的制造方法，其步驟包括：提供一感測(cè)組件晶圓，該感測(cè)組件晶圓具有相對(duì)的一第一上表面和一第一下表面，且包括多個(gè)芯片區(qū)，每一芯片區(qū)包括一感測(cè)組件位于鄰近該第一上表面處、及位于該第一上表面且相鄰該感測(cè)組件的多個(gè) 導(dǎo)電墊；提供一間隔層，該間隔層具有相對(duì)的一第二上表面與一第二下表面，且該第二下表面包括有多個(gè)凹穴，每一該等凹穴分別對(duì)應(yīng)于每一該等芯片區(qū)的該感測(cè)組件；涂布一第一黏著層于該等凹穴以外的該第二下表面；通過該第一黏著層，使該間隔層的該第二下表面結(jié)合至該感測(cè)組件晶圓的該第一上表面，且每一該等凹穴分別環(huán)繞其所對(duì)應(yīng)的其中一該等感測(cè)組件，其中每一該等凹穴的內(nèi)壁與其所環(huán)繞的每一該等感測(cè)組件保持一預(yù)定的距離d，且d>0；研磨該間隔層的該第二上表面，直到貫通每一該等凹穴，形成多個(gè)開口，且每一該等開口內(nèi)均有一被該間隔層環(huán)繞的感測(cè)組件；提供一蓋板晶圓，并在該蓋板晶圓表面涂布一第二黏著層，通過該第二黏著層使該蓋板晶圓結(jié)合至該間隔層的該第二上表面；薄化該感測(cè)組件晶圓的該第一下表面，形成一厚度較該第一下表面更薄的第三下表面；形成多個(gè)貫穿該第三下表面以及該第一上表面的第四貫通孔；形成一介電層于該第三下表面以及該等第四貫通孔；去除鄰近該第四貫通孔的該介電層、部分該第一黏著層及部分該等導(dǎo)電墊，形成多個(gè)凹槽(notch)，其中每一該等凹槽具有一第一、第二側(cè)壁及一底部，且分別裸露出一該等導(dǎo)電墊側(cè)邊；形成一重布線層于該介電層上，并且覆蓋于該等凹槽內(nèi)的該第一、第二側(cè)壁及該底部，以分別連接該第一、第二側(cè)壁上所裸出的該導(dǎo)電墊側(cè)邊；形成一鈍化保護(hù)層于該重布線層上，且該鈍化保護(hù)層上形成有多個(gè)暴露出該重布線層的第五貫通孔；形成多個(gè)導(dǎo)電結(jié)構(gòu)于該第五貫通孔內(nèi)，且每一該等導(dǎo)電結(jié)構(gòu)分別與該重布線層電性連接；以及切割該等芯片區(qū)，以獲得多個(gè)獨(dú)立的芯片尺寸等級(jí)的感測(cè)芯片封裝體。

本發(fā)明的另一目的是提供另一種芯片尺寸等級(jí)的感測(cè)芯片封裝體的制造方法，其步驟包括：提供一感測(cè)組件晶圓，該感測(cè)組件晶圓具有相對(duì)的一第一上表面和一第一下表面，且包括多個(gè)芯片區(qū)，每一芯片區(qū)包括一感測(cè)組件位于鄰近該第一上表面處、及位于該第一上表面且相鄰該感測(cè)組件的多個(gè)導(dǎo)電墊；提供一堆棧層，該堆棧層包括一間隔層、一固定于該間隔層上的蓋 板晶圓及一夾于該間隔層與該蓋板晶圓之間的第二黏著層，其中該間隔層具有相對(duì)的一第二上表面與一第二下表面、多個(gè)貫通該第二上表面與該第二下表面的開口，而該蓋板晶圓則固定于該間隔層的該第二上表面，且每一該等開口分別對(duì)應(yīng)于每一該等芯片區(qū)的該感測(cè)組件；涂布一第一黏著層于該等開口以外的該第二下表面；通過該第一黏著層，使該間隔層的該第二下表面結(jié)合至該感測(cè)組件晶圓的該第一上表面，且每一該等開口分別環(huán)繞其所對(duì)應(yīng)的其中一該等感測(cè)組件，其中每一該等開口的內(nèi)壁與其所環(huán)繞的每一該等感測(cè)組件保持一預(yù)定的距離d，且d>0；薄化該感測(cè)組件晶圓的該第一下表面，形成一厚度較該第一下表面更薄的第三下表面；形成多個(gè)貫穿該第三下表面以及該第一上表面的第四貫通孔；形成一介電層于該第三下表面以及該等第四貫通孔；去除鄰近該第四貫通孔的該介電層、部分該第一黏著層及部分該等導(dǎo)電墊，形成多個(gè)凹槽(notch)，其中每一該等凹槽具有一第一、第二側(cè)壁及一底部，且分別裸露出一該等導(dǎo)電墊側(cè)邊；形成一重布線層于該介電層上，并且覆蓋于該等凹槽內(nèi)的該第一、第二側(cè)壁及該底部，以分別連接該第一、第二側(cè)壁上所裸出的該導(dǎo)電墊側(cè)邊；形成一鈍化保護(hù)層于該重布線層上，且該鈍化保護(hù)層上形成有多個(gè)暴露出該重布線層的第五貫通孔；形成多個(gè)導(dǎo)電結(jié)構(gòu)于該第五貫通孔內(nèi)，且每一該等導(dǎo)電結(jié)構(gòu)分別與該重布線層電性連接；以及切割該等芯片區(qū)，以獲得多個(gè)獨(dú)立的芯片尺寸等級(jí)的感測(cè)芯片封裝體。

本發(fā)明的另一目的是提供一種如上所述的芯片尺寸等級(jí)的感測(cè)芯片封裝體的制造方法，其中該堆棧層的制造步驟包括：提供一間隔層，該間隔層具有相對(duì)的一第二上表面與一第二下表面，且該第二上表面具有多個(gè)凹穴，每一該等凹穴分別對(duì)應(yīng)于其中一該等芯片區(qū)；提供一表面涂布有一第二黏著層的蓋板晶圓，并通過該第二黏著層使該蓋板晶圓結(jié)合至該間隔層的該第二上表面；以及研磨該第二下表面，直到每一該等凹穴被貫穿，形成多個(gè)開口，且每一該等開口內(nèi)均有一被該間隔層環(huán)繞的感測(cè)組件。

本發(fā)明的另一目的是提供一種如上所述的芯片尺寸等級(jí)的感測(cè)芯片封裝體的制造方法，其中該間隔層的材料選自硅、氮化鋁、玻璃或陶瓷，或前述的組合。

本發(fā)明的另一目的是提供一種如上所述的芯片尺寸等級(jí)的感測(cè)芯片封裝體的制造方法，其中該間隔層的厚度大于該感測(cè)芯片的厚度。

本發(fā)明的另一目的是提供一種如上所述的芯片尺寸等級(jí)的感測(cè)芯片封裝體的制造方法，其中該第一黏著層的材料選自光阻、聚亞酰胺(PI)或環(huán)氧樹脂，或前述的組合。

本發(fā)明的另一目的是提供一種如上所述的芯片尺寸等級(jí)的感測(cè)芯片封裝體的制造方法，其中該蓋板晶圓的材料包括玻璃、藍(lán)寶石、氮化鋁或陶瓷材料。

本發(fā)明的另一目的是提供一種如上所述的芯片尺寸等級(jí)的感測(cè)芯片封裝體的制造方法，其中該第二黏著層的材料選自光阻、聚亞酰胺(PI)、膠帶或環(huán)氧樹脂，或前述的組合。

本發(fā)明的另一目的是提供一種如上所述的芯片尺寸等級(jí)的感測(cè)芯片封裝體的制造方法，其中該導(dǎo)電結(jié)構(gòu)包括焊球、焊接凸塊或?qū)щ娭?/p>

附圖說明

圖1A～圖1F及圖1E’～圖1F’顯示根據(jù)本發(fā)明實(shí)施例一的芯片尺寸等級(jí)的感測(cè)芯片封裝體的剖面制程。

圖2A～圖2F顯示根據(jù)本發(fā)明實(shí)施例二的芯片尺寸等級(jí)的感測(cè)芯片封裝體的剖面制程。

圖3A～圖3F顯示根據(jù)本發(fā)明實(shí)施例三的芯片尺寸等級(jí)的感測(cè)芯片封裝體的剖面制程。

圖4A～圖4F及圖4E’～圖4F’顯示根據(jù)本發(fā)明實(shí)施例四的芯片尺寸等級(jí)的 感測(cè)芯片封裝體的剖面制程。

圖5A～圖5F顯示根據(jù)本發(fā)明實(shí)施例五的芯片尺寸等級(jí)的感測(cè)芯片封裝體的剖面制程。

圖6A～圖6F的顯示根據(jù)本發(fā)明實(shí)施例六的芯片尺寸等級(jí)的感測(cè)芯片封裝體的剖面制程。

其中，附圖中符號(hào)的簡(jiǎn)單說明如下：

100 間隔層

10a 第二上表面

10b 第二下表面

20 凹穴

20a 內(nèi)壁

30 開口

30a 內(nèi)壁

40 第二黏著層

50 蓋板晶圓

50’ 蓋板

100 感測(cè)組件晶圓

100’ 芯片尺寸等級(jí)的感測(cè)芯片

100a 第一上表面

100b 第一下表面

110 感側(cè)組件

115 導(dǎo)電墊

120 芯片區(qū)

130 絕緣層

135 開口

165 第一黏著層

190 第一貫通孔

200 第二貫通孔

210 絕緣層

220 重布線層

230 鈍化保護(hù)層

240 孔洞

250 導(dǎo)電結(jié)構(gòu)

260 電路板

260a 正面

260b 背面

290 第四貫通孔

295 凹槽(notch)

295a 第一側(cè)壁

295b 第二側(cè)壁

295c 底部

A～F 芯片尺寸等級(jí)的感測(cè)芯片封裝體。

具體實(shí)施方式

以下將詳細(xì)說明本發(fā)明實(shí)施例的制作與使用方式。然而應(yīng)注意的是，本發(fā)明提供許多可供應(yīng)用的發(fā)明概念，其可以多種特定形式實(shí)施。文中所舉例討論的特定實(shí)施例僅為制造與使用本發(fā)明的特定方式，非用以限制本發(fā)明的范圍。

[實(shí)施例一]

以下將配合圖式圖1A～圖1F及圖1E’～圖1F’，說明根據(jù)本發(fā)明的實(shí)施例 一的芯片尺寸等級(jí)的感測(cè)芯片封裝體以及其制造方法。

請(qǐng)先參照?qǐng)D1A及圖1B，提供一如圖1B所示的輪廓為矩形的感測(cè)組件晶圓100，其具有相對(duì)的一第一上表面100a、第一下表面100b，且感測(cè)組件晶圓100包括多個(gè)芯片區(qū)120，每一芯片區(qū)120在鄰近第一上表面100a處形成有一感測(cè)組件110、多個(gè)位于第一上表面100a上的絕緣層130內(nèi)且相鄰感測(cè)組件110的導(dǎo)電墊115及一位于感測(cè)組件110上方的絕緣層130表面的光學(xué)部件150(例如棱鏡片)。此外，可視需要，選擇性地在絕緣層130形成多個(gè)裸露出導(dǎo)電墊115的開口135。接著，提供一如圖1A所示的間隔層10，其厚度約為200μm，且具有相對(duì)的一第二上表面10a及一第二下表面10b，且第二下表面10b形成有多個(gè)凹穴20，且每一個(gè)凹穴20分別對(duì)應(yīng)于其中一個(gè)芯片區(qū)120。

其次，將光阻、聚亞酰胺(PI)或環(huán)氧樹脂所構(gòu)成的第一黏著層165涂布于間隔層165的凹穴20以外的第二下表面10b上，然后通過第一黏著層165使得間隔層10的第二下表面10b結(jié)合至感測(cè)晶圓100的絕緣層130表面。其中，每一個(gè)凹穴20分別環(huán)繞其所對(duì)應(yīng)的其中一個(gè)感測(cè)組件110，且每一個(gè)凹穴20的內(nèi)壁20a與其所環(huán)繞的感測(cè)組件110保持一預(yù)定的距離d，且d>0。

接著，請(qǐng)參照?qǐng)D1C，對(duì)感測(cè)組件晶圓100的第一下表面100b進(jìn)行薄化制程(例如，蝕刻制程、銑削(milling)制程、磨削(grinding)制程或研磨(polishing)制程)，以減少感測(cè)組件晶圓100的厚度(例如，小于大約100μm)(以下簡(jiǎn)稱制程A)。然后，通過微影制程及蝕刻制程(例如，干蝕刻制程、濕蝕刻制程、等離子蝕刻制程、反應(yīng)性離子蝕刻制程或其他適合的制程)，在每一芯片區(qū)120的第一下表面100b內(nèi)同時(shí)形成多個(gè)暴露出導(dǎo)電墊115的第一貫通孔190及多個(gè)位于切割道SC上的第二貫通孔200(以下簡(jiǎn)稱制程B)。

接著，請(qǐng)參照?qǐng)D1D，通過沉積制程(例如，旋涂制程、物理氣相沉積制程、化學(xué)氣相沉積制程或其他適合的制程)，在感測(cè)組件晶圓100的第一下表面100b上形成一絕緣層210，并填入第一貫通孔190及第二貫通孔200內(nèi)(以下 簡(jiǎn)稱制程C)。在本實(shí)施例中，絕緣層210可包括環(huán)氧樹脂、無機(jī)材料(例如，氧化硅、氮化硅、氮氧化硅、金屬氧化物或前述的組合)、有機(jī)高分子材料(例如，聚酰亞胺樹脂、苯環(huán)丁烯、聚對(duì)二甲苯、萘聚合物、氟碳化物、丙烯酸酯)或其他適合的絕緣材料。

然后，通過微影制程及蝕刻制程，去除第一貫通孔190底部的絕緣層210，而露出對(duì)應(yīng)的導(dǎo)電墊115(以下簡(jiǎn)稱制程D)。然后，通過沉積制程(例如，旋涂制程、物理氣相沉積制程、化學(xué)氣相沉積制程、電鍍制程、無電鍍制程或其他適合的制程)、微影制程及蝕刻制程，在絕緣層210上形成圖案化的重布線層220(以下簡(jiǎn)稱制程E)。重布線層220順應(yīng)性延伸至第一貫通孔190的側(cè)壁及底部，而未延伸至第二貫通孔200內(nèi)。重布線層220可通過絕緣層210與基底100電性隔離，且可經(jīng)由第一貫通孔190直接電性接觸或間接電性連接露出的導(dǎo)電墊115。因此，第一貫通孔190內(nèi)的重布線層220也稱為硅通孔電極。在一實(shí)施例中，重布線層220的材料可包括鋁、銅、金、鉑、鎳、錫、前述的組合、導(dǎo)電高分子材料、導(dǎo)電陶瓷材料(例如，氧化銦錫或氧化銦鋅)或其他適合的導(dǎo)電材料。此外，重布線層220也可選擇為不對(duì)稱圖案，例如在第一貫通孔190內(nèi)，鄰近切割道SC的芯片區(qū)外緣處的重布線層220位于第一貫通孔190內(nèi)而不延伸至第一下表面100b上。

接著，請(qǐng)參照?qǐng)D1E，通過沉積制程，在感測(cè)組件晶圓100的第一下表面100b上形成一鈍化保護(hù)層230，且填入第一貫通孔190及第二貫通孔200，以覆蓋重布線層220(以下簡(jiǎn)稱制程F)。在一實(shí)施例中，鈍化保護(hù)層230的材料可包括環(huán)氧樹脂、綠漆、無機(jī)材料(例如，氧化硅、氮化硅、氮氧化硅、金屬氧化物或前述的組合)、有機(jī)高分子材料(例如，聚酰亞胺樹脂、苯環(huán)丁烯、聚對(duì)二甲苯、萘聚合物、氟碳化物、丙烯酸酯)或其他適合的絕緣材料。在本施例中，鈍化保護(hù)層230僅部分填充第一貫通孔190，使得一孔洞240形成于第一貫通孔190內(nèi)的重布線層220與鈍化保護(hù)層230之間。在一實(shí)施例中， 孔洞240與鈍化保護(hù)層230之間的界面具有拱形輪廓。在其他實(shí)施例中，鈍化保護(hù)層230亦可填滿第一貫通孔190。

然后，通過微影制程及蝕刻制程，在鈍化保護(hù)層230內(nèi)形成貫通孔，以露出圖案化的重布線層220的一部分(以下簡(jiǎn)稱制程G)。然后，利用銑削(milling)制程、磨削(grinding)制程或研磨(polishing)制程，自間隔層10的第二上表面10a往第二下表面10b方向，去除多余的間隔層10，直到貫穿凹穴20的底部，形成一裸露出感測(cè)組件110的開口30，且每一個(gè)開口30的內(nèi)壁30a與其所環(huán)繞的感測(cè)組件110仍保持一預(yù)定的距離d，且d>0(以下簡(jiǎn)稱制程H)。

接著，通過電鍍制程、網(wǎng)版印刷制程或其他適合的制程，在鈍化保護(hù)層230的貫通孔內(nèi)填入導(dǎo)電結(jié)構(gòu)250(例如，焊球、凸塊或?qū)щ娭?，以與露出的重布線層220電性連接(以下簡(jiǎn)稱制程I)。在一實(shí)施例中，導(dǎo)電結(jié)構(gòu)250的材料可包括錫、鉛、銅、金、鎳其中之一或其組合。

接著，沿著切割道SC(等同于沿著第二貫通孔200)切割鈍化保護(hù)層230、絕緣層130、第一黏著層165及間隔層10，形成多個(gè)獨(dú)立的芯片尺寸等級(jí)的感測(cè)芯片封裝體A，且每一芯片尺寸等級(jí)的感測(cè)芯片封裝體A均包括一輪廓為矩形的芯片尺寸等級(jí)的感測(cè)芯片100’，其表面具有一感測(cè)組件110以及多個(gè)相鄰感測(cè)組件110的導(dǎo)電墊115，以及一位于感測(cè)芯片100’上的間隔層10’(以下簡(jiǎn)稱制程J)。

其中，在制程J所提到的切割制程前，也可如圖1E’所示般，先設(shè)置一蓋板晶圓50于間隔層10上，通過蓋板晶圓50表面所涂布的一層由光阻、聚亞酰胺(PI)、膠帶或環(huán)氧樹脂所構(gòu)成的第二黏著層40，使蓋板晶圓50結(jié)合至間隔層10的第二上表面10b，然后再以制程J所提到的切割制程，形成多個(gè)獨(dú)立的芯片尺寸等級(jí)的感測(cè)芯片封裝體A’。其中，每一芯片尺寸等級(jí)的感測(cè)芯片封裝體A’均包括一輪廓為矩形的芯片尺寸等級(jí)的感測(cè)芯片100’，以及一位于感測(cè)芯片100’上方的蓋板50’，其輪廓同樣為矩形，且其大小與芯片尺寸等級(jí)的 感測(cè)芯片100’相同。其中，蓋板晶圓50的材料除了玻璃以外，也可選用其他硬度大于或等于七的透明材料例如氮化鋁、藍(lán)寶石或陶瓷材料等。

接著，請(qǐng)參照?qǐng)D1F及圖1F’，提供一電路板260，其具有一正面260a及相對(duì)的一反面260b，然后將芯片尺寸等級(jí)的感測(cè)芯片封裝體A或A’接合至電路板260的正面260a上，且通過其第一下表面100b上的導(dǎo)電結(jié)構(gòu)250而與電路板260電性連接。舉例來說，導(dǎo)電結(jié)構(gòu)250可由焊料(solder)所構(gòu)成，將芯片尺寸等級(jí)的感測(cè)芯片封裝體A或A’放置于電路板260上后，可進(jìn)行回焊(reflow)制程，以通過焊球?qū)⑿酒叽绲燃?jí)的感測(cè)芯片封裝體A接合至電路板260。再者，在將芯片尺寸等級(jí)的感測(cè)芯片封裝體A或A’接合至電路板260上之前或之后，可通過表面黏著技術(shù)(surface mount technology，SMT)將所需的無源組件(例如，電感、電容、電阻或其他電子部件)形成于電路板260上。另外，亦可通過同一回焊制程將芯片尺寸等級(jí)的感測(cè)芯片封裝體A或A’及上述無源組件同時(shí)接合至電路板260上。

[實(shí)施例二]

以下將配合圖式圖2A～圖2F，說明根據(jù)本發(fā)明的實(shí)施例二的芯片尺寸等級(jí)的感測(cè)芯片封裝體以及其制造方法。

請(qǐng)先參照?qǐng)D2A，先提供一如實(shí)施例一所述的感測(cè)組件晶圓100及一間隔層10。

其次，將光阻、聚亞酰胺(PI)或環(huán)氧樹脂所構(gòu)成的第一黏著層165涂布于間隔層165的凹穴20以外的第二下表面10b上，然后通過第一黏著層165使得間隔層10的第二下表面10b結(jié)合至感測(cè)晶圓100的絕緣層130表面。其中，每一個(gè)凹穴20分別環(huán)繞其所對(duì)應(yīng)的其中一個(gè)感測(cè)組件110，且每一個(gè)凹穴20的內(nèi)壁20a與其所環(huán)繞的感測(cè)組件110保持一預(yù)定的距離d，且d>0。

其次，請(qǐng)參照?qǐng)D2B，先利用銑削(milling)制程、磨削(grinding)制程或研磨(polishing)制程，自間隔層10的第二上表面10a往第二下表面10b的方向， 去除多余的間隔層10，直到貫穿凹穴20的底部，形成一開口30，且每一個(gè)開口30的內(nèi)壁30a與其所環(huán)繞的感測(cè)組件110仍保持一預(yù)定的距離d，且d>0。然后，再提供一蓋板晶圓50于間隔層10上，通過蓋板晶圓50表面所涂布的一層由光阻、聚亞酰胺(PI)、膠帶或環(huán)氧樹脂所構(gòu)成的第二黏著層40，使蓋板晶圓50結(jié)合至間隔層10的第二上表面10a。其中，蓋板晶圓50的材料除了玻璃以外，也可選用其他硬度大于或等于七的透明材料例如氮化鋁、藍(lán)寶石或陶瓷材料等。

接著，請(qǐng)參照?qǐng)D2C，利用制程A所述的薄化制程，減少感測(cè)組件晶圓100的厚度(例如，小于大約100μm)。然后，利用如制程B所述的制程，在每一芯片區(qū)120的第一下表面100b內(nèi)同時(shí)形成多個(gè)暴露出導(dǎo)電墊115的第一貫通孔190及多個(gè)位于切割道SC上的第二貫通孔200。

接著，請(qǐng)參照?qǐng)D2D，利用如制程C～E所述的制程，在感測(cè)組件晶圓100的第一下表面100b上形成一絕緣層210以及一圖案化的重布線層220。

接著，請(qǐng)參照?qǐng)D2E，利用如制程F～I(xiàn)所述的制程，在感測(cè)組件晶圓100的第一下表面100b上形成一鈍化保護(hù)層230，且填入第一貫通孔190及第二貫通孔200，以覆蓋重布線層220。然后，再形成與該重布線層220電性連接的導(dǎo)電結(jié)構(gòu)250。

接著，利用如制程J所述的制程，沿著切割道SC(等同于沿著第二貫通孔200)切割，進(jìn)而形成多個(gè)獨(dú)立的芯片尺寸等級(jí)的感測(cè)芯片封裝體B。每一芯片尺寸等級(jí)的感測(cè)芯片封裝體B均包括一輪廓為矩形的芯片尺寸等級(jí)的感測(cè)芯片100’，其表面具有一感測(cè)組件110以及多個(gè)相鄰感測(cè)組件110的導(dǎo)電墊115，以及一位于感測(cè)芯片100’上的間隔層10以及蓋板50’，其輪廓同樣為矩形，且其大小與芯片尺寸等級(jí)的感測(cè)芯片100’相同。

接著，請(qǐng)參照?qǐng)D2F，提供一電路板260，其具有一正面260a及相對(duì)的一反面260b，然后將芯片尺寸等級(jí)的感測(cè)芯片封裝體B接合至電路板260的正面 260a上，且通過其第一下表面100b上的導(dǎo)電結(jié)構(gòu)250而與電路板260電性連接。

[實(shí)施例三]

以下將配合圖式圖3A～圖3F，說明根據(jù)本發(fā)明的實(shí)施例三的芯片尺寸等級(jí)的感測(cè)芯片封裝體以及其制造方法。

請(qǐng)先參照?qǐng)D3A及圖3B，先提供一如實(shí)施例一所述的感測(cè)組件晶圓100，接著，提供一如圖3A所示的間隔層10，其厚度約為200μm，且具有相對(duì)的一第二上表面10a及一第二下表面10b，且第二上表面10a形成有多個(gè)凹穴20，且每一個(gè)凹穴20分別對(duì)應(yīng)于其中一個(gè)芯片區(qū)120。

其次，提供一表面涂布有光阻、聚亞酰胺(PI)或環(huán)氧樹脂所構(gòu)成的第二黏著層40的蓋板晶圓50，且通過第二黏著層40使得蓋板晶圓50結(jié)合至間隔層10的第二上表面10a上。然后，先利用銑削(milling)制程、磨削(grinding)制程或研磨(polishing)制程，自間隔層10的第二下表面10b往第二上表面10a的方向，去除多余的間隔層10，直到貫穿凹穴20的底部，形成一開口30。

接著，涂布一光阻、聚亞酰胺(PI)或環(huán)氧樹脂所構(gòu)成的第一黏著層165于間隔層10的開口30以外的第二下表面10b，然后通過第一黏著層165使得間隔層10的第二下表面10b結(jié)合至感測(cè)晶圓100的絕緣層130表面。其中，每一個(gè)開口30分別環(huán)繞其所對(duì)應(yīng)的其中一個(gè)感測(cè)組件110，且每一個(gè)開口30的內(nèi)壁30a與其所環(huán)繞的感測(cè)組件110保持一預(yù)定的距離d，且d>0。

接著，請(qǐng)參照?qǐng)D3C，利用如制程A所述的薄化制程，減少感測(cè)組件晶圓100的厚度(例如，小于大約100μm)。然后，利用如制程B所述的制程，在每一芯片區(qū)120的第一下表面100b內(nèi)同時(shí)形成多個(gè)暴露出導(dǎo)電墊115的第一貫通孔190及多個(gè)位于切割道SC上的第二貫通孔200。

接著，請(qǐng)參照?qǐng)D3D，利用如制程C～E所述的制程，在感測(cè)組件晶圓100的第一下表面100b上形成一絕緣層210以及一圖案化的重布線層220。

接著，請(qǐng)參照?qǐng)D3E，利用如制程F～I(xiàn)所述的制程，在感測(cè)組件晶圓100的第一下表面100b上形成一鈍化保護(hù)層230，且填入第一貫通孔190及第二貫通孔200，以覆蓋重布線層220。然后，形成與該重布線層220電性連接的導(dǎo)電結(jié)構(gòu)250。

接著，利用如制程J所述的制程，沿著切割道SC(等同于沿著第二貫通孔200)切割，進(jìn)而形成多個(gè)獨(dú)立的芯片尺寸等級(jí)的感測(cè)芯片封裝體B。每一芯片尺寸等級(jí)的感測(cè)芯片封裝體B均包括一輪廓為矩形的芯片尺寸等級(jí)的感測(cè)芯片100’，其表面具有一感測(cè)組件110以及多個(gè)相鄰感測(cè)組件110的導(dǎo)電墊115，以及一位于感測(cè)芯片100’上的間隔層10以及蓋板50’，其輪廓同樣為矩形，且其大小與芯片尺寸等級(jí)的感測(cè)芯片100’相同。

接著，請(qǐng)參照?qǐng)D3F，提供一電路板260，其具有一正面260a及相對(duì)的一反面260b，然后將芯片尺寸等級(jí)的感測(cè)芯片封裝體C接合至電路板260的正面260a上，且通過其第一下表面100b上的導(dǎo)電結(jié)構(gòu)250而與電路板260電性連接。

[實(shí)施例四]

以下將配合圖式圖4A～圖4F，說明根據(jù)本發(fā)明的實(shí)施例四的芯片尺寸等級(jí)的感測(cè)芯片封裝體以及其制造方法。

請(qǐng)先參照?qǐng)D4A及圖4B，提供一如實(shí)施例一所述的感測(cè)組件晶圓100及間隔層10。

其次，將光阻、聚亞酰胺(PI)或環(huán)氧樹脂所構(gòu)成的第一黏著層165涂布于間隔層165的凹穴20以外的第二下表面10b上，然后通過第一黏著層165使得間隔層10的第二下表面10b結(jié)合至感測(cè)晶圓100的絕緣層130表面。其中，每一個(gè)凹穴20分別環(huán)繞其所對(duì)應(yīng)的其中一個(gè)感測(cè)組件110，且每一個(gè)凹穴20的內(nèi)壁20a與其所環(huán)繞的感測(cè)組件110保持一預(yù)定的距離d，且d>0。

接著，請(qǐng)參照?qǐng)D4C，利用制程A所述的薄化制程，減少感測(cè)組件晶圓100 的厚度(例如，小于大約100μm)。

然后，通過微影制程及蝕刻制程(例如，干蝕刻制程、濕蝕刻制程、等離子蝕刻制程、反應(yīng)性離子蝕刻制程或其他適合的制程)，在每一芯片區(qū)120的第一下表面100b內(nèi)同時(shí)形成多個(gè)暴露出導(dǎo)電墊115的第四貫通孔290(以下簡(jiǎn)稱制程O)。

接著，請(qǐng)參照?qǐng)D4D，通過沉積制程(例如，旋涂制程、物理氣相沉積制程、化學(xué)氣相沉積制程或其他適合的制程)，在感測(cè)組件晶圓100的第一下表面100b上形成一絕緣層210，并填入第四貫通孔290內(nèi)(以下簡(jiǎn)稱制程P)。在本實(shí)施例中，絕緣層210可包括環(huán)氧樹脂、無機(jī)材料(例如，氧化硅、氮化硅、氮氧化硅、金屬氧化物或前述的組合)、有機(jī)高分子材料(例如，聚酰亞胺樹脂、苯環(huán)丁烯、聚對(duì)二甲苯、萘聚合物、氟碳化物、丙烯酸酯)或其他適合的絕緣材料。

然后，通過刻痕(notching)制程，去除位于各個(gè)第四貫通孔290的絕緣層210、鄰近各個(gè)第四貫通孔290的絕緣層130、部分導(dǎo)電墊115以及部分第一黏著層165，形成多個(gè)凹槽(notch)295，其中每一該等凹槽295具有一第一側(cè)壁295a、一第二側(cè)壁295b及一底部295c，且該第一側(cè)壁295a、第二側(cè)壁295b分別裸露出導(dǎo)電墊115的側(cè)邊(以下簡(jiǎn)稱制程Q)。

接著，請(qǐng)參照?qǐng)D4E，通過沉積制程(例如，旋涂制程、物理氣相沉積制程、化學(xué)氣相沉積制程、電鍍制程、無電鍍制程或其他適合的制程)、微影制程及蝕刻制程，在絕緣層210上形成圖案化的重布線層220。重布線層220順應(yīng)性延伸至各個(gè)凹槽295的第一側(cè)壁295a、第二側(cè)壁295b及底部295c。重布線層220可通過絕緣層210與基底100電性隔離，且可經(jīng)由第一側(cè)壁295a與第二側(cè)壁295與露出的導(dǎo)電墊115側(cè)壁直接電性接觸或間接電性連接(以下簡(jiǎn)稱制程R)。在一實(shí)施例中，重布線層220的材料可包括鋁、銅、金、鉑、鎳、錫、前述的組合、導(dǎo)電高分子材料、導(dǎo)電陶瓷材料(例如，氧化銦錫或氧化 銦鋅)或其他適合的導(dǎo)電材料。

利用如制程F～I(xiàn)所述的制程，在感測(cè)組件晶圓100的第一下表面100b上形成一鈍化保護(hù)層230，且填入第一貫通孔190及第二貫通孔200，以覆蓋重布線層220，并且去除多余的間隔層10，直到貫穿凹穴20的底部，形成一裸露出感測(cè)組件110的開口30，且每一個(gè)開口30的內(nèi)壁30a與其所環(huán)繞的感測(cè)組件110仍保持一預(yù)定的距離d，且d>0(以下簡(jiǎn)稱制程S)。然后，形成與該重布線層220電性連接的導(dǎo)電結(jié)構(gòu)250。

接著，沿著切割道SC(等同于沿著第二貫通孔200)切割鈍化保護(hù)層230、重布線層220及間隔層10(以下簡(jiǎn)稱制程T)。之后，剝除暫時(shí)性基板170，進(jìn)而形成多個(gè)獨(dú)立的芯片尺寸等級(jí)的感測(cè)芯片封裝體D，且每一芯片尺寸等級(jí)的感測(cè)芯片封裝體D均包括一輪廓為矩形的芯片尺寸等級(jí)的感測(cè)芯片100’，其表面具有一感測(cè)組件110以及多個(gè)相鄰感測(cè)組件110的導(dǎo)電墊115，以及一位于感測(cè)芯片100’上的蓋板晶圓50’，其輪廓同樣為矩形，且其大小與芯片尺寸等級(jí)的感測(cè)芯片100’相同。

其中，在制程T所提到的切割制程前，也可如圖4E’所示般，先設(shè)置一蓋板晶圓50于間隔層10上，通過蓋板晶圓50表面所涂布的一層由光阻、聚亞酰胺(PI)、膠帶或環(huán)氧樹脂所構(gòu)成的第二黏著層40，使蓋板晶圓50結(jié)合至間隔層10的第二上表面10a，然后再以制程T所提到的切割制程，形成多個(gè)獨(dú)立的芯片尺寸等級(jí)的感測(cè)芯片封裝體D’，且每一芯片尺寸等級(jí)的感測(cè)芯片封裝體D’均包括一輪廓為矩形的芯片尺寸等級(jí)的感測(cè)芯片100’以及一位于感測(cè)芯片100’上方的蓋板50’。

接著，請(qǐng)參照?qǐng)D4F及圖4F’，提供一電路板260，其具有一正面260a及相對(duì)的一反面260b，然后將芯片尺寸等級(jí)的感測(cè)芯片封裝體D或D’接合至電路板260的正面260a上，且通過其第一下表面100b上的導(dǎo)電結(jié)構(gòu)250而與電路板260電性連接。舉例來說，導(dǎo)電結(jié)構(gòu)250可由焊料(solder)所構(gòu)成，將芯片尺寸 等級(jí)的感測(cè)芯片封裝體D或D’放置于電路板260上后，可進(jìn)行回焊(reflow)制程，以通過焊球?qū)⑿酒叽绲燃?jí)的感測(cè)芯片封裝體D或D’或接合至電路板260。

[實(shí)施例五]

以下將配合圖式圖5A～圖5F，說明根據(jù)本發(fā)明的實(shí)施例五的芯片尺寸等級(jí)的感測(cè)芯片封裝體以及其制造方法。

請(qǐng)先參照?qǐng)D5A，先提供一如實(shí)施例一所述的感測(cè)組件晶圓100及間隔層10。

其次，將光阻、聚亞酰胺(PI)或環(huán)氧樹脂所構(gòu)成的第一黏著層165涂布于間隔層165的凹穴20以外的第二下表面10b上，然后通過第一黏著層165使得間隔層10的第二下表面10b結(jié)合至感測(cè)晶圓100的絕緣層130表面。其中，每一個(gè)凹穴20分別環(huán)繞其所對(duì)應(yīng)的其中一個(gè)感測(cè)組件110，且每一個(gè)凹穴20的內(nèi)壁20a與其所環(huán)繞的感測(cè)組件110保持一預(yù)定的距離d，且d>0。

其次，請(qǐng)參照?qǐng)D5B，先利用銑削(milling)制程、磨削(grinding)制程或研磨(polishing)制程，自間隔層10的第二上表面10a往第一下表面10b的方向，去除多余的間隔層10，直到貫穿凹穴20的底部，形成一開口30。然后，再提供一蓋板晶圓50于間隔層10上，通過蓋板晶圓50表面所涂布的一層由光阻、聚亞酰胺(PI)、膠帶或環(huán)氧樹脂所構(gòu)成的第二黏著層40，使蓋板晶圓50結(jié)合至間隔層10的第二上表面10a。其中，蓋板晶圓50的材料除了玻璃以外，也可選用其他硬度大于或等于七的透明材料例如氮化鋁、藍(lán)寶石或陶瓷材料等。

接著，請(qǐng)參照?qǐng)D5C，利用如制程A所述的制程對(duì)感測(cè)晶圓100的第一下表面100b進(jìn)行薄化制程，然后利用制程O所述的制程在每一芯片區(qū)120的第一下表面100b內(nèi)同時(shí)形成多個(gè)暴露出導(dǎo)電墊115的第四貫通孔290。

接著，請(qǐng)參照?qǐng)D5D，利用制程P所述的制程，在感測(cè)組件晶圓100的第一 下表面100b上形成一絕緣層210，并填入第四貫通孔290內(nèi)。

接著，請(qǐng)參照?qǐng)D5D，利用制程Q所述的制程，形成多個(gè)凹槽(notch)295，其中每一該等凹槽295具有一第一側(cè)壁295a、一第二側(cè)壁295b及一底部295c，且該第一側(cè)壁295a、第二側(cè)壁295b分別裸露出導(dǎo)電墊115的側(cè)邊。

接著，請(qǐng)參照?qǐng)D5E，利用制程R所述的制程，在絕緣層210上形成圖案化的重布線層220與導(dǎo)電墊115側(cè)壁直接電性接觸或間接電性連接。然后，利用制程S所述的制程，在感測(cè)組件晶圓100的第一下表面100b上形成一鈍化保護(hù)層230以覆蓋重布線層220，以及導(dǎo)電結(jié)構(gòu)250(例如，焊球、凸塊或?qū)щ娭?，以與露出的重布線層220電性連接。

接著，利用制程T所述的制程，沿著切割道SC(等同于沿著第二貫通孔200)切割，進(jìn)而形成多個(gè)獨(dú)立的芯片尺寸等級(jí)的感測(cè)芯片封裝體E。

接著，請(qǐng)參照?qǐng)D5F，提供一電路板260，其具有一正面260a及相對(duì)的一反面260b，然后將芯片尺寸等級(jí)的感測(cè)芯片封裝體E接合至電路板260的正面260a上，且通過其第一下表面100b上的導(dǎo)電結(jié)構(gòu)250而與電路板260電性連接。

[實(shí)施例六]

以下將配合圖式圖6A～圖6F，說明根據(jù)本發(fā)明的實(shí)施例六的芯片尺寸等級(jí)的感測(cè)芯片封裝體以及其制造方法。

請(qǐng)先參照?qǐng)D6A及圖6B，先提供一如實(shí)施例一所述的感測(cè)組件晶圓100，接著，提供一如圖6A所示的間隔層10，其厚度約為200μm，且具有相對(duì)的一第二上表面10a及一第二下表面10b，且第二上表面10a形成有多個(gè)凹穴20，且每一個(gè)凹穴20分別對(duì)應(yīng)于其中一個(gè)芯片區(qū)120。

其次，提供一表面涂布有光阻、聚亞酰胺(PI)或環(huán)氧樹脂所構(gòu)成的第二黏著層40的蓋板晶圓50，且通過第二黏著層40使得蓋板晶圓50結(jié)合至間隔層10的第二上表面10a上。然后，先利用銑削(milling)制程、磨削(grinding)制程 或研磨(polishing)制程，自間隔層10的第二下表面10b往第二上表面10a的方向，去除多余的間隔層10，直到貫穿凹穴20的底部，形成一開口30。接著，涂布一光阻、聚亞酰胺(PI)或環(huán)氧樹脂所構(gòu)成的第一黏著層165于間隔層10的開口30以外的第二下表面10b，然后通過第一黏著層165使得間隔層10的第二下表面10b結(jié)合至感測(cè)晶圓100的絕緣層130表面。其中，每一個(gè)開口30分別環(huán)繞其所對(duì)應(yīng)的其中一個(gè)感測(cè)組件110，且每一個(gè)開口30的內(nèi)壁30a與其所環(huán)繞的感測(cè)組件110保持一預(yù)定的距離d，且d>0。

接著，請(qǐng)參照?qǐng)D6C，利用如制程A所述的制程對(duì)感測(cè)晶圓100的第一下表面100b進(jìn)行薄化制程，然后利用制程O所述的制程在每一芯片區(qū)120的第一下表面100b內(nèi)同時(shí)形成多個(gè)暴露出導(dǎo)電墊115的第四貫通孔290。

接著，請(qǐng)參照?qǐng)D6D，利用制程P所述的制程，在感測(cè)組件晶圓100的第一下表面100b上形成一絕緣層210，并填入第四貫通孔290內(nèi)。

接著，請(qǐng)參照?qǐng)D6D，利用制程Q所述的制程，形成多個(gè)凹槽(notch)295，其中每一該等凹槽295具有一第一側(cè)壁295a、一第二側(cè)壁295b及一底部295c，且該第一側(cè)壁295a、第二側(cè)壁295b分別裸露出導(dǎo)電墊115的側(cè)邊。

接著，請(qǐng)參照?qǐng)D6E，利用制程R所述的制程，在絕緣層210上形成圖案化的重布線層220與導(dǎo)電墊115側(cè)壁直接電性接觸或間接電性連接。然后，利用制程S所述的制程，在感測(cè)組件晶圓100的第一下表面100b上形成一鈍化保護(hù)層230以覆蓋重布線層220，以及導(dǎo)電結(jié)構(gòu)250(例如，焊球、凸塊或?qū)щ娭?，以與露出的重布線層220電性連接。

接著，利用制程T所述的制程，沿著切割道SC(等同于沿著第二貫通孔200)切割，進(jìn)而形成多個(gè)獨(dú)立的芯片尺寸等級(jí)的感測(cè)芯片封裝體F。

接著，請(qǐng)參照?qǐng)D6F，提供一電路板260，其具有一正面260a及相對(duì)的一反面260b，然后將芯片尺寸等級(jí)的感測(cè)芯片封裝體F接合至電路板260的正面260a上，且通過其第一下表面100b上的導(dǎo)電結(jié)構(gòu)250而與電路板260電性連 接。

以上所述僅為本發(fā)明較佳實(shí)施例，然其并非用以限定本發(fā)明的范圍，任何熟悉本項(xiàng)技術(shù)的人員，在不脫離本發(fā)明的精神和范圍內(nèi)，可在此基礎(chǔ)上做進(jìn)一步的改進(jìn)和變化，因此本發(fā)明的保護(hù)范圍當(dāng)以本申請(qǐng)的權(quán)利要求書所界定的范圍為準(zhǔn)。