半導(dǎo)體器件的制作方法
【專利摘要】本發(fā)明涉及半導(dǎo)體器件。在漂移層中形成第二導(dǎo)電類型的掩埋層和第二導(dǎo)電類型的下層。在第二導(dǎo)電類型的掩埋層的側(cè)部和漂移層之間的邊界中形成邊界絕緣膜。第二導(dǎo)電類型的下層與第二導(dǎo)電類型的掩埋層的下端和邊界絕緣膜的下端相接觸。第二導(dǎo)電類型的掩埋層與源電極電連接。在第二導(dǎo)電類型的掩埋層的表面層中形成第二導(dǎo)電類型的高濃度層。
【專利說明】半導(dǎo)體器件
[0001 ] 該申請基于日本專利申請N0.2013-061474，通過弓I用將其內(nèi)容并入本文。

【技術(shù)領(lǐng)域】
[0002]本發(fā)明涉及一種半導(dǎo)體器件，并且涉及一種適用于例如包括垂直晶體管的半導(dǎo)體器件的技術(shù)。

【背景技術(shù)】
[0003]已知具有垂直晶體管的半導(dǎo)體器件。垂直晶體管被用在例如控制大電流的元件中。已知垂直晶體管具有溝槽柵極結(jié)構(gòu)。作為具有溝槽柵極結(jié)構(gòu)的垂直晶體管，有在例如美國專利N0.7323386的說明書中公開的技術(shù)。在美國專利N0.7323386的說明書中，晶體管具有如下的結(jié)構(gòu)，其中在充當(dāng)漏極的N+層上形成充當(dāng)基極的N層和P層，并在P層的表面層上進(jìn)一步形成充當(dāng)源極的N+層。具有溝槽結(jié)構(gòu)的柵電極從P層向N層延伸。柵電極的下端進(jìn)入N層。
[0004]在美國專利N0.7323386的說明書中，在溝槽的下部形成P屏蔽層，而不是柵電極。絕緣膜形成在柵電極和P屏蔽層之間，并且側(cè)壁絕緣膜形成在P屏蔽層和N層之間。另外，美國專利N0.7323386的說明書公開了，P屏蔽層和側(cè)壁絕緣膜形成在與柵極分離的溝槽內(nèi)，并且P屏蔽層連接至源電極。
[0005]垂直晶體管需要低導(dǎo)通電阻和抵抗漏極電壓的高耐受電壓。然而，通常，減小導(dǎo)通電阻和增加耐受電壓處于權(quán)衡關(guān)系，因此不太可能彼此高度協(xié)調(diào)。
[0006]由本說明書的描述和附圖將使其它問題和新特征變得更清晰。


【發(fā)明內(nèi)容】

[0007]在一個實(shí)施例中，第二導(dǎo)電類型的掩埋層和第二導(dǎo)電類型的下層形成在充當(dāng)漂移層的第一導(dǎo)電類型的第二層中。邊界絕緣膜形成在第二導(dǎo)電類型的掩埋層的側(cè)部和第一導(dǎo)電類型的第一層之間的邊界中。第二導(dǎo)電類型的下層與第二導(dǎo)電類型的掩埋層和邊界絕緣膜的下端相接觸。
[0008]根據(jù)該實(shí)施例，能夠?qū)崿F(xiàn)彼此高度協(xié)調(diào)地減小導(dǎo)通電阻和增加耐受電壓。

【專利附圖】

【附圖說明】
[0009]結(jié)合附圖，從某些優(yōu)選實(shí)施例的下列描述，本發(fā)明的以上和其它目的、優(yōu)勢和特征將變得更加明顯，其中:
[0010]圖1是示出根據(jù)第一實(shí)施例的半導(dǎo)體器件的頂視圖。
[0011]圖2是其中從圖1移除柵極焊盤、柵極互連和源電極的示意圖。
[0012]圖3是沿圖2的A-A’線得到的截面圖。
[0013]圖4是示出垂直晶體管結(jié)構(gòu)的截面圖。
[0014]圖5A至5C是示出制造半導(dǎo)體器件的方法的截面圖。
[0015]圖6A至6D是示出制造半導(dǎo)體器件的方法的截面圖。
[0016]圖7A和7D是示出制造半導(dǎo)體器件的方法的截面圖。
[0017]圖8A和SB是示出制造半導(dǎo)體器件的方法的截面圖。
[0018]圖9是示出通過模擬等勢線的位置和垂直晶體管的耗盡層而獲得結(jié)果的圖。
[0019]圖10是示出當(dāng)不形成第二導(dǎo)電類型的掩埋層、第二導(dǎo)電類型的高濃度層和第二導(dǎo)電類型的下層時(shí)，通過模擬等勢線的位置和垂直晶體管的耗盡層而獲得結(jié)果的圖。
[0020]圖11是示出根據(jù)第二實(shí)施例的半導(dǎo)體器件中的第二導(dǎo)電類型的高濃度層和接觸件之間的連接部分的結(jié)構(gòu)的截面圖。
[0021]圖12是示出根據(jù)第三實(shí)施例的半導(dǎo)體器件的構(gòu)造的截面圖。
[0022]圖13是示出根據(jù)第四實(shí)施例的半導(dǎo)體器件的構(gòu)造的截面圖。
[0023]圖14是示出根據(jù)第五實(shí)施例的半導(dǎo)體器件的構(gòu)造的截面圖。

【具體實(shí)施方式】
[0024]現(xiàn)在將在本文中參考示例性實(shí)施例描述本發(fā)明。本領(lǐng)域技術(shù)人員應(yīng)認(rèn)識到，使用本發(fā)明的技術(shù)可以實(shí)現(xiàn)許多可替換的實(shí)施例，并且本發(fā)明不限制于為了解釋目的而說明的實(shí)施例。
[0025]在下文中，將參考附圖描述本發(fā)明的實(shí)施例。在所有的圖中，相同的元件由相同的附圖標(biāo)記指示，并且將不再重復(fù)它們的描述。
[0026](第一實(shí)施例)
[0027]圖1是示出根據(jù)第一實(shí)施例的半導(dǎo)體器件SD的頂視圖。圖2是其中從圖1移除柵極焊盤GEP1、柵極互連GEI2和源電極SOE的示意圖。
[0028]該半導(dǎo)體器件SD包括垂直晶體管。如圖2所示，垂直晶體管的柵電極GE例如是多晶硅層，并且被掩埋在形成在半導(dǎo)體襯底SUB的表面層中的柵極溝槽GTRN中。多個柵電極GE和多個柵極溝槽GTRN以彼此平行的方式提供。形成兩個柵極互連GEIl使得在其間插入柵電極GE和柵極溝槽GTRN。配置全部的多個柵電極GE使得其兩端連接到柵極互連GEII。柵極互連GEII與柵電極GE整體形成，并且與柵電極GE類似被掩埋在柵極溝槽GTRN中。
[0029]兩個柵極互連GEIl都通過接觸件GECl連接到柵極互連GEI2 (見圖1)。當(dāng)在平面圖中看時(shí)該柵互連GEI2包圍著多個柵電極GE，并且其一部分與柵極互連GEIl重疊。柵電極GE的一部分充當(dāng)柵極焊盤GEPl。該柵電極焊盤GEPl充當(dāng)連接?xùn)烹姌O和外部的端子。同時(shí)，如圖2所示，當(dāng)在平面圖中看時(shí)，在半導(dǎo)體襯底SUB中，底層焊盤GEP2被形成與柵極焊盤GEPl重疊的部分中。底層焊盤GEP2具有與柵電極GE的結(jié)構(gòu)相同的結(jié)構(gòu)，并且被配置成具有以下結(jié)構(gòu):其中將與柵電極GE的導(dǎo)電層相同的導(dǎo)電層掩埋在形成在半導(dǎo)體襯底SUB中的凹槽部分中。
[0030]如圖1所示，源電極SOE形成在被柵極互連GEI2圍繞的區(qū)域中。當(dāng)在平面圖中看時(shí)，該源極電極SOE位于與柵極互連GEI2位于其上的層相同的層上，并且與位于柵電極GE之間的且在柵電極GE上方的區(qū)域重疊。如圖2所示，源極層SOU形成在位于半導(dǎo)體襯底SUB的一個表面中的柵電極GE之間的區(qū)域中。源極層SOU通過接觸件SOC (圖1和2中未示出)連接到源電極S0E。
[0031]另外，如圖2所示，掩埋導(dǎo)電層VINC被掩埋在半導(dǎo)體襯底SUB中。當(dāng)在平面圖中看時(shí)，該掩埋導(dǎo)電層VINC被掩埋在形成在半導(dǎo)體襯底SUB中的溝槽內(nèi)，并且圍繞著柵極互連GEI1、多個柵電極GE和多個源極層SOU。該掩埋導(dǎo)電層VINC通過接觸件GEC2連接到柵極互連GEI2。
[0032]第二導(dǎo)電類型的高濃度層DIF2形成在被半導(dǎo)體襯底SUB中的掩埋導(dǎo)電層VINC包圍的區(qū)域內(nèi)。配置該第二導(dǎo)電類型的高濃度層DIF2使得它的一部分突出到半導(dǎo)體襯底SUB的表面以充當(dāng)暴露區(qū)域DIF2E，并且通過在暴露區(qū)域DIF2E中的接觸件DIC連接到源電極S0E。在圖所示的示例中，該暴露區(qū)域DIF2E位于其中形成了多個柵電極GE的區(qū)域的外部，并且平行于柵電極GE形成。即，當(dāng)在平面圖中看時(shí)，多個柵電極GE被暴露區(qū)域DIF2E插入。暴露區(qū)域DIF2E的兩端連接到柵極互連GETl。
[0033]另外，被半導(dǎo)體襯底SUB中的掩埋導(dǎo)電層V INC包圍的區(qū)域通過接觸件SBC連接到源電極S0E。在圖所示的示例中，當(dāng)在平面圖中看時(shí)，接觸件SBC位于掩埋導(dǎo)電層VINC和暴露區(qū)域DIF2E之間。
[0034]圖3是沿圖2的線A-A’得到的截面圖。圖4是示出垂直晶體管結(jié)構(gòu)的截面圖。同時(shí)，在圖2中，沒有示出圖3中所示的層間絕緣層INSL。另外，在圖3中，為了說明的目的示出了源電極S0E。在下面的描述中，將第一導(dǎo)電類型設(shè)置為N型，并且將第二導(dǎo)電類型設(shè)置為P型。然而，第一導(dǎo)電類型可以設(shè)置為P型，并且第二導(dǎo)電類型可以設(shè)置為N型。
[0035]配置半導(dǎo)體襯底SUB使得充當(dāng)漂移層DRT (第一導(dǎo)電類型的第一層)的N型外延層EPI被層壓到充當(dāng)漏極層DRN的N+型基極襯底BSUB上。例如，該基極襯底BSUB是體硅襯底。外延層EPI是在基極襯底BSUB上外延生長的硅層。
[0036]P型基極層BSE (第二導(dǎo)電類型的層)和N+型源極層SOU (第一導(dǎo)電類型的第二層)形成在外延層EPI的表面層中。外延層EPI中不充當(dāng)源極層SOU和基極層BSE的部分充當(dāng)漂移層DRT。源極層SOU位于外延層EPI的表面層中，并且基極層BSE位于源極層SOU和漂移層DRT之間。
[0037]柵極溝槽GTRN提供在外延層EPI中，并且穿過源極層SOU和基極層BSE。柵極溝槽GTRN的下端位于漂移層DRT處。柵電極GE被掩埋于在柵極溝槽GTRN的厚度方向上與基極層BSE重疊的部分中。
[0038]第二導(dǎo)電類型的掩埋層DIFl和第二導(dǎo)電類型的下層DIF3形成在漂移層DRT中。邊界絕緣膜SINSl形成在第二導(dǎo)電類型的掩埋層DIFl的側(cè)部和漂移層DRT之間的邊界中。第二導(dǎo)電類型的下層DIF3與第二導(dǎo)電類型的掩埋層DIFl的下端和邊界絕緣膜SINSl的下端相接觸。第二導(dǎo)電類型的掩埋層DIFl電連接到源電極S0E。同時(shí)，在圖所示的示例中，當(dāng)在平面圖中看時(shí)，第二導(dǎo)電類型的下層DIF3覆蓋了第二導(dǎo)電類型的掩埋層DIFl的全部。另外，形成第二導(dǎo)電類型的下層DIF3，使得在半導(dǎo)體襯底SUB的深度方向上延伸到比邊界絕緣膜SINSl的下端和第二導(dǎo)電類型的掩埋層DIFl的下端更深的位置。第二導(dǎo)電類型的底層DIF3與例如第二導(dǎo)電類型的掩埋層DIFl的整個下端相接觸，并且形成為延伸到比下端面更深的位置。
[0039]在本實(shí)施例中，第二導(dǎo)電類型的高濃度層DIF2形成在第二導(dǎo)電類型的掩埋層DIFl的表面層中。如上所述，第二導(dǎo)電類型的高濃度層DIF2的一部分暴露于半導(dǎo)體襯底SUB的表面，并且充當(dāng)圖2所示的暴露區(qū)域DIF2E。該暴露區(qū)域DIF2E通過接觸件DIC連接到源電極SOE。即，第二導(dǎo)電類型的掩埋層DIFl通過第二導(dǎo)電類型的高濃度層DIF2和接觸件DIC連接到源電極SOE。
[0040]在圖所示的示例中，使用柵極溝槽GTRN的下部形成第二導(dǎo)電類型的掩埋層DIFl和邊界絕緣膜SINSl。具體地，邊界絕緣膜SINSl形成在柵極溝槽GTRN的側(cè)壁的下部中。另外，第二導(dǎo)電類型的掩埋層DIFl掩埋在柵極溝槽GTRN的下部中。例如，第二導(dǎo)電類型的掩埋層DIFl是P型多晶硅層。由于這個原因，當(dāng)在平面圖中看時(shí)第二導(dǎo)電類型的掩埋層DIFl與柵電極GE重疊，并且邊界絕緣膜SINSl的上部連接到柵極絕緣膜GINS的下部。同時(shí)，邊界絕緣膜SINS2形成在柵電極GE和第二導(dǎo)電類型的掩埋層DIFl之間。
[0041]柵極溝槽GTRN中，在充當(dāng)圖2所示的暴露區(qū)域DIF2E的部分中沒有形成柵極絕緣膜GINS和柵電極GE，而是使第二導(dǎo)電類型的高濃度層DIF2位于上端。
[0042]另外，漏電極DRE形成在與外延層EPI相對的基極襯底BSUB的表面上。如上所述，源電極SOE形成在半導(dǎo)體襯底SUB的一個表面?zhèn)壬?。在漏電極DRE和源電極SOE之間施加等于或者聞于80V的電壓，例如等于或者聞于100V的電壓。
[0043]同時(shí)，層間絕緣層INSL形成在源電極SOE和柵極互連GEI2與半導(dǎo)體襯底SUB之間。例如，層間絕緣層INSL是氧化硅膜。每個接觸件(例如，接觸件DIC、S0C、GEC1、GEC2和SBC)都掩埋在層間絕緣層INSL中。阻擋金屬膜BM形成在源電極SOE和柵極互連GEI2與層間絕緣層INSL之間，以及每個接觸件與層間絕緣層INSL之間。阻擋金屬膜BM還形成在每個接觸件的底部。
[0044]同時(shí)，源電極S0E、柵極互連GEI2和漏電極DRE例如由Al構(gòu)成。每個接觸件可以由不同于源電極SOE的金屬(例如，W)構(gòu)成，也可以由與源電極SOE相同的金屬構(gòu)成。在后者的情況下，每個接觸件以與源電極SOE相同的工藝形成。
[0045]圖5A至SB是示出制造半導(dǎo)體器件SD的方法的截面圖。首先，準(zhǔn)備其上形成有外延層EPI的基極襯底BSUB。接下來，如圖5A所示，在外延層EPI上形成掩模膜MSK1。例如，掩模膜MSKl是氧化硅膜。
[0046]接下來，如圖5B所示，在掩模膜MSKl上形成抗蝕劑圖案RST。在充當(dāng)柵極溝槽GTRN的區(qū)域上和在其中形成掩埋導(dǎo)電層VINC的區(qū)域上，抗蝕劑圖案RST具有開口 OPl。接下來，使用抗蝕劑圖案RST作為掩模蝕刻掩模膜MSKl。由此，在掩模膜MSKl中在充當(dāng)柵極溝槽GTRN的區(qū)域上形成了開口 0P2。
[0047]之后，如圖5C所示，移除抗蝕劑圖案RST。接下來，使用掩模膜MSKl作為掩模蝕刻漂移層DRT。從而，形成了柵極溝槽GTRN。另外，通過該工藝還形成了用于掩埋該掩埋導(dǎo)電層VINC的溝槽和用于掩埋底層焊盤GEP2的凹部。
[0048]接下來，如圖6A所示，使用掩模膜MSKl作為掩模熱氧化外延層EPI。從而，在柵極溝槽GTRN的側(cè)面和底部形成了邊界絕緣膜SINS1。接下來，如圖6B所示，使用各向異性蝕刻法移除邊界絕緣膜SINSl中位于柵極溝槽GTRN底部的部分。
[0049]接下來，如圖6C所示，使用掩模膜MSKl作為掩模將P型雜質(zhì)離子注入到外延層EPI中。從而，在柵極溝槽GTRN的底部形成了第二導(dǎo)電類型的下層DIF3。
[0050]接下來，如圖6D所示，例如，使用CVD法，在掩模膜MSKl上和在柵極溝槽GTRN中形成P型多晶硅膜。之后，使用回蝕刻法移除位于掩模膜MSKl上的多晶硅膜和位于柵極溝槽GTRN中的多晶硅膜的上部的一部分。從而，在柵極溝槽GTRN的下部掩埋了第二導(dǎo)電類型的掩埋層DIF1。同時(shí)，在該工藝中，防止在第二導(dǎo)電類型的掩埋層DIFl中形成第二導(dǎo)電類型的高濃度層DIF2的暴露區(qū)域DIF2E的部分被回蝕刻。為此，例如，使用抗蝕劑圖案。
[0051]接下來，如圖7A所示，使用掩模膜MSKl作為掩模，將P型雜質(zhì)離子注入到第二導(dǎo)電類型的掩埋層DIFl的表面層中。從而，在第二導(dǎo)電類型的掩埋層DIFl的表面層中形成了第二導(dǎo)電類型的高濃度層DIF2。同時(shí)，在這種情況下，可以在掩模膜MSKl上形成抗蝕劑圖案。
[0052]之后，如圖7B所示，移除掩模膜MSK1。接下來，通過濕法蝕刻移除邊界絕緣膜SINSl中沒有被第二導(dǎo)電類型的掩埋層DIFl覆蓋的部分。接下來，熱氧化外延層EPI。從而，形成了熱氧化膜DINS。在這種情況下，也熱氧化了第二導(dǎo)電類型的高濃度層DIF2的表面層。該熱氧化膜充當(dāng)邊界絕緣膜SINS2的一部分。
[0053]接下來，如圖7C所示，例如，使用CVD法在柵極溝槽GTRN中和在外延層EPI上形成掩埋絕緣膜DEPI。從而，形成了邊界絕緣膜SINS2。即，邊界絕緣膜SINS2是掩埋絕緣膜DEPI和熱氧化膜的疊層膜。在該工藝中，還在外延層EPI上形成掩埋絕緣膜DEPI。
[0054]接下來，如圖7D所示，移除熱氧化膜DINS。使用熱氧化法形成柵極絕緣膜GINS。
[0055]之后，如圖8A所示，例如，使用CVD法在柵極溝槽GTRN中和在外延層EPI上形成多晶硅膜。接下來，使用回蝕刻法移除位于外延層EPI上的多晶硅膜。從而，形成柵電極GE。另外，在該工藝中，還形成了柵極互連GEI1、掩埋導(dǎo)電層VINC和底層焊盤GEP2。
[0056]接下來，如圖SB所示，移除位于外延層EPI上的掩埋絕緣膜DEPI和熱氧化膜DINS。接下來，使用離子注入法在外延層EPI上形成源極層SOU和基極層BSE。
[0057]之后，形成層間絕緣層INSL、阻擋金屬膜BM、每個接觸件、源電極S0E、柵極互連GEI2和漏電極DRE。以這種方式，形成了半導(dǎo)體器件SD。
[0058]圖9是示出通過模擬根據(jù)本實(shí)施例的半導(dǎo)體器件SD中包括的垂直晶體管的等勢線的位置和耗盡層而獲得結(jié)果的示意圖。在圖中，等勢線用黑線表示。從圖中，即使當(dāng)施加在漏極層DRN和源極層SOU之間的電壓Vds增加到例如60V或者100V時(shí)，在柵極溝槽GTRN的附近沒有產(chǎn)生其上集中了電場的區(qū)域，即其中等勢線之間的間隔密集的區(qū)域。由于這個原因，在半導(dǎo)體器件SD中，為了增加耐受電壓不需要加厚漂移層DRT。因此，能夠在保持低電阻的同時(shí)增加耐受電壓。
[0059]同時(shí)，獲得上述效果的原因是因?yàn)?，如圖9中的白線所示，當(dāng)電壓Vds增加時(shí)，漂移層DRT中柵極溝槽GTRN插入的全部區(qū)域基本上被耗盡。這種耗盡的原因是因?yàn)閷⒑愣妱?源極電勢)施加到第二導(dǎo)電類型的掩埋層DIFl。尤其是，在本實(shí)施例中，在第二導(dǎo)電類型的掩埋層DIFl的表面層中形成了第二導(dǎo)電類型的高濃度層DIF2，并且通過第二導(dǎo)電類型的高濃度層DIF2施加了恒定電勢。因此，有將恒定電勢施加給第二導(dǎo)電類型的掩埋層DIFl的傾向。
[0060]另外，在本實(shí)施例中，由于形成了第二導(dǎo)電類型的下層DIF3，因此電場也沒有被集中到邊界絕緣膜SINSl的下端。當(dāng)在平面圖中看時(shí)，在第二導(dǎo)電類型的高濃度層DIF2覆蓋第二導(dǎo)電類型的掩埋層DIFl的全部的情況下，這種效果變得特別大。由于這個原因，特別是，耐受電壓會增加。
[0061]在這里，為了參考的目的，圖10示出了在沒有形成第二導(dǎo)電類型的掩埋層DIF1、第二導(dǎo)電類型的高濃度層DIF2和第二導(dǎo)電類型的底層DIF3時(shí)，通過模擬等勢線的位置和垂直晶體管的耗盡層而獲得結(jié)果。從圖中，當(dāng)沒有形成第二導(dǎo)電類型的掩埋層DIF1、第二導(dǎo)電類型的高濃度層DIF2和第二導(dǎo)電類型的下層DIF3時(shí)，知道電場會集中在柵極溝槽GTRN的下端上。
[0062]另外，在上述實(shí)施例中，當(dāng)形成柵極溝槽GTRN時(shí)，由于蝕刻，在外延層EPI中位于柵極溝槽GTRN底部的部分具有結(jié)晶度下降的可能性。由于這個原因，當(dāng)在柵極溝槽GTRN的底部中存在PN結(jié)的界面時(shí)，在作為起點(diǎn)的界面中由于具有低結(jié)晶度的部分，有耐受電壓泄漏和下降的可能。另一方面，在本實(shí)施例中，在外延層EPI中位于柵極溝槽GTRN下面的部分中，形成了第二導(dǎo)電類型的下層DIF3。由于這個原因，PN結(jié)與外延層EPI的界面位于比柵極溝槽GTRN的底部更低的位置。因此，能夠抑制耐受電壓泄漏和下降的產(chǎn)生。
[0063](第二實(shí)施例)
[0064]圖11是示出根據(jù)第二實(shí)施例的半導(dǎo)體器件SD中的第二導(dǎo)電類型的高濃度層DIF2和接觸件DIC之間的連接部分的結(jié)構(gòu)的截面圖，并且其對應(yīng)于第一實(shí)施例中的圖3。除了連接部分結(jié)構(gòu)以外，根據(jù)本實(shí)施例的半導(dǎo)體器件SD具有與根據(jù)第一實(shí)施例的半導(dǎo)體器件SD相同的構(gòu)造。
[0065]在本實(shí)施例中，配置第二導(dǎo)電類型的掩埋層DIF1，使得其中形成第二導(dǎo)電類型的高濃度層DIF2的暴露區(qū)域DIF2E的區(qū)域也被設(shè)置成與其它部分基本相同的高度。接觸件DIC形成得比第一實(shí)施例更深。另外，在接觸件DIC的附近形成虛擬柵電極DGE，但是當(dāng)在平面圖中看時(shí)該虛擬柵電極DGE沒有與接觸件DIC重疊。同時(shí)，通過例如類似于第二導(dǎo)電類型的掩埋層DIFl的其它區(qū)域，形成其中在第二導(dǎo)電類型的掩埋層DIFl中形成暴露區(qū)域DIF2E的區(qū)域來獲得這種構(gòu)造。
[0066]在本實(shí)施例中，也能夠獲得與第一實(shí)施例相同的效果。
[0067](第三實(shí)施例)
[0068]圖12是示出根據(jù)第三實(shí)施例的半導(dǎo)體器件SD的構(gòu)造的截面圖，并且對應(yīng)于第一實(shí)施例中的圖4。除了形成第二導(dǎo)電類型的掩埋層DIFl具有多層結(jié)構(gòu)以外，根據(jù)本實(shí)施例的半導(dǎo)體器件SD具有與根據(jù)第一或者第二實(shí)施例的半導(dǎo)體器件SD相同的構(gòu)造。第二導(dǎo)電類型的掩埋層DIFl的多層結(jié)構(gòu)是通過重復(fù)數(shù)次膜形成工藝和回蝕刻工藝獲得的。在圖所示的示例中，形成第二導(dǎo)電類型的掩埋層DIF1，以具有其中第二導(dǎo)電類型的掩埋層DIFll和DIF12以此順序?qū)訅旱膬蓪咏Y(jié)構(gòu)。
[0069]第二導(dǎo)電類型的掩埋層DIFll和DIF12的雜質(zhì)濃度彼此不同。第二導(dǎo)電類型的掩埋層DIFll可以具有比第二導(dǎo)電類型的掩埋層DIF12更高或者更低的雜質(zhì)濃度。
[0070]在本實(shí)施例中，也能夠獲得與第一實(shí)施例相同的效果。另外，第二導(dǎo)電類型的掩埋層DIFl是通過重復(fù)多次膜形成工藝和回蝕刻工藝形成的。由于這個原因，即使在柵極溝槽GTRN的縱橫比增加時(shí)，也能夠在柵極溝槽GTRN的下部掩埋第二導(dǎo)電類型的掩埋層DIFl。
[0071](第四實(shí)施例)
[0072]圖13是示出根據(jù)第四實(shí)施例的半導(dǎo)體器件SD的構(gòu)造的截面圖，并且對應(yīng)于第一實(shí)施例中的圖4。除以下幾點(diǎn)外，根據(jù)本實(shí)施例的半導(dǎo)體器件SD具有與根據(jù)第一至第三實(shí)施例的任一實(shí)施例的半導(dǎo)體器件SD相同的構(gòu)造。
[0073]首先，當(dāng)在平面圖中看時(shí)，邊界絕緣膜SINS1、第二導(dǎo)電類型的掩埋層DIF1、第二導(dǎo)電類型的高濃度層DIF2和第二導(dǎo)電類型的下層DIF3沒有與柵電極GE和柵極絕緣膜GINS重疊，而是與柵電極GE和柵極絕緣膜GINS并列地形成。具體地，第二導(dǎo)電類型的高濃度層DIF2和第二導(dǎo)電類型的下層DIF3位于多個柵極溝槽GTRN之間。當(dāng)在平面圖中看時(shí)，源極層SOU和基極層BSE形成在柵極溝槽GTRN和邊界絕緣膜SINSl之間。同時(shí)，形成邊界絕緣膜SINS1、第二導(dǎo)電類型的掩埋層DIF1、第二導(dǎo)電類型的高濃度層DIF2和第二導(dǎo)電類型的下層DIF3的方法，與第一實(shí)施例中的方法相同。
[0074]即使在這種結(jié)構(gòu)中，漂移層DRT中位于柵極溝槽GTRN之間的部分也會被耗盡。因此，會獲得與第一實(shí)施例相同的效果。
[0075](第五實(shí)施例)
[0076]圖14是示出根據(jù)第五實(shí)施例的半導(dǎo)體器件SD的構(gòu)造的截面圖。除以下幾點(diǎn)外，附圖示出的示例具有與根據(jù)第四實(shí)施例的半導(dǎo)體器件SD相同的構(gòu)造。
[0077]如上所述，多個柵極溝槽GTRN以相互平行的方式排列。源極層SOU和基極層BSE交替地形成在位于多個柵極溝槽GTRN之間的區(qū)域中。第二導(dǎo)電類型的掩埋層DIFl形成在多個柵極溝槽GTRN之間的剩余區(qū)域中。柵極溝槽GTRN的下部掩埋在邊界絕緣膜SINSl中。
[0078]第二導(dǎo)電類型的高濃度層DIF2形成在第二導(dǎo)電類型的掩埋層DIFl的表面層中，并且第二導(dǎo)電類型的下層DIF3形成在第二導(dǎo)電類型的掩埋層DIFl的下面。
[0079]在本實(shí)施例中，由于漂移層DRT被耗盡，因此也會獲得與第一實(shí)施例相同的效果。
[0080]如上所述，雖然基于其實(shí)施例已具體描述了
【發(fā)明者】設(shè)計(jì)的發(fā)明，但是本發(fā)明不限制于上述實(shí)施例，而是不用說在不偏離該發(fā)明的范圍的情況下可以進(jìn)行各種改變和變更。
[0081]顯而易見的是，本發(fā)明不限制于以上實(shí)施例，并且在不偏離該發(fā)明的范圍和精神的情況下，可以進(jìn)行變更和改變。
【權(quán)利要求】
1.一種半導(dǎo)體器件，包括: 第一導(dǎo)電類型的第一層； 在所述第一導(dǎo)電類型的第一層上方形成的第二導(dǎo)電類型的層； 在所述第二導(dǎo)電類型的層上方形成的第一導(dǎo)電類型的第二層； 柵極溝槽，所述柵極溝槽穿過所述第一導(dǎo)電類型的第二層和所述第二導(dǎo)電類型的層，并且所述柵極溝槽的下端到達(dá)所述第一導(dǎo)電類型的第一層； 在所述柵極溝槽的內(nèi)壁中形成的柵極絕緣膜； 在所述柵極溝槽中掩埋的柵電極； 在所述第一導(dǎo)電類型的第一層中形成的第二導(dǎo)電類型的掩埋層； 邊界絕緣膜，所述邊界絕緣膜位于所述第二導(dǎo)電類型的掩埋層的側(cè)部和所述第一導(dǎo)電類型的第一層之間的邊界中； 第二導(dǎo)電類型的下層，所述第二導(dǎo)電類型的下層形成在所述第一導(dǎo)電類型的第一層中，與所述第二導(dǎo)電類型的掩埋層和所述邊界絕緣膜的下端相接觸；和 電極，所述電極形成在比所述第一導(dǎo)電類型的第二層高的位置，與所述第二導(dǎo)電類型的掩埋層電連接。
2.根據(jù)權(quán)利要求1的半導(dǎo)體器件，其中當(dāng)從平面圖中看時(shí)所述第二導(dǎo)電類型的下層覆蓋了所述第二導(dǎo)電類型的掩埋層的全部。
3.根據(jù)權(quán)利要求1的半導(dǎo)體器件，還包括: 第二導(dǎo)電類型的高濃度層，所述第二導(dǎo)電類型的高濃度層的至少一部分位于所述第二導(dǎo)電類型的掩埋層的表面層，并且所述第二導(dǎo)電類型的高濃度層具有比所述第二導(dǎo)電類型的掩埋層高的雜質(zhì)濃度， 其中所述電極連接到所述第二導(dǎo)電類型的高濃度層。
4.根據(jù)權(quán)利要求1的半導(dǎo)體器件，其中當(dāng)在平面圖中看時(shí)所述第二導(dǎo)電類型的掩埋層與所述柵電極重疊，并且 所述邊界絕緣膜的上部連接到所述柵極絕緣膜的下部。
5.根據(jù)權(quán)利要求1的半導(dǎo)體器件，其中當(dāng)在平面圖中看時(shí)所述第二導(dǎo)電類型的掩埋層和所述邊界絕緣膜與所述柵電極和所述柵極絕緣膜并排。
6.根據(jù)權(quán)利要求5的半導(dǎo)體器件，其中多個柵極溝槽彼此并列地形成， 所述柵極絕緣膜和所述柵電極形成在所述多個柵極溝槽的每個中，并且 當(dāng)在平面圖中看時(shí)所述第二導(dǎo)電類型的掩埋層和所述邊界絕緣膜位于所述多個柵極溝槽之間。
7.根據(jù)權(quán)利要求1的半導(dǎo)體器件，還包括: 連接到所述第一導(dǎo)電類型的第一層的漏電極；和 連接到所述第一導(dǎo)電類型的第二層的源電極， 其中在所述漏電極和所述源電極之間施加等于或者高于60V的電壓。
【文檔編號】H01L29/78GK104078506SQ201410113786
【公開日】2014年10月1日 申請日期:2014年3月25日 優(yōu)先權(quán)日:2013年3月25日
【發(fā)明者】下村彰宏, 秋山豊, 下村紗矢, 中柴康隆 申請人:瑞薩電子株式會社