半導(dǎo)體器件及其制造方法
【專利摘要】一種MOSFET(1)，設(shè)置有：襯底(10)；柵極絕緣膜(20)；柵電極(30)；形成在柵極絕緣膜(20)上以圍繞柵電極(30)的層間絕緣膜(40)；包含Ti和N且不包含Al的緩沖膜(51)；以及包含Ti、Al和Si的源電極(52)。MOSFET(1)具有其中形成的接觸孔(80)，所述接觸孔貫穿層間絕緣膜(40)，暴露襯底(10)的主表面(10A)，并且與柵電極(30)隔開。緩沖膜(51)形成為與接觸孔(80)的側(cè)壁表面(80A)接觸。在襯底(10)的主表面(10A)上，源電極(52)被形成為使得所述源電極與該主表面接觸，所述主表面通過形成緩沖膜(51)和接觸孔(80)而被暴露。
【專利說明】半導(dǎo)體器件及其制造方法

【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及一種半導(dǎo)體器件以及制造半導(dǎo)體器件的方法，更特別地，涉及一種能通過提高包含鋁的電極和層間絕緣膜之間的粘附性而實現(xiàn)穩(wěn)定的特性的半導(dǎo)體器件，以及制造這種半導(dǎo)體器件的方法。

【背景技術(shù)】
[0002]包含鋁(Al)的電極可以被用于MOSFET(金屬氧化物半導(dǎo)體場效應(yīng)晶體管)的源電極或IGBT(絕緣柵雙極晶體管)的發(fā)射極電極。例如，在MOSFET中，已經(jīng)考慮了這種包含Al的源電極與柵電極、柵極絕緣膜以及層間絕緣膜中每一個之間的位置關(guān)系等等(例如參見美國專利N0.6833562 (專利文獻I)以及日本專利公布N0.2000-012846 (專利文獻2))。
[0003]引證文獻列表
[0004]專利文獻
[0005]PTL 1:美國專利 N0.6833562
[0006]PTL 2:日本專利公布 N0.2000-012846


【發(fā)明內(nèi)容】

[0007]技術(shù)問題
[0008]在MOSFET中，源電極可以形成在其中形成有源區(qū)的襯底表面以及形成為圍繞該表面上的柵電極的層間絕緣膜的側(cè)壁表面上并與其接觸。這里，如果源電極和層間絕緣膜之間的粘附性不充分，則源電極會脫落，由此影響MOSFET的器件特性。
[0009]鑒于上述問題提出本發(fā)明，并且其目的是提供一種通過改善包含鋁的電極和層間絕緣膜之間的粘附性而實現(xiàn)穩(wěn)定的特性的半導(dǎo)體器件，以及制造這種半導(dǎo)體器件的方法。
[0010]問題的解決手段
[0011]根據(jù)本發(fā)明的半導(dǎo)體器件包括:由碳化硅制成的襯底；形成在襯底的表面上的柵極絕緣膜；形成在柵極絕緣膜上的柵電極；形成在柵極絕緣膜上以圍繞柵電極的層間絕緣膜；包含Ti和N且不包含Al的緩沖膜；以及包含T1、A1和Si的源電極。在半導(dǎo)體器件中，接觸孔被形成為離開柵電極以便延伸穿過層間絕緣膜并暴露襯底的表面。緩沖膜形成在接觸孔的側(cè)壁表面上并與其接觸。源電極形成在緩沖膜以及通過形成接觸孔而暴露的襯底的表面上并與它們接觸。
[0012]這里，表述方式“不包含Al的緩沖膜”旨在說明基本上不包含Al的緩沖膜。具體而言，緩沖膜旨在說明沒有被故意添加Al的緩沖膜，并且例如包括包含的Al作為雜質(zhì)的緩沖膜。
[0013]在根據(jù)本發(fā)明的半導(dǎo)體器件中，源電極形成在緩沖膜上并與其接觸，該緩沖膜形成為與延伸穿過層間絕緣膜的接觸孔的側(cè)壁表面接觸，由此改善源電極和層間絕緣膜之間的粘附性。因此，根據(jù)本發(fā)明中的半導(dǎo)體器件，可以提供一種通過改善作為包含鋁的電極的源電極和層間絕緣膜之間的粘附性而實現(xiàn)穩(wěn)定的特性的半導(dǎo)體器件。
[0014]在半導(dǎo)體器件中，緩沖膜可以由TiN制成。以此方式，可以進一步提高源電極和層間絕緣膜之間的粘附性。
[0015]在半導(dǎo)體器件中，緩沖膜可以具有不小于0.025 μ m且不大于0.15 μ m的厚度。因此，緩沖膜的厚度可以被設(shè)定為落入需要改善源電極和層間絕緣膜之間的粘附性的范圍內(nèi)。
[0016]本發(fā)明中制造半導(dǎo)體器件的方法包括以下步驟:制備由碳化硅制成的襯底；在襯底的表面上形成柵極絕緣膜；在柵極絕緣膜上形成柵電極；在柵極絕緣膜上形成層間絕緣膜以圍繞柵電極；形成離開柵電極的接觸孔以便延伸穿過層間絕緣膜并暴露襯底的表面；在接觸孔的側(cè)壁表面上并與其接觸地形成緩沖膜，緩沖膜包含Ti和N且不包含Al ；以及在緩沖膜上以及通過形成接觸孔而暴露的襯底表面上并且與其接觸地形成源電極，源電極包含T1、Al以及Si。
[0017]在本發(fā)明中的制造半導(dǎo)體器件的方法中，包含Ti和N的緩沖膜被形成在延伸通過層間絕緣膜的接觸孔的側(cè)壁表面上并與其接觸，并且此后包含T1、Al和Si的源電極被形成在緩沖膜上并與其接觸。因此，在本發(fā)明中的制造半導(dǎo)體器件的方法中，可以通過在形成源電極之前預(yù)先形成包含Ti和N的緩沖膜來提高源電極和層間絕緣膜之間的粘附性。因此，根據(jù)本發(fā)明中的制造半導(dǎo)體器件的方法，可以提供一種制造半導(dǎo)體器件的方法，通過該方法，可以通過改善作為包含鋁的電極的源電極與層間絕緣膜之間的粘附性而制造具有穩(wěn)定的特性的根據(jù)本發(fā)明的半導(dǎo)體器件。
[0018]在制造半導(dǎo)體器件的方法中，形成源電極的步驟可以包括以下步驟:形成其中第一金屬層、第二金屬層以及第三金屬層依次堆疊的金屬膜，第一金屬層包含Ti,第二金屬層形成在第一金屬層上并與其接觸并且包含Al，第三金屬層形成在第二金屬層上并與其接觸并且包含Si ;以及通過加熱金屬膜形成源電極。替代地，在制造半導(dǎo)體器件的方法中，形成源電極的步驟可以包括以下步驟:形成其中混合T1、Al和Si的金屬膜；以及通過加熱金屬膜形成源電極。以此方式，可以容易地形成源電極。
[0019]在制造半導(dǎo)體器件的方法中，在形成緩沖膜的步驟中形成的緩沖膜可以由TiN制成。以此方式，可以進一步改善源電極和層間絕緣膜之間的粘附性。
[0020]在制造半導(dǎo)體器件的方法中，在形成緩沖膜的步驟中形成的緩沖膜可以具有不小于0.025 μ m且不大于0.15 μ m的厚度。因此，緩沖膜的厚度可以被設(shè)定為落入需要改善源電極和層間絕緣膜之間的粘附性的范圍內(nèi)。
[0021]發(fā)明的有益效果
[0022]如上所說明而顯而易見的，根據(jù)本發(fā)明中的半導(dǎo)體器件以及制造半導(dǎo)體器件的方法，可以提供一種通過改善包含鋁的電極和層間絕緣膜之間的粘附性而實現(xiàn)穩(wěn)定的特性的半導(dǎo)體器件，以及制造該半導(dǎo)體器件的方法。

【專利附圖】

【附圖說明】
[0023]圖1是示出MOSFET的結(jié)構(gòu)的截面示意圖。
[0024]圖2是示意性示出制造MOSFET的方法的流程圖。
[0025]圖3是示意性示出形成源電極的步驟的流程圖。
[0026]圖4是示意性示出形成漏電極的步驟的流程圖。
[0027]圖5是用于說明制造MOSFET的方法的截面示意圖。
[0028]圖6是用于說明制造MOSFET的方法的截面示意圖。
[0029]圖7是用于說明制造MOSFET的方法的截面示意圖。
[0030]圖8是用于說明制造MOSFET的方法的截面示意圖。
[0031]圖9是用于說明制造MOSFET的方法的截面示意圖。
[0032]圖10是用于說明制造MOSFET的方法的截面示意圖。
[0033]圖11是用于說明制造MOSFET的方法的截面示意圖。
[0034]圖12是用于說明制造MOSFET的方法的截面示意圖。
[0035]圖13是用于說明制造MOSFET的方法的截面示意圖。
[0036]圖14是示意性示出圖13中的第一金屬膜的結(jié)構(gòu)的放大圖。
[0037]圖15是用于說明制造MOSFET的方法的截面示意圖。

【具體實施方式】
[0038]下文參考【專利附圖】

【附圖說明】本發(fā)明的一個實施例。應(yīng)當注意在下述附圖中，相同或相應(yīng)的部分被給定相同的參考符號且不再贅述。
[0039]首先，下文說明了作為根據(jù)本實施例的半導(dǎo)體器件的MOSFET I的結(jié)構(gòu)。參考圖1，MOSFET I包括由碳化硅制成的襯底10、柵極絕緣膜20、柵電極30、層間絕緣膜40、緩沖層51、源電極52、源極布線60以及漏電極70。襯底10包括基礎(chǔ)襯底11以及半導(dǎo)體層12。在半導(dǎo)體層12中，形成漂移區(qū)13、體區(qū)14、源極區(qū)15以及接觸區(qū)16。而且，在MOSFET I中，接觸孔80被形成為離開柵電極30以便延伸穿過柵極絕緣膜20以及層間絕緣膜40并暴露襯底10的主表面10A。
[0040]基礎(chǔ)襯底11包含諸如N(氮)的η型雜質(zhì)且因此具有η型導(dǎo)電性(第一導(dǎo)電類型)。漂移區(qū)13是形成在基礎(chǔ)襯底11的主表面IlA上的外延生長層。與基礎(chǔ)襯底11相同，漂移區(qū)13包含諸如N(氮)的η型雜質(zhì)，并且因此具有η型導(dǎo)電性。漂移區(qū)13中的雜質(zhì)濃度低于基礎(chǔ)襯底11中的雜質(zhì)濃度。
[0041]體區(qū)14包括襯底10的主表面10Α，并且形成為在半導(dǎo)體層12中彼此隔離。體區(qū)14中的每一個都包含諸如Al (鋁)或B(硼)的P型雜質(zhì)，并且因此具有P型導(dǎo)電性(第二導(dǎo)電類型)。
[0042]源極區(qū)15包括主表面10Α，并且被形成在體區(qū)14中使得被體區(qū)14圍繞。源極區(qū)15中的每一個都包含諸如P (磷)的η型雜質(zhì)，并且因此具有與基礎(chǔ)襯底11和漂移區(qū)13相同的η型導(dǎo)電性。而且，源極區(qū)15中的η型雜質(zhì)的濃度高于漂移區(qū)13中的η型雜質(zhì)的濃度。
[0043]與源極區(qū)15相同，接觸區(qū)16包括主表面10Α，被體區(qū)14圍繞，并且分別形成在體區(qū)14中以便相鄰于源極區(qū)15。與體區(qū)14相同，接觸區(qū)16中的每一個都包含諸如Al(鋁)或B (硼)的P型雜質(zhì)，并且因此具有P型導(dǎo)電性。接觸區(qū)16中的雜質(zhì)濃度高于體區(qū)14中的雜質(zhì)濃度。
[0044]柵極絕緣膜20中的每一個例如都由S12 ( 二氧化硅)制成，并且被形成為設(shè)置在主表面1A上并與其接觸，并且從一個源極區(qū)15的上表面延伸至另一源極區(qū)15的上表面。
[0045]柵電極30的每一個被設(shè)置在柵極絕緣膜20上并與其接觸，并且形成為從在一個源極區(qū)15上方的部分延伸至在另一源極區(qū)15上方的部分。柵電極30例如由諸如具有其中添加了雜質(zhì)的多晶硅的導(dǎo)體制成。
[0046]層間絕緣膜40例如由S12(二氧化硅)制成，并且形成在柵極絕緣膜20上以圍繞柵電極30。接觸孔80中的每一個都具有側(cè)壁表面80A以及底表面80B，并且形成為延伸穿過層間絕緣膜40以及柵極絕緣膜20。而且，如圖1中所示，接觸孔80的側(cè)壁表面80A中的每一個都由層間絕緣膜40和柵極絕緣膜20構(gòu)成，并且其底表面80B對應(yīng)于源極區(qū)15和接觸區(qū)16的上表面。
[0047]在接觸孔80中，緩沖膜51形成在側(cè)壁表面80A上并與其接觸。緩沖膜51是包含Ti和N且不包含Al的膜。例如，緩沖膜51可以是由TiN制成的膜。替代地，緩沖膜51可以是由TiW制成的膜或由TaN制成的膜。
[0048]源電極52形成在緩沖膜51以及通過形成接觸孔80而暴露的襯底10的主表面1A上并與它們接觸。而且，源電極52是包含T1、Al和Si的膜，例如由TiAlSi合金制成。
[0049]漏電極70形成在基礎(chǔ)襯底11的與其主表面IlA相反的主表面IlB上。與源電極52相同，漏電極70例如由TiAlSi合金制成，并且電連接至基礎(chǔ)襯底11。
[0050]源極布線60形成為覆蓋源電極52以及層間絕緣膜40。源極布線60由諸如Al (鋁)的金屬制成，并且經(jīng)由源電極52電連接至源極區(qū)15。
[0051]下文說明作為根據(jù)本實施例的半導(dǎo)體器件的MOSFET I的操作。參考圖1，當電壓施加在源電極52和漏電極70之間而施加至柵電極30的電壓低于閾值電壓，即其處于截止狀態(tài)時，形成在體區(qū)14和漂移區(qū)13之間的pn結(jié)反向偏置。因此，MOSFET I處于非導(dǎo)通狀態(tài)。同時，當柵電極30被饋送以等于或高于閾值電壓的電壓時，在體區(qū)14中形成反型層。因此，源極區(qū)15和漂移區(qū)13彼此電連接，由此電流在源電極52和漏電極70之間流動。MOSFET I以上述方式操作。
[0052]如上所述，在根據(jù)本實施例的MOSFET I中，源電極52形成在形成為與延伸穿過層間絕緣膜40的接觸孔80的側(cè)壁表面80A接觸的緩沖層51上并與其接觸，由此改善源電極52和層間絕緣膜40之間的粘附性。因此，根據(jù)本實施例的MOSFET I是能通過改善作為包含鋁的電極的源電極52和層間絕緣膜40之間的粘附性而實現(xiàn)穩(wěn)定的特性的半導(dǎo)體器件。
[0053]而且，在MOSFET I中，如上所述，緩沖膜51可以由TiN制成。以此方式，可以進一步改善源電極52和層間絕緣膜40之間的粘附性。
[0054]而且，在MOSFET I中，緩沖膜51可以具有不小于0.025 μ m且不大于0.15 μ m的厚度。因此，緩沖膜51的厚度可以被設(shè)定為落入改善源電極52和層間絕緣膜40之間的粘附性所需要的范圍內(nèi)。
[0055]下文參考圖1至圖15說明制造本發(fā)明的一個實施例中的半導(dǎo)體器件的方法。在制造本實施例中的半導(dǎo)體器件的方法中，制造用作根據(jù)本實施例的半導(dǎo)體器件的MOSFET I。參考圖2，首先執(zhí)行襯底制備步驟(SlO)。在本步驟(SlO)中，執(zhí)行下述步驟(Sll)至(S14)來制備由碳化娃制成的襯底10。
[0056]首先，作為步驟(Sll)，執(zhí)行基礎(chǔ)襯底制備步驟。在本步驟(Sll)中，參考圖5，例如將由4H-SiC制成的晶錠(未示出)切割以制備具有η型導(dǎo)電性的基礎(chǔ)襯底11。
[0057]隨后，作為步驟(S12)，執(zhí)行外延生長層形成步驟。在本步驟(S12)中，參考圖5，通過在基礎(chǔ)襯底11的主表面IlA上的外延生長形成具有η型導(dǎo)電性的半導(dǎo)體層12。
[0058]隨后，作為步驟(S13)，執(zhí)行離子注入步驟。在本步驟(S13)中，參考圖6，例如首先將Al離子注入包括襯底10的主表面1A的區(qū)域中，由此在半導(dǎo)體層12中形成P型導(dǎo)電性的體區(qū)14。隨后，例如，將P離子注入以比已經(jīng)注入Al離子的深度淺的深度注入體區(qū)14中的每一個中，由此形成η型導(dǎo)電性的源極區(qū)15。隨后，例如，將Al離子進一步注入體區(qū)14中，由此形成相鄰于源極區(qū)15的接觸區(qū)16，其具有與源極區(qū)15相同的深度并具有P型導(dǎo)電性。而且，在半導(dǎo)體層12中，其中沒有形成體區(qū)14、源極區(qū)15以及接觸區(qū)16的區(qū)域用作漂移區(qū)13。
[0059]隨后，作為步驟(S14)，執(zhí)行活化退火步驟。在本步驟(S14)中，通過加熱襯底10，活化步驟(S13)中注入的雜質(zhì)。因此，在具有其中注入了雜質(zhì)的區(qū)域中產(chǎn)生所需載流子。以此方式，通過執(zhí)行步驟(Sll)至(S14)，制備了其中通過雜質(zhì)的注入而形成有源區(qū)的襯底10。
[0060]隨后，作為步驟(S20)，執(zhí)行柵極絕緣膜形成步驟。在本步驟(S20)中，參考圖7，例如，通過在包含氧的氣氛下加熱襯底10，由S12(二氧化硅)制成的柵極絕緣膜20形成為覆蓋襯底10的主表面1A0
[0061]隨后，作為步驟(S30)，執(zhí)行柵電極形成步驟。在本步驟(S30)中，參考圖8，例如，采用LPCVD (低壓化學氣相沉積)方法在柵極絕緣膜20上形成由包含雜質(zhì)的多晶硅制成的柵電極30。
[0062]隨后，作為步驟(S40)，執(zhí)行層間絕緣膜形成步驟。在本步驟(S40)中，參考圖9，例如，采用P (等離子體)-CVD方法在柵極絕緣膜20上形成由S12 (二氧化硅)制成的層間絕緣膜40，使得層間絕緣膜40和柵極絕緣膜20圍繞柵電極30。
[0063]隨后，作為步驟(S50)，執(zhí)行接觸孔形成步驟。在本步驟(S50)中，參考圖10，接觸孔80形成為具有側(cè)壁表面80Α以及底表面80Β并暴露襯底10的主表面1A0具體而言，例如，采用諸如RLE(反應(yīng)離子蝕刻)的蝕刻方法以蝕刻穿過層間絕緣膜40和柵極絕緣膜20，由此形成暴露襯底10的主表面1A (源極區(qū)15和接觸區(qū)16的上表面)的接觸孔80。而且，在本步驟(S50)中，離開柵電極30形成接觸孔80。因此，如圖10中所示，保持柵電極30由柵極絕緣膜20和層間絕緣膜40圍繞。
[0064]隨后，作為步驟(S60)，執(zhí)行緩沖膜形成步驟。在本步驟(S60)中，參考圖11，例如，執(zhí)行濺射以在接觸孔80的側(cè)壁表面80A和底表面80B以及層間絕緣膜40的上表面上并與它們接觸地形成緩沖層51。在本步驟(S60)中，例如，由TiN制成的膜可以形成為包含Ti和N且不包含Al的緩沖膜51。替代地，與緩沖膜51相同，可以形成由TiW制成的膜或由TaN制成的膜。而且，在本步驟(S60)中，緩沖膜51可以被形成為具有不小于0.025μπι且不大于0.15 μ m的厚度。
[0065]隨后，作為步驟(S70)，執(zhí)行蝕刻步驟。在本步驟(S70)中，如圖12中的箭頭所示，從襯底10的主表面1A —側(cè)執(zhí)行干蝕刻，由此從層間絕緣膜40的上表面以及接觸孔80的底表面80B移除緩沖膜51，同時在接觸孔80的側(cè)壁表面80A上保留緩沖膜51。
[0066]隨后，作為步驟(S80)，執(zhí)行歐姆電極形成步驟。在本步驟(S80)中，參考圖3和圖4，執(zhí)行下述步驟(S81)至(S84)以在緩沖層51和通過形成接觸孔80而暴露的襯底10的主表面1A上并與其接觸地形成包含T1、Al和Si的源電極52，并且在基礎(chǔ)襯底11的主表面IlB上與其接觸地形成漏電極70，其例如由與源電極52相同的材料制成。
[0067]首先，作為步驟(S81)，執(zhí)行第一金屬膜形成步驟。在本步驟(S81)中，參考圖13和圖14，例如，執(zhí)行濺射以形成第一金屬膜52d，其構(gòu)造為包括依次堆疊的第一金屬層52a、第二金屬層52b以及第三金屬層52c。第一金屬層52a包含Ti。第二金屬層52b位于第一金屬層52a上并與其接觸并且包含Al。第三金屬層52c位于第二金屬層52b上并與其接觸并且包含Si。如上所述，雖然第一金屬膜52d可以通過在本步驟(S81)中形成依次堆疊的第一至第三金屬層52a至52c來形成，但是本發(fā)明不限于此。例如，其中混合了 T1、Al和Si的第一金屬膜52d可以通過同時濺射T1、Al和Si來形成。
[0068]隨后，作為步驟(S82)，執(zhí)行蝕刻步驟。在本步驟(S82)中，在接觸孔80附近設(shè)置掩膜(未示出)，并且隨后如圖15中的箭頭所示，從襯底10的主表面1A —側(cè)執(zhí)行干蝕刻，由此主要從層間絕緣膜40的上表面移除第一金屬膜52d。因此，保留位于緩沖膜51以及接觸孔80的底表面80B上并與它們接觸的第一金屬膜52d。
[0069]隨后，作為步驟(S83)，執(zhí)行第二金屬膜形成步驟。在本步驟(S83)中，參考圖15，與第一金屬膜52d相同，例如借助在基礎(chǔ)襯底11的主表面IlB上的濺射來形成其中依次堆疊了 T1、Al和Si層或其中混合了 T1、Al和Si的第二金屬膜70a。
[0070]隨后，作為步驟(S84)，執(zhí)行合金化退火步驟。在本步驟(S84)中，參考圖1，加熱在步驟(S81)和(S83)中形成的第一和第二金屬膜52d、70a。因此，合金化構(gòu)成第一和第二金屬膜52d、70a的T1、Al和Si，由此形成每個都由TiAlSi合金制成并與襯底10形成歐姆接觸的源電極52和漏電極70。在步驟(S80)中，通過由此執(zhí)行步驟(S81)、(S82)和(S84)，形成了源電極52 (參見圖3)。通過執(zhí)行步驟(S83)和(S84)，形成漏電極70(參見圖4)。
[0071]隨后，作為步驟(S90)，執(zhí)行引線形成步驟。在本步驟(S90)中，參考圖1，例如，采用沉積方法在源電極50上并且與其接觸地形成源極布線60，其由諸如Al的導(dǎo)體制成。通過執(zhí)行步驟(SlO)至(S90)，制成MOSFET 1，由此完成本實施例中的制造半導(dǎo)體器件的方法。
[0072]如上所述，在本實施例中的制造半導(dǎo)體器件的方法中，在延伸穿過層間絕緣膜40的接觸孔80的側(cè)壁表面80A上并與其接觸地形成包含Ti和N的緩沖膜51，并且隨后在緩沖膜51上并與其接觸地形成包含T1、Al和Si的源電極52。因此，在本實施例中的制造半導(dǎo)體器件的方法中，可以通過在形成源電極52之前預(yù)先形成包含Ti和N的緩沖膜51來改善源電極52和層間絕緣膜40之間的粘附性。因此，根據(jù)本實施例中的制造半導(dǎo)體器件的方法，可以制造用作根據(jù)本實施例的半導(dǎo)體器件的MOSFET 1，其通過改善作為包含鋁的電極的源電極52和層間絕緣膜40之間的粘附性而實現(xiàn)穩(wěn)定的特性。
[0073]而且，在本實施例中，在IGBT的情況下，例如與上述源電極52相同，發(fā)射極電極可以被用作具有供應(yīng)載流子功能的電極。
[0074]本文公開的實施例是在任意方面都是說明性而非限制性的。本發(fā)明的范圍由權(quán)利要求項限定，而不是由上述實施例限定，并且旨在涵蓋處于等效于權(quán)利要求項的范圍和含義中的任意變型。
[0075]工業(yè)適用性
[0076]本發(fā)明中的半導(dǎo)體器件和制造半導(dǎo)體器件的方法可以特別有利地應(yīng)用于需要通過改善包含鋁的電極和層間絕緣膜之間的粘附性而實現(xiàn)穩(wěn)定的特性的半導(dǎo)體器件，以及制造這種半導(dǎo)體器件的方法。
[0077]參考符號列表
[0078]I =MOSFET ；10:襯底；11:基礎(chǔ)襯底；10A, 11A，11B:主表面；12:半導(dǎo)體層；13:漂移層；14:體區(qū)；15:源極區(qū)；16:接觸區(qū)；20:柵極絕緣膜；30:柵電極；40:層間絕緣膜；51:緩沖膜；52:源電極；52a:第一金屬層；52b:第二金屬層；52c:第三金屬層；52d:第一金屬膜；60:源極布線；70:漏電極；70a:第二金屬膜；80:接觸孔；80A:側(cè)壁表面；80B:底表面。
【權(quán)利要求】
1.一種半導(dǎo)體器件，包括: 襯底，所述襯底由碳化娃制成； 柵極絕緣膜，所述柵極絕緣膜形成在所述襯底的表面上； 柵電極，所述柵電極形成在所述柵極絕緣膜上； 層間絕緣膜，所述層間絕緣膜形成在所述柵極絕緣膜上以圍繞所述柵電極； 緩沖膜，所述緩沖膜包含Ti和N并且不包含Al ;以及 源電極，所述源電極包含T1、Al和Si， 接觸孔被形成為離開所述柵電極以便延伸穿過所述層間絕緣膜并且暴露所述襯底的所述表面， 所述緩沖膜被形成在所述接觸孔的側(cè)壁表面上并且與所述接觸孔的所述側(cè)壁表面接觸， 所述源電極被形成在所述緩沖膜和通過形成所述接觸孔而暴露的所述襯底的所述表面上，并且與所述緩沖膜和通過形成所述接觸孔而暴露的所述襯底的所述表面接觸。
2.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件，其中，所述緩沖膜由TiN制成。
3.根據(jù)權(quán)利要求1或2所述的半導(dǎo)體器件，其中，所述緩沖膜具有不小于0.025 μ m且不大于0.15 μ m的厚度。
4.一種制造半導(dǎo)體器件的方法，包括以下步驟: 制備由碳化娃制成的襯底； 在所述襯底的表面上形成柵極絕緣膜； 在所述柵極絕緣膜上形成柵電極； 在所述柵極絕緣膜上形成層間絕緣膜以圍繞所述柵電極； 離開所述柵電極形成接觸孔以便延伸穿過所述層間絕緣膜并且暴露所述襯底的所述表面； 在所述接觸孔的側(cè)壁表面上并且與所述接觸孔的所述側(cè)壁表面接觸地形成緩沖膜，所述緩沖膜包含Ti和N并且不包含Al ；以及 在所述緩沖膜和通過形成所述接觸孔而暴露的所述襯底的所述表面上并且與所述緩沖膜和通過形成所述接觸孔而暴露的所述襯底的所述表面接觸地形成源電極，所述源電極包含T1、Al以及Si。
5.根據(jù)權(quán)利要求4所述的制造半導(dǎo)體器件的方法，其中，形成所述源電極的步驟包括以下步驟: 形成金屬膜，在所述金屬膜中依次堆疊第一金屬層、第二金屬層以及第三金屬層，所述第一金屬層包含Ti,所述第二金屬層被形成在所述第一金屬層上并且與所述第一金屬層接觸，并且所述第二金屬層包含Al，所述第三金屬層被形成在所述第二金屬層上并且與所述第二金屬層接觸，并且所述第三金屬層包含Si ;以及通過加熱所述金屬膜形成所述源電極。
6.根據(jù)權(quán)利要求4所述的制造半導(dǎo)體器件的方法，其中，形成所述源電極的步驟包括以下步驟: 形成金屬膜，在所述金屬膜中混合T1、Al和Si ;以及 通過加熱所述金屬膜形成所述源電極。
7.根據(jù)權(quán)利要求4至6中的任一項所述的制造半導(dǎo)體器件的方法，其中，在形成所述緩沖膜的步驟中形成的所述緩沖膜由TiN制成。
8.根據(jù)權(quán)利要求4至7中的任一項所述的制造半導(dǎo)體器件的方法，其中，在形成所述緩沖膜的步驟中形成的所述緩沖膜具有不小于0.025 μ m且不大于0.15 μ m的厚度。
【文檔編號】H01L29/12GK104170093SQ201380015255
【公開日】2014年11月26日 申請日期:2013年3月29日 優(yōu)先權(quán)日:2012年5月7日
【發(fā)明者】堀井拓, 木村真二, 木本美津男 申請人:住友電氣工業(yè)株式會社