專利名稱：低電容超深溝槽瞬變電壓抑制二極管結構的制作方法
技術領域：
本發(fā)明涉及半導體技術領域，特別涉及一種低電容超深溝槽瞬變電壓抑制(Transient Voltage Suppressors, TVS) 二極管結構。
背景技術：
集成電路線寬尺寸的不斷縮小要求電子器件的工作電壓不斷降低，同時也導致電路中以靜電放電(Electro-Static discharge, ESD)或其他形式存在的瞬態(tài)電壓更容易對電子器件造成破壞。TVS是一種基于二極管形式的保護器件，用來保護系統(tǒng)免于遭受各種形式的瞬態(tài)高壓的沖擊，其工作原理如圖1所示，TVS 10在線路板上與被保護電路11并聯(lián)。在正常工作條件下，TVS 10在被保護電路11上呈現(xiàn)高阻抗狀態(tài)。當ESD或其他形式的浪涌沖擊下，TVS 10能實時導通，為產(chǎn)生的瞬態(tài)高電流提供一個低阻抗通路，使瞬態(tài)電流與能量通過并聯(lián)的TVS 11被引開，從而起到對電子器件的保護作用?，F(xiàn)有的TVS器件大多是圖2所示的一個平面二極管或圖3中簡單的溝槽二極管結構。如圖2所示，平面二極管包括依次疊加設置的Al/Cu金屬層21、層間絕緣層22、N型摻雜外延層23、及P型摻雜硅襯底24。平面TVS 二極管流過器件的瞬態(tài)電流和結面積成正比。因此，為了達到高靜電保護能力，器件的尺寸需要變大。然而二極管結面積的增加會導致器件整體電容的增加，使器件對信號的響應速度降低，從而無法在高速高頻數(shù)據(jù)線上應用。如圖3所示，簡單的溝槽TVS 二極管包括依次疊加設置的Al/Cu金屬層31、層間絕緣層32、及P型摻雜硅襯底34。通過在P型摻雜硅襯底34上的刻蝕出溝槽進行N型摻雜溝槽填充33，使得N型摻雜溝槽填充(33)的周邊與P型摻雜硅襯底34形成立體的PN結，通過對溝槽的深度和密度的調(diào)節(jié)來增加其結面積，從而提高其靜電保護能力。同平面結構相t匕，溝槽TVS結構能將TVS做得相對較小。然而由于其結構運用的重摻雜的P型硅襯底34和N型多晶硅(poly-Si)33溝槽填充，PN結的結電容難以降低。而通過增加縱向結面積來提高靜電保護能力也因此增加了結電容，進一步降低了器件對信號的響應速度。當今電子設備的接口(I/O)的趨勢是設計變得更復雜、尺寸變得更小、數(shù)據(jù)傳輸速度越來越高。這種趨勢要求TVS器件的電容越來越低，尺寸越做越小。這就使傳統(tǒng)的平面TVS和溝槽TVS器件在現(xiàn)代高端電子設備的接口上的應用出現(xiàn)問題。能否在保持高靜電保護能力的前提下將器件的尺寸做得最小、電容做得最低變得至關重要。

發(fā)明內(nèi)容
本發(fā)明主要解決的技術問題是提供一種小尺寸、低電容超深溝槽TVS 二極管結構。為解決上述技術問題，本發(fā)明采用的一個技術方案是:提供一種低電容超深溝槽瞬態(tài)電壓抑制二極管結構，其包括一個瞬態(tài)電壓抑制器二極管PN結及一個低電容PN結，該低電容超深溝槽瞬態(tài)電壓抑制二極管結構包括依次堆疊設置的重摻雜P型襯底、重摻雜N型外延層、輕摻雜N型外延層、二氧化硅層、層間絕緣層，及Al/Cu金屬層；在重摻雜P型襯底、重摻雜N型外延層、輕摻雜N型外延層、二氧化硅層堆疊之后的多層結構上刻蝕有一系列密排的深度為大于IOym的超深溝槽，該超深溝槽穿過所述輕摻雜N型外延層和重摻雜N型外延層進入P型摻雜襯底；所述超深溝槽內(nèi)填充有N型摻雜多晶硅，進一步高溫推進N型摻雜多晶硅，所述密排的超深溝槽填充的N型摻雜多晶硅的側壁和底部與重摻雜P型襯底形成所述立體結構的瞬態(tài)電壓抑制器二極管PN結；該輕摻雜N型外延層上有P型區(qū)域注入，該P型區(qū)域注入與該輕摻雜N型外延層形成所述低電容PN結；該層間絕緣層沉積在N型摻雜多晶硅和二氧化硅層上，該Al/Cu金屬層進一步沉積在該層間絕緣層上，通過刻蝕出的接觸孔分別連接到N型摻雜多晶硅和P型摻雜區(qū)域注入。在本發(fā)明一個較佳實施例中，所述超深溝槽的深度大于10 μ m，高寬比在10:1和30:1之間。在本發(fā)明一個較佳實施例中，所述重摻雜P型襯底上生長5-15 μ m的重摻雜N型外延層。在本發(fā)明一個較佳實施例中，所述重摻雜N型外延層的電阻率為5-50 Ω.cm。在本發(fā)明一個較佳實施例中，所述重摻雜N型外延層上生長10-30 μ m的近本征輕摻雜N型外延層。在本發(fā)明一個較佳實施例中，所述輕摻雜N型外延層的電阻率為100-800 Ω.οπ ο在本發(fā)明一個較佳實施例中，所述低電容PN結的結電容的大小與輕摻雜N型外延層的摻雜濃度的高低成正比。本發(fā)明的有益效果是:本發(fā)明利用超深溝槽的設計，實現(xiàn)在電性能上的高靜電保護能力和低電容；利用一個立體結構的TVS 二極管PN結在減小器件的尺寸的同時，大幅度增加了 TVS 二極管的結面積和靜電保護能力。另外，通過P型區(qū)域注入和輕摻雜N型外延層形成的PN結具有很低的結電容(juncti`on capacitance)。通過所述立體結構的TVS 二極管PN結與所述低電容PN結串聯(lián)，因此，該結構具有超低的電容，該結構超低的電容大大提高了 TVS器件對信號的響應速度，使其在保護高頻數(shù)據(jù)接口(例如USB3.0、HTMI1.4)電路上的應用成為可能。同時，該結構具有很高的抗高浪涌電流能力。本發(fā)明的另外一個優(yōu)勢是能將器件尺寸減小，在當今的電子設備超薄小型化的趨勢下變得越來越重要。


圖1是TVS 二極管的工作示意圖。圖2是現(xiàn)有技術中平面二極管結構示意圖。圖3是現(xiàn)有技術中的溝槽二極管結構示意圖。圖4是本發(fā)明低電容超深溝槽TVS 二極管結構一較佳實施例的立體結構示意圖。圖5是圖4所示的低電容超深溝槽TVS 二極管結構的等效電路圖。
具體實施例方式下面結合附圖對本發(fā)明的較佳實施例進行詳細闡述，以使本發(fā)明的優(yōu)點和特征能更易于被本領域技術人員理解，從而對本發(fā)明的保護范圍做出更為清楚明確的界定。本發(fā)明是使用一種創(chuàng)新的超深溝槽(大于10 μ m)、N型摻雜多晶硅(poly-Si)填充和近本征輕摻雜N型外延(near intrinsic N-Epi)結構來制造小尺寸、低電容TVS 二極管器件。請參閱圖4,圖4是低電容超深溝槽TVS 二極管結構的結構示意圖。所述低電容超深溝槽TVS 二極管結構包括依次堆疊設置的重摻雜P型襯底41、重摻雜N型外延層42、輕摻雜N型外延層43、二氧化娃(SiO2)層44、層間絕緣層(interlayer dielectrics, ILD)45、及Al/Cu金屬層46。具體而言,是在重摻雜P型襯底41上生長5-15 μ m的重摻雜N型外延層42,該重摻雜N型外延層42的電阻率為5-50 Ω.cm。在重摻雜N型外延層42上生長10_30um的近本征輕摻雜N型外延層43,該近本征輕摻雜N型外延層43的電阻率為100-800 Ω.cm。在輕摻雜N型外延層43上進行P型區(qū)域注入49。在輕摻雜N型外延層43上沉積二氧化硅(SiO2)層44。在重摻雜P型襯底41、重摻雜N型外延層42、輕摻雜N型外延層43、二氧化硅(SiO2)層44堆疊之后的多層結構上，刻蝕有一系列密排的深度為大于10 μ m的超深溝槽(圖未標)，該超深溝槽的高寬比(aspect ratio)為1(Γ30:1的超深溝槽,該超深溝槽穿過兩層N型外延層42、43，進入P型襯底41。超深溝槽內(nèi)填充有N型摻雜多晶硅47，進一步高溫推進N型摻雜多晶硅形成擴散PN結48。在N型摻雜多晶硅47和二氧化硅層44上沉積層間絕緣層45，A1/Cu金屬層46進一步沉積在層間絕緣層45上，通過刻蝕出的接觸孔分別連接到摻雜N型摻雜多晶硅47和P型摻雜區(qū)域注入49。上述密排的超深溝槽填充的N型摻雜多晶硅47的側壁和底部與重摻雜P型襯底41形成一個立體結構 的TVS 二極管PN結，此外，上述的P型區(qū)域注入49和輕摻雜N型外延層43形成一個低電容PN結。該發(fā)明利用一系列密排的超深溝槽填充的N型摻雜多晶硅47的側壁和底部與重摻雜P型襯底41形成一個立體結構的TVS 二極管PN結，從而在減小器件的尺寸的同時，大幅度增加了 TVS 二極管的結面積和靜電保護能力。另外，通過P型區(qū)域注入49和輕摻雜N型外延層43形成的PN結具有極低的結電容(junction capacitance)。結電容Cjtl可以通過以下公式計算:
權利要求
1.一種低電容超深溝槽瞬態(tài)電壓抑制二極管結構，其特征在于，其包括一個TVS PN結及一個低電容PN結，該低電容超深溝槽瞬態(tài)電壓抑制二極管結構包括依次堆疊設置的重摻雜P型襯底(41)、重摻雜N型外延層(42)、輕摻雜N型外延層(43)、二氧化硅層(44)、層間絕緣層(45 )，及Al/Cu金屬層(46 );在重摻雜P型襯底(41)、重摻雜N型外延層(42 )、輕摻雜N型外延層(43)、二氧化硅層(44)堆疊之后的多層結構上刻蝕有一系列密排的深度為大于10 μ m的超深溝槽，該超深溝槽穿過所述輕摻雜N型外延層(43)和重摻雜N型外延層(42 )進入P型襯底(41);所述超深溝槽內(nèi)填充有摻雜N型多晶硅(47 )，進一步高溫推進N型多晶硅，所述密排的超深溝槽填充的摻雜N型多晶硅(47)的側壁和底部與重摻雜P型襯底(41)形成所述立體結構的TVS PN結；該輕摻雜N型外延層(43)上有P型區(qū)域注入(49)，該P型區(qū)域注入(49)與該輕摻雜N型外延層(43)形成所述低電容PN結；該層間絕緣層(45)沉積在摻雜N型多晶硅(47)和二氧化硅層(44)上，該Al/Cu金屬層(46)進一步沉積在該層間絕緣層(45)上，通過刻蝕出的接觸孔分別連接到摻雜N型多晶硅(47)和P型摻雜區(qū)域注入(49)。
2.根據(jù)權利要求1所述的低電容超深溝槽瞬態(tài)電壓抑制二極管結構，其特征在于:所述超深溝槽的深度大于10 μ m，高寬比在10:1和30:1之間。
3.根據(jù)權利要求1所述的低電容超深溝槽瞬態(tài)電壓抑制二極管結構，其特征在于:所述重摻雜P型襯底(41)上生長5-15 μ m的重摻雜N型外延層(42)。
4.根據(jù)權利要求3所述的低電容超深溝槽瞬態(tài)電壓抑制二極管結構，其特征在于:所述重摻雜N型外延層(42)的電阻率為5-50 Ω.cm0
5.根據(jù)權利要求1所述的低電容超深溝槽瞬態(tài)電壓抑制二極管結構，其特征在于:所述重摻雜N型外延層(42)上生長10-30 μ m的近本征輕摻雜N型外延層(43)。
6.根據(jù)權利要求5所述的低電容超深溝槽瞬態(tài)電壓抑制二極管結構，其特征在于:所述輕摻雜N型外延層(43)的電阻率為100-800 Ω.cm0
7.根據(jù)權利要求1所述的低電容超深溝槽瞬態(tài)電壓抑制二極管結構，其特征在于:所述低電容PN結的結電容的大小與輕摻雜N型外延層(43)的摻雜濃度的高低成正比。
全文摘要
本發(fā)明公開了一種低電容超深溝槽瞬態(tài)電壓抑制二極管結構，其包括一TVSPN結及一低電容PN結，重摻雜P型襯底(41)、重摻雜N型外延層(42)、輕摻雜N型外延層(43)、二氧化硅層(44)堆疊之后的多層結構上刻蝕有一系列密排的深度大于10μm的超深溝槽，該超深溝槽穿過輕摻雜N型外延層(43)和重摻雜N型外延層(42)進入P型襯底(41)；所述超深溝槽內(nèi)填充摻雜N型多晶硅(47)，進一步高溫推進N型多晶硅，所述密排的超深溝槽填充的摻雜N型多晶硅(47)的側壁和底部與重摻雜P型襯底(41)形成所述立體結構的TVSPN結；該輕摻雜N型外延層(43)上有P型區(qū)域注入(49)，該P型區(qū)域注入(49)與該輕摻雜N型外延層(43)形成所述低電容PN結。
文檔編號H01L29/06GK103208530SQ20131007548
公開日2013年7月17日 申請日期2013年3月11日 優(yōu)先權日2013年3月11日
發(fā)明者朱偉東, 吳昊, 趙泊然 申請人:江蘇應能微電子有限公司