一種抗單粒子瞬變的加固電荷泵結(jié)構(gòu)的制作方法
【技術(shù)領(lǐng)域】
[0001 ] 本發(fā)明主要涉及抗福射集成電路領(lǐng)域中抗單粒子瞬變(Single-EventTransient，SET效應(yīng))的電荷泵電路(Charge Pump Circuit)，尤其是涉及一種抗單粒子瞬變的加固電荷泵結(jié)構(gòu)，即對SET效應(yīng)具備低敏感性的加固電荷泵結(jié)構(gòu)。
【背景技術(shù)】
[0002]應(yīng)用于航天、航空的電子系統(tǒng)很容易受到輻射效應(yīng)的影響，而導(dǎo)致系統(tǒng)失效。輻射環(huán)境下工作的電子系統(tǒng)，主要考慮的輻射效應(yīng)有單粒子效應(yīng)SEE(Single-Event Effect)和總劑量效應(yīng)TID (Total 1nizing Dose)兩種。隨著工藝的不斷縮小，總劑量效應(yīng)對芯片的影響在逐漸減小，相反單粒子效應(yīng)對航天設(shè)備中電子器件的影響卻日益加劇。相比數(shù)字電路而言，模擬電路及數(shù)模混合電路對輻射效應(yīng)更加敏感，且抗SET效應(yīng)加固設(shè)計更加困難。因此，高性能模擬及數(shù)模混合電路已成為輻射效應(yīng)研宄的重點和難點。
[0003]SET效應(yīng)通常是由宇宙射線、太陽粒子事件、超鈾材料自然衰變或者是核武器爆炸所產(chǎn)生的高能粒子轟擊電路所導(dǎo)致電路功能突變的現(xiàn)象。半導(dǎo)體器件在受到單粒子轟擊后，高能粒子的能量沉積會導(dǎo)致粒子的碰撞電離，在濃度梯度和電場的作用下電離出的電荷被收集和輸運，導(dǎo)致電路結(jié)點出現(xiàn)電流和電壓瞬時突變。
[0004]鎖相環(huán)(PLL，Phase-Locked Loop)廣泛應(yīng)用于數(shù)據(jù)時鐘恢復(fù)、微處理器的時鐘發(fā)生器和頻率合成器等領(lǐng)域，其通用的結(jié)構(gòu)如圖1所示。工作原理如下:壓控振蕩器(VC0，Voltage Controlled Oscillator)的輸出時鐘經(jīng)過分頻器(DIV，Divider)進行分頻，產(chǎn)生的低頻信號與晶振電路產(chǎn)生的一個高穩(wěn)定參考時鐘信號進入鑒頻鑒相器(PFDPhaseFrequency detector)進行比較，PFD鑒別二者的相位差，并將其轉(zhuǎn)化為關(guān)于時間的脈沖控制信號，根據(jù)經(jīng)過DIV分頻的VCO輸出時鐘是超前還是滯后于晶振產(chǎn)生的參考時鐘頻率，來控制電荷泵(CP，Charge Pump)給低通濾波器(LPF，Low Pass Filter)的電容Cl放電或者充電相應(yīng)的時間，放電或者充電的結(jié)果導(dǎo)致Vc電壓的降低或者升高，Vc電壓通過VCO偏置電路的調(diào)整，產(chǎn)生vbp和vbn，這兩個信號控制VCO延遲單元的負(fù)載和尾電流源，從而控制它的振蕩頻率降低或者升高，最后通過差分轉(zhuǎn)單端電路將VCO延遲單元產(chǎn)生的差分信號轉(zhuǎn)換為單端輸出，這個單端輸出信號便是VCO的輸出時鐘信號，該信號便再次通過DIV分頻與晶振電路產(chǎn)生的參考時鐘通過PFD進行比較。如此反復(fù)，直到分頻后的信號與晶振電路產(chǎn)生的參考時鐘相位一致，便完成了穩(wěn)定時鐘的產(chǎn)生，此時VCO的輸出便穩(wěn)定在需要的高質(zhì)量時鐘頻率上。工作在輻射環(huán)境下的PLL在SET效應(yīng)中會出現(xiàn)相位和頻率的偏移，嚴(yán)重時會導(dǎo)致整個電子系統(tǒng)停止工作，后果極其嚴(yán)重。
[0005]電荷泵CP作為PLL的核心部件對SET效應(yīng)非常敏感，CP在SET效應(yīng)中會產(chǎn)生大量的電荷對LPF中的電容Cl充放電，從而導(dǎo)致VCO的控制電壓出現(xiàn)大幅的波動。波動的VCO控制電壓則會對輸出頻率進行頻率調(diào)制，從而使PLL的輸出頻率產(chǎn)生大幅的變化，嚴(yán)重影響到電子系統(tǒng)的正常工作。
[0006]與本發(fā)明相關(guān)聯(lián)的技術(shù)記載于以下的文獻中:
[0007]具有抗SET 能力的電壓型電荷泵 VCP (Voltage Charge Pump)由 T.D.Loveless 在2006 年 12 月的 IEEE《A Hardened-by-Design Technique for RF Digital Phase-LockedLoops》，VOL.53，N0.6中提出的，其中VCP包括兩個簡單的三態(tài)傳輸門開關(guān)。
[0008]采用“自舉”結(jié)構(gòu)的電流型電荷泵CCP (Current Charge Pump)由M.G.Johnson在 1988 年 10 月的 IEEE《A variable Delay line PLL for CPU-coprocessorSynchronizat1n)), VOL.23，ppl218_1223中提出，其中電荷泵包括兩個電流源，四個選擇開關(guān)，一個單位增益放大器。
[0009]采用VCP結(jié)構(gòu)的PLL具有很強的抗SET能力，但對電源噪聲非常敏感，如圖2 (b)所示，電源噪聲將會通過電壓電流轉(zhuǎn)換直接反映在電荷泵的電流上，從而影響到充電的電荷量，導(dǎo)致壓控振蕩器的控制電壓出現(xiàn)一定的波動，該波動的存在將會對輸出頻率進行頻率調(diào)制，使VCO的輸出出現(xiàn)更大的抖動，嚴(yán)重限制高性能PLL的設(shè)計。相比VCP結(jié)構(gòu)的電荷泵而言，CCP結(jié)構(gòu)的電荷泵，如圖2(a)所示，它對電源噪聲的抑制能力就較強，因為電流源的電流是通過電流鏡鏡像產(chǎn)生的，它的大小基本不受電源電壓的影響，但是它的抗SET能力卻要遠(yuǎn)遠(yuǎn)弱于VCP結(jié)構(gòu)的電荷泵。因此，如何提高SET能力并降低對電源噪聲的敏感性是電荷泵設(shè)計中最具難度和挑戰(zhàn)性的問題。

【發(fā)明內(nèi)容】

[0010]本發(fā)明要解決的技術(shù)問題是提供一種抗SET能力強且對電源噪聲敏感性低的新結(jié)構(gòu)電荷泵。
[0011]本發(fā)明的技術(shù)方案是:本發(fā)明抗單粒子瞬變電荷泵電路由偏置電路、第一抗輻射加固電荷泵電流源開關(guān)支路、第二抗輻射加固電荷泵電流源開關(guān)支路、單位增益放大器、濾波器組成。
[0012]單位增益放大器采用單級的折疊共源共柵運放結(jié)構(gòu)，見畢查德.拉扎維《模擬CMOS集成電路設(shè)計》第九章，濾波器采用【背景技術(shù)】圖1中所示的低通濾波器LPF。本發(fā)明抗單粒子瞬變電荷泵電路有四個輸入端和一個輸出端。四個輸入端分別與鑒頻鑒相器PFD的輸出信號UP、N_UP、DN和N_DN相連；一個輸出信號端連接壓控振蕩器VC0，作為VCO的控制電壓Vc。
[0013]偏置電路如圖4所示，有一個輸入端和兩個輸出端，輸入端與壓控振蕩器偏置電路相連，接收從壓控振蕩器偏置電路傳來的信號vbn，兩個輸出端分別與第一抗福射加固電荷泵電流源開關(guān)支路和第二抗輻射加固電荷泵電流源開關(guān)支路相連，向第一抗輻射加固電荷泵電流源開關(guān)支路輸出信號bias_a，向第二抗輻射加固電荷泵電流源開關(guān)支路輸出信號bias_b，分別為第一抗輻射加固電荷泵電流源開關(guān)支路和第二抗輻射加固電荷泵電流源開關(guān)支路提供偏置。
[0014]偏置電路由兩級半邊復(fù)制電路組成，第一級半邊復(fù)制電路由三個PMOS管(即第一PMOS管，第二 PMOS管，第三PMOS管)和三個NMOS管(即第一 NMOS管，第二 NMOS管，第三NMOS管)組成。第一 PMOS管的柵極Pgl連接第一 PMOS管的漏極Pdl，并連接第二 PMOS管的柵極Pg2和第二 PMOS管的漏極Pd2、第一 NMOS管的漏極Ndl，并作為偏置電路的一個輸出端輸出信號bias_a ;第二 PMOS管的柵極Pg2連接第二 PMOS管的漏極Pd2，并連接第一PMOS管的柵極Pgl和第一 PMOS管的漏極Pdl、第一 NMOS管的漏極Ndl ;第三PMOS管的柵極Pg3連接第三NMOS管的柵極Ng3和第三NMOS管的漏極Nd3，漏極Pd3連接第一 NMOS管的柵極Ngl ;第一 NMOS管的柵極Ngl連接第三PMOS管的Pd3，漏極Ndl連接第一 PMOS管的漏極Pdl和柵極Pgl、第二 PMOS管的漏極Pd2和柵極Pg2 ;第二 NMOS管的柵極Ng2連接輸入信號vbn，漏極Nd2連接第一 NMOS管的源極Nsl ;第三NMOS管的柵極Ng3連接第三NMOS管的漏極Nd3、并連接第三PMOS管的柵極Pg3 ;第二 NMOS管的源極Ns2和第三NMOS管的源極Ns3均連接VSS ;第一 PMOS管的源極Psl、第二 PMOS管的源極連接Ps2和第三PMOS管的源極Ps3均連接VDD ；
[0015]第二級半邊復(fù)制電路由三個PMOS管(即第四PMOS管，第五PMOS管，第六PMOS管)和三個NMOS管(即第四NMOS管，第五NMOS管，第六NMOS管)組成。第四PMOS管的柵極Pg4連接第四PMOS管的漏極Pd4，連接第五PMOS管的柵極Pg5和漏極Pd5、第四NMOS管的漏極Nd4 ;第五PMOS管的柵極Pg5連接第五PMOS管的漏極Pd5，第四PMOS管的柵極Pg4和漏極Pd4、第四NMOS管的漏極Nd4 ;第六PMOS管的柵極Pg6連接第六NMOS管的柵極Ng6和漏極Nd6，漏極Pd6連接第四NMOS管的柵極Ng4 ;第四NMOS管的柵極Ng4連接第六PMOS管的漏極Pd6，源極Ns4連接第五NMOS管的漏極Nd5和柵極Ng5，并作為偏置電路的輸出端輸出電壓bias_b ;第五NMOS管的柵極Ng5連接第五NMOS管的漏極Nd5 ;第六NMOS管的柵極Ng6連接第六NMOS管的漏極Nd6，并連接第六PMOS管的柵極Pg6 ;第五NMOS管的源極Ns5和第六NMOS管的源極Ns6接VSS ;第四PMOS管的源極Ps4、第五PMOS管的源極Ps5和第六PMOS管的源極Ps6接VDD。偏置電路中所有PMOS管的襯底連接電源VDD，所有NMOS管的襯底接地VSS。
[0016]第一抗輻射加固電荷泵電流源開關(guān)支路和第二抗輻射加固電荷泵電流源開關(guān)支路均為電荷泵的主體支路。第一抗輻射加固電荷泵電流源開關(guān)支路和第二抗輻射加固電荷泵電流源開關(guān)支路通過單位增益放大器連接在一起，第二抗輻射加固電荷泵電流源開關(guān)支路的輸出端連接單位增益放大器的輸入端，第一抗輻射加固電荷泵電流源開關(guān)支路的輸出端連接單位增益放大器的輸出端。
[0017]第二抗輻射加固電荷泵電流源開關(guān)支路如圖5所示，有六個輸入端和三個輸出端，六個輸入端分別連接來自PFD的輸出信號UP、N_UP、DN、N_DN和偏置電路的輸出電壓bias_a、bias_b，三個輸出分別為BP、BN和Vc。第二抗輻射加固電荷泵電流源開關(guān)支路由四個PMOS管(即第七PMOS管，第八PMOS管，第九PMOS管和第十PMOS管)、四個NMOS管(即第七NMOS管，第八NMOS管，第九NMOS管和第十NMOS管)和兩個無源電阻(即第一電阻、第二電阻)組成，第二抗輻射加固電荷泵電流源開關(guān)支路所有PMOS管的襯底連接電源VDD，所有NMOS管的襯底接地VSS。第七PMOS管的柵極Pg7接收輸入電壓bias_a，漏極Pd7連接第八PMOS管的漏極Pd8和柵極Pg8，第九PMOS管的源極Ps9和第九NMOS管的漏極Nd9，并作為輸出端輸出BP電壓；第八PMOS管柵極Pg8連接第八PMOS管漏極Pd8，并連接第七PMOS