專利名稱：存儲器裝置、半導體器件和電子裝置的制作方法
技術領域：
本發(fā)明涉及存儲器裝置、包括存儲器裝置的半導體器件以及包括存儲器裝置的電子裝置。
背景技術：
包括在絕緣表面之上形成的半導體膜的晶體管是半導體器件的必不可少的半導體元件。由于在襯底的容許溫度極限方面對晶體管的制造存在限制，所以在有源層中包括能夠以較低溫度來沉積的非晶硅、能夠通過借助于激光束或催化元件的晶化來得到的多晶硅等的晶體管主要用于半導體顯示裝置。近年來，呈現(xiàn)半導體特性的稱作氧化物半導體的金屬氧化物作為具有通過多晶硅或微晶硅所得到的高遷移率并且具有通過非晶硅所得到的均勻元件特性的新半導體材料已經(jīng)引起關注。金屬氧化物用于各種應用；例如，氧化銦是眾所周知的金屬氧化物，并且用作液晶顯示裝置等中包含的透明電極的材料。呈現(xiàn)半導體特性的這類金屬氧化物的示例包括氧化鎢、氧化錫、氧化銦和氧化鋅，并且其中使用呈現(xiàn)半導體特性的這種金屬氧化物來形成溝道形成區(qū)的晶體管是已知的(專利文獻I和2)。[參考文獻]
[專利文獻]
[專利文獻I] 日本專利申請公開No. 2007-123861 ；
[專利文獻2] 日本專利申請公開No. 2007-096055。

發(fā)明內(nèi)容
順便提到，作為存儲器裝置之一的寄存器是一般包括諸如倒相器或拍頻倒相器(clocked inverter)和開關元件之類的邏輯元件的邏輯電路。由于寄存器的操作速度遠比用作主存儲器的隨機存取存儲器(RAM)要高，所以寄存器用于處理器中，以便暫時保持用于保持算木處理、程序執(zhí)行狀態(tài)等的數(shù)據(jù)。圖16A中，示出其中使用倒相器的寄存器中包含的一個存儲器元件。圖16A中所示的寄存器1300包括倒相器1301、倒相器1302、開關元件1303和開關元件1304。對倒相器1301的輸入端子的信號IN的輸入由開關元件1303來控制。將倒相器1301的輸出端子的電位作為信號OUT提供給后ー個的電路。倒相器1301的輸出端子連接到倒相器1302的輸入端子，并且倒相器1302的輸出端子經(jīng)由開關元件1304連接到倒相器1301的輸入端子。當開關元件1303關斷而開關元件1304接通吋，經(jīng)由開關元件1303輸入的信號IN的電位保持在寄存器1300中。圖16A的寄存器1300的更特定電路配置如圖16B所示。圖16B中所示的寄存器1300包括倒相器1301、倒相器1302、開關元件1303和開關元件1304。這些電路元件的連接結構與圖16A中相同。 倒相器1301包括其柵電極相互連接的p溝道晶體管1310和n溝道晶體管1311。另外，P溝道晶體管1310和n溝道晶體管1311在向其提供高電平電源電位VDD的結點與向其提供低電平電源電位VSS的結點之間串聯(lián)連接。類似地，倒相器1302包括其柵電極相互連接的P溝道晶體管1312和n溝道晶體管1313。另外，p溝道晶體管1312和n溝道晶體管1313在向其提供高電平電源電位VDD的結點與向其提供低電平電源電位VSS的結點之間串聯(lián)連接。圖16B中所示的倒相器1301進行操作，使得按照提供給其柵電極的電位的電平，P溝道晶體管1310和n溝道晶體管1311其中之一接通，而另ー個關斷。因此，向其提供電源電位VDD的結點與向其提供電源電位VSS的結點之間的電流理想地應當為零。但是，實際上，少量截止態(tài)電流在截止態(tài)晶體管中流動；因此，結點之間的電流不能為零。類似現(xiàn)象在倒相器1302中發(fā)生；因此，甚至在沒有寫入數(shù)據(jù)的保持狀態(tài)中，在寄存器1300中也消耗功率。在例如使用塊硅所制造的倒相器的情況下，大約I PA的截止態(tài)電流在室溫下以大 約3 V的結點之間的電壓來生成，但是它取決于晶體管的大小。圖16A和圖16B所示的存儲器元件包括兩個倒相器倒相器1301和倒相器1302 ;因此，生成大約2 pA的截止態(tài)電流。在包括大約IO7存儲器元件的寄存器的情況下，整個寄存器的截止態(tài)電流為20 ii A。當寄存器設置在其中的IC芯片的溫度變得更高時，功率消耗變得更大，并且寄存器的截止態(tài)電流變?yōu)閿?shù)毫安。為了抑制功率消耗，提出一種用于停止向寄存器提供電源電位的方法。在該方法中，在數(shù)據(jù)需要長時間在寄存器中保持的情況下，數(shù)據(jù)暫時傳遞給設置在寄存器的周邊的非易失性存儲器裝置。這是因為寄存器是易失性存儲器裝置，其中在停止提供電源電位時擦除數(shù)據(jù)。但是，由于這種非易失性存儲器裝置主要使用磁性元件或鐵電體來形成，所以制造過程是復雜的。在長時間停止電カ供應的情況下，將數(shù)據(jù)傳遞給諸如硬盤或閃速存儲器之類的存儲器裝置，并且然后能夠停止電カ供應；但是，在短時間停止電カ供應的情況下，這種存儲器裝置不是適合的，因為需要用于放回數(shù)據(jù)的時間。鑒于上述問題，本發(fā)明的一個實施例的目的是提供ー種不需要復雜制造過程并且其功率消耗能夠得到抑制的存儲器裝置、包括該存儲器裝置的半導體器件以及包括該存儲器裝置的電子裝置。具體來說，本發(fā)明的一個實施例的目的是提供一種其功率消耗能夠通過短時間停止電カ供應來得到抑制的存儲器裝置、包括該存儲器裝置的半導體器件以及包括該存儲器裝置的電子裝置。在包括用以將輸入信號的相位倒相并且輸出信號的諸如倒相器或拍頻倒相器之類的邏輯元件(以下稱作倒相元件)的存儲器元件中，設置保持數(shù)據(jù)的電容器以及控制存儲和釋放電容器中的電荷的開關元件。對于開關元件，使用在溝道形成區(qū)中包括氧化物半導體的晶體管。具體來說，存儲器元件至少包括兩個倒相元件、定時器以及控制電容器中的電荷的存儲和釋放的開關元件。將包括輸入到存儲器元件的數(shù)據(jù)的信號提供給第一倒相元件的輸入端子。第一倒相元件的輸出端子連接到第二倒相元件的輸入端子。第二倒相元件的輸出端子連接到第一倒相元件的輸入端子。將第一倒相元件的輸出端子或者第二倒相元件的輸入端子的電位作為信號輸出到后一級的存儲器元件或另ー個電路。
每個倒相元件具有一種結構，其中其柵電極相互連接的至少ー個p溝道晶體管和至少ー個n溝道晶體管在第一結點與第二結點之間串聯(lián)連接。電容器經(jīng)由開關元件連接到向其提供上述信號的電位的結點，以使得根據(jù)需要來存儲輸入到存儲器元件的信號的數(shù)據(jù)。在第一結點與第二結點之間提供電源電壓的狀態(tài)中，當包括數(shù)據(jù)的信號輸入到第一倒相元件的輸入端子時，數(shù)據(jù)保持在第一倒相元件和第二倒相元件中。在停止第一結點與第二結點之間電源電壓的施加的情況下，在停止電源電壓的施加之前，上述開關元件接通，并且信號的數(shù)據(jù)存儲在電容器中。通過上述結構，甚至當停止向倒相元件的至少ー個施加電源電壓時，數(shù)據(jù)也能夠保持在存儲器元件中。用于上述開關元件的晶體管的溝道形成區(qū)包括高度純化氧化物半導體，并且因此晶體管具有極低截止態(tài)電流的特性。氧化物半導體是呈現(xiàn)半導體特性的金屬氧化物，并且具有通過微晶或多晶硅所得 到的高遷移率以及通過非晶硅所得到的均勻元件特性。另外，通過降低用作電子施主(施主)的諸如水分或氫之類的雜質來高度純化的氧化物半導體(純化OS)是i型半導體(本征半導體)或者極接近i型半導體(基本上i型半導體)。具體來說，去除氧化物半導體中包含的諸如水分或氫之類的雜質，使得通過二次離子質譜法(SIMS)所測量的氧化物半導體中的氫濃度的值小于或等于5X IO19 /cm3，優(yōu)選地小于或等于5X IO18 /cm3，更優(yōu)選地小于或等于5X1017 /cm3，甚至更優(yōu)選地小于I X IO16 /cm3。通過上述結構，能夠通過霍耳效應測量來測量的氧化物半導體膜的載流子密度能夠小于IXlO14 cm_3，優(yōu)選地小于IXlO12cm_3，更優(yōu)選地小于I X IO11 cm_3—它小于或等于測量極限。也就是說，氧化物半導體膜的載流子密度能夠極接近零。此外，氧化物半導體的帶隙大于或等于2 eV，優(yōu)選地大于或等于2.5 eV，更優(yōu)選地大于或等于3 eV。因此，借助于通過充分降低諸如水分或氫之類的雜質的濃度來高度純化的氧化物半導體膜，晶體管的截止態(tài)電流能夠降低。在這里注意氧化物半導體膜和導電膜中的氫濃度的分析。氧化物半導體膜和導電膜中的氫濃度通過二次離子質譜法(SIMS)來測量。由于SMS分析的原理，已知難以得到樣本表面附近或者使用不同材料所形成的層疊膜之間的界面附近的準確數(shù)據(jù)。因此，在膜的厚度方向的氫濃度的分布通過SIMS來分析的情況下，其中能夠得到幾乎相同的值而沒有顯著變化的膜的區(qū)域中的氫濃度的平均值用作氫濃度。另外，當膜的厚度較小吋，由于相鄰膜的氫濃度的影響，在一些情況下無法找到其中能夠得到幾乎相同的值的區(qū)域。在這種情況下，膜的區(qū)域中的氫濃度的最大值或最小值用作膜中的氫濃度。此外，在膜的任何區(qū)域中不存在指示最大值的山形峰值以及指示最小值的谷形峰值的情況下，拐點的值用作氫濃度。注意，已知的是，通過濺射等所形成的氧化物半導體膜包含諸如水分或氫之類的大量雜質。水分或氫易于形成施主能級，并且因而用作氧化物半導體中的雜質。在本發(fā)明的一個實施例中，為了降低氧化物半導體膜中的諸如水分或氫之類的雜質，氧化物半導體膜在降低壓カ氣氛、氮的惰性氣體氣氛、稀有氣體等、氧氣體氣氛或超干空氣氣氛(水分含量為20 ppm(通過轉換成露點為-55°C )或以下,優(yōu)選地為I ppm或以下,更優(yōu)選地為10 ppb或以下，在測量由露點計通過腔衰蕩(cavity ring down)激光譜(CRDS)方法來執(zhí)行的情況下)中經(jīng)過熱處理。熱處理的溫度范圍優(yōu)選地高于或等于500°C但低于或等于850°C (或者低于或等于玻璃襯底的應變點的溫度)，更優(yōu)選地高于或等于550°C但低于或等于750°C。注意，這種熱處理在不超過待使用襯底的容許溫度極限的溫度下執(zhí)行。通過熱處理來消除水分或氫的效果通過熱解吸譜(TDS)得到證實。電爐中的熱處理或者快速熱退火方法(RTA方法)用于熱處理。作為RTA方法，能夠采用使用燈光源的方法或者其中對傳遞到加熱氣體中的襯底執(zhí)行短時間熱處理的方法。借助于RTA方法，熱處理所需的時間能夠小于0. I小吋。具體來說，包括通過上述熱處理來高度純化作為有源層的高度純化氧化物半導體膜的晶體管具有極低截止態(tài)電流。具體來說，甚至當元件的溝道寬度(W)為IXlO6 和溝道長度(L)為10 ym時，截止態(tài)電流(當柵電極與源電極之間的電壓小于或等于0 V時的漏極電流)在從I V至10 V的源電極與漏電極之間的電壓(漏極電壓)下能夠小于或等于半導體參數(shù)分析器的測量極限，即，小于或等于1X10—13 A。因此，與通過將截止態(tài)電流除以晶體管的溝道寬度來計算的數(shù)值對應的截止態(tài)電流密度小于或等于100 zA/ym。按照 測量，進ー步發(fā)現(xiàn)，晶體管能夠在3 V的晶體管的源電極與漏電極之間的電壓下具有從10zA/iim至100 zA/iim的低許多的截止態(tài)電流密度。在測量中，包括高度純化氧化物半導體膜和100 nm厚的柵絕緣膜的晶體管用于存儲存儲電容器的電荷的開關元件，并且晶體管的截止態(tài)電流通過每單位小時的存儲電容器中的電荷量的變化來測量。因此，在作為本發(fā)明的一個實施例的存儲器裝置中，包括高度純化氧化物半導體膜作為有源層的晶體管的截止態(tài)電流密度能夠小于或等于100 zA/iim，優(yōu)選地小于或等于10 zA/iim，更優(yōu)選地小于或等于I zA/ym。相應地，包括高度純化氧化物半導體膜作為有源層的晶體管具有遠比包括具有結晶度的硅的晶體管要低的截止態(tài)電流。另外，包括高度純化氧化物半導體的晶體管幾乎沒有呈現(xiàn)截止態(tài)電流的溫度相關性。原因之ー在于，導電率變?yōu)榕c本征半導體極為接近，并且費米能級位于禁帶中間，因為氧化物半導體通過去除氧化物半導體中用作電子施主(施主)的雜質來高度純化。另ー個原因在于，氧化物半導體具有大于或等于3 eV的能隙，并且包括極少熱激發(fā)載流子。幾乎沒有溫度相關性的又ー個原因在于，源電極和漏電極處于簡并狀態(tài)。晶體管的操作主要通過從簡并源電極注入氧化物半導體的載流子來執(zhí)行，并且載流子密度沒有溫度相關性；因此，不可能呈現(xiàn)截止態(tài)電流的溫度相關性。通過使用具有上述結構的晶體管作為保持電容器中存儲的電荷的開關元件，能夠防止來自電容器的泄漏電流；因此，即使沒有施加電源電壓，數(shù)據(jù)也不會被擦除而能夠保持。在數(shù)據(jù)保持在電容器時的期間中，電源電壓不一定施加到倒相元件的至少ー個；因此，因用于倒相元件的晶體管的截止態(tài)電流引起的剰余功率消耗能夠降低，并且存儲器裝置以及還有包括存儲器裝置的整個半導體器件的功率消耗能夠抑制為較低。注意，在用于倒相元件的晶體管中，能夠使用除了氧化物半導體之外的半導體，例如非晶硅、微晶硅、多晶硅、單晶硅、非晶鍺、微晶鍺、多晶鍺或單晶鍺。另外，在上述晶體管中，可使用半導體薄膜或體半導體襯底。只要能夠制造包括氧化物半導體膜的P溝道晶體管，則存儲器元件中的所有晶體管能夠包括氧化物半導體膜作為有源層，使得過程能夠得到簡化。在本發(fā)明的一個實施例中，向存儲器元件施加電源電壓能夠借助于在溝道形成區(qū)中的氧化物半導體的晶體管來控制。如上所述，在溝道形成區(qū)中包括氧化物半導體的晶體管具有3. Oバ至3.5 eV的帶隙，這大約是硅的三倍大。由于在溝道形成區(qū)中包括氧化物半導體的晶體管具有高耐受電壓，所以通過借助于晶體管來控制向存儲器元件施加電源電壓，能夠提高半導體器件的可靠性。作為氧化物半導體，能夠使用諸如In-Sn-Ga-Zn-O基氧化物半導體之類的四金屬元素的氧化物、諸如In-Ga-Zn-O基氧化物半導體、In-Sn-Zn-O基氧化物半導體、In-Al-Zn-O基氧化物半導體、Sn-Ga-Zn-O基氧化物半導體、Al-Ga-Zn-O基氧化物半導體或Sn-Al-Zn-O基氧化物半導體之類的三金屬元素的氧化物、諸如In-Zn-O基氧化物半導體、Sn-Zn-O基氧化物半導體、Al-Zn-O基氧化物半導體、Zn-Mg-O基氧化物半導體、Sn-Mg-O基氧化物半導體、In-Mg-O基氧化物半導體或In-Ga-O基氧化物半導體之類的ニ金屬元素的氧化物、In-O基氧化物半導體、Sn-O基氧化物半導體、Zn-O基氧化物半導體等。注意，在本說明書中，例如，In-Sn-Ga-Zn-O基氧化物半導體表示包含銦(In)、錫(Sn)、鎵(Ga)和鋅(Zn)的金屬氧化物，而對化學計量組成比沒有具體限制。上述氧化物半導體可包括硅。
備選地，氧化物半導體能夠由化學式InM03(Zn0)m(m>0)來表不。在這里，M表不從Ga、Al、Mn和Co中所選的一種或多種金屬兀素。通過本發(fā)明的一個實施例，有可能提供一種能夠抑制功率消耗的存儲器裝置以及包括該存儲器裝置的半導體器件。


圖I是存儲器元件的電路圖。圖2是存儲器元件的電路圖。圖3是存儲器元件的電路圖。圖4是存儲器元件的電路圖。圖5是存儲器元件的電路圖。圖6是存儲器元件的電路圖。圖7A至圖7E是示出用于制造存儲器裝置的方法的視圖。圖8A至圖8D是示出用于制造存儲器裝置的方法的視圖。圖9A和圖9B是示出用于制造存儲器裝置的方法的視圖。圖IOA至圖IOC是示出用于制造存儲器裝置的方法的視圖。圖IlA和圖IlB是示出用于制造存儲器裝置的方法的視圖。圖12A至圖12C是存儲器裝置的截面圖。圖13A和圖13B是示出存儲器裝置的結構的視圖。圖14A和圖14B是收發(fā)器的截面圖和頂視圖。圖15A至圖15E是示出用于制造存儲器裝置的方法的視圖。圖16A和圖16B是常規(guī)存儲器元件的電路 圖17是其中使用存儲器裝置的CPU的框圖。圖18A至圖18F是示出電子裝置的結構的視圖。圖19是包括氧化物半導體的晶體管的截面圖。圖20是沿圖19所示的A-A’截面的能帶圖(示意圖)。圖21A是示出其中正電壓(Ve>0)施加到柵電極(GE)的狀態(tài)的視圖，以及圖21B是示出其中負電壓(\〈0)施加到柵電極(GE)的狀態(tài)的視圖。圖22是示出真空能級與金屬的功函數(shù)((K)之間以及真空能級與氧化物半導體的電子親合勢(X)之間的關系的視圖。圖23是存儲器裝置的截面圖。圖24是示出存儲器裝置的操作的定時。圖25是示出存儲器裝置的操作的定時。圖26是示出存儲器裝置的操作的定時。
圖27是示出存儲器裝置的操作的定時。圖28是示出存儲器裝置的操作的定時。圖29是示出存儲器裝置的操作的定時。
具體實施例方式下面將參照附圖詳細描述本發(fā)明的實施例。但是，本發(fā)明并不局限于以下描述，本領域的技術人員易于理解，模式和細節(jié)能夠以各種方式進行變更，而沒有背離本發(fā)明的范圍和精神。相應地，本發(fā)明不應當被理解為局限于以下實施例的描述。本發(fā)明在其范疇內(nèi)包括其中能夠使用存儲器裝置的如列各種半導體器件諸如微處理器、圖像處理電路、數(shù)字信號處理器(DSP)之類的集成電路以及包括微控制器、RF標簽和半導體顯示裝置之類的大規(guī)模集成電路(LSI)。另外，半導體顯示裝置在其范疇內(nèi)包括如下液晶顯示裝置、其中為各像素設置以有機發(fā)光元件(OLED)為代表的發(fā)光元件的發(fā)光裝置、電子紙、數(shù)字微鏡裝置(DMD)、等離子體顯示面板(PDP)、場致發(fā)射顯示器(FED)以及其中使用半導體膜的電路元件包含在驅動器電路中的其它半導體顯示裝置。(實施例I)
作為本發(fā)明的一個實施例的存儲器裝置包括能夠存儲I位數(shù)據(jù)的ー個或多個存儲器元件。圖I中，示出本發(fā)明的存儲器裝置中包含的存儲器元件的電路圖的示例。圖I所示的存儲器元件100至少包括用以將輸入信號的相位倒相并且輸出信號的第一倒相元件101和第二倒相元件102、開關元件103、開關元件104、電容器105和電容器開關元件106。包括輸入到存儲器元件100的數(shù)據(jù)的信號IN經(jīng)由開關元件103提供給第一倒相元件101的輸入端子。第一倒相元件101的輸出端子連接到第二倒相元件102的輸入端子。第二倒相元件102的輸出端子經(jīng)由開關元件104連接到第一倒相元件101的輸入端子。將第一倒相元件101的輸出端子或者第二倒相元件102的輸入端子的電位作為信號OUT輸出到后ー級的存儲器元件或另ー個電路。注意，圖I中，示出倒相器用作第一倒相元件101和第二倒相元件102的示例；但是，除了倒相器之外，拍頻倒相器也能夠用作第一倒相元件101或第二倒相元件102。電容器105經(jīng)由開關元件103和電容器開關元件106連接到存儲器元件100的輸入端子、即向其提供信號IN的電位的結點，使得能夠根據(jù)需要來存儲輸入到存儲器元件100的信號IN的數(shù)據(jù)。具體來說，電容器105是包括一對電極之間的電介質的電容器。電極之ー經(jīng)由電容器開關元件106連接到第一倒相元件101的輸入端子。電極的另ー個連接到向其提供低電平電源電位VSS或者諸如地電位之類的固定電位的結點。對于電容器開關元件106，使用在溝道形成區(qū)中包括高度純化氧化物半導體的晶體管。注意，存儲器元件100還可根據(jù)需要包括另ー個電路元件，例如ニ極管、電阻器或電感。接下來，圖I的存儲器元件的更具體電路圖的示例如圖2所示。圖2所示的存儲器元件100包括第一倒相元件101、第二倒相元件102、開關元件103、開關元件104、電容器105和電容器開關元件106。這些電路元件的連接結構與圖I中相同。
圖2中的第一倒相元件101具有一種結構，其中其柵電極相互連接的p溝道晶體管107和n溝道晶體管108在向其提供高電平電源電位VDD的第一結點與向其提供低電平電源電位VSS的第二結點之間串聯(lián)連接。具體來說，p溝道晶體管107的源電極連接到向其提供電源電位VDD的第一結點，以及n溝道晶體管108的源電極連接到向其提供電源電位VSS的第二結點。另外，p溝道晶體管107的漏電極連接到n溝道晶體管108的漏電極，以及兩個漏電極的電位能夠被看作是第一倒相元件101的輸出端子的電位。另外，p溝道晶體管107的柵電極和n溝道晶體管108的柵電極的電位能夠被看作是第一倒相元件101的輸入端子的電位。圖2中的第二倒相元件102具有一種結構，其中其柵電極相互連接的p溝道晶體管109和n溝道晶體管110在向其提供高電平電源電位VDD的第一結點與向其提供低電平電源電位VSS的第二結點之間串聯(lián)連接。具體來說，p溝道晶體管109的源電極連接到向其提供電源電位VDD的第一結點，以及n溝道晶體管110的源電極連接到向其提供電源電位VSS的第二結點。另外，p溝道晶體管109的漏電極連接到n溝道晶體管110的漏電極，以及兩個漏電極的電位能夠被看作是第二倒相元件102的輸出端子的電位。另外，p溝道晶體管109的柵電極和n溝道晶體管110的柵電極的電位能夠被看作是第二倒相元件102的輸入端子的電位。圖2中，作為示例示出晶體管用于開關元件103的情況，并且晶體管的開/關通過提供給其柵電極的信號Sig I來控制。另外，作為示例示出晶體管用于開關元件104的情況，并且晶體管的開/關通過提供給其柵電極的信號Sig 2來控制。注意，圖2中，示出開關元件103和開關元件104的每個僅包括一個晶體管的結構；但是，本發(fā)明并不局限于這種結構。在本發(fā)明的一個實施例中，開關元件103或開關元件104可包括多個晶體管。在用作開關元件的多個晶體管包含在開關元件103或開關元件104中的情況下，多個晶體管可并聯(lián)、串聯(lián)或者以并聯(lián)連接和串聯(lián)連接的組合相互連接。圖2中，在溝道形成區(qū)中包括氧化物半導體的晶體管用于電容器開關元件106，并且晶體管的開/關通過提供給其柵電極的信號Sig 3來控制。由于用于電容器開關元件106的晶體管在溝道形成區(qū)中包括高度純化氧化物半導體，所以截止態(tài)電流極低，如上所述。注意，圖2中，示出電容器開關元件106僅包括一個晶體管的結構；但是，本發(fā)明并不局限于這種結構。在本發(fā)明的一個實施例中，電容器開關元件106可包括多個晶體管。在用作開關元件的多個晶體管包含在電容器開關元件106中的情況下，多個晶體管可并聯(lián)、串聯(lián)或者以并聯(lián)連接和串聯(lián)連接的組合相互連接。注意，在本說明書中，晶體管相互串聯(lián)連接的狀態(tài)表示只有第一晶體管的源電極和漏電極其中之一連接到第二晶體管的源電極和漏電極其中之一的狀態(tài)。另外，晶體管相互并聯(lián)連接的狀態(tài)表示第一晶體管的源電極和漏電極其中之一連接到第二晶體管的源電極和漏電極其中之一，并且第一晶體管的源電極和漏電極中的另ー個連接到第二晶體管的源電極和漏電極中的另ー個。在本發(fā)明的一個實施例中，用于電容器開關元件106中的開關元件的至少ー個晶體管可在溝道形成區(qū)中包括高度純化氧化物半導體。相應地，用于第一倒相元件101、第二倒相元件102、開關元件103或開關元件104的晶體管能夠包括除了氧化物半導體之外的半導體，例如非晶硅、微晶硅、多晶硅、單晶硅、非晶鍺、微晶鍺、多晶鍺或單晶鍺。另外，在上述晶體管中，可使用半導體薄膜或體半導體襯底。只要能夠制造包括氧化物半導體膜的p溝道晶體管，則存儲器元件中的所有晶體管能夠包括氧化物半導體膜作為有源層，使得過程能夠得到簡化。注意，本說明書中的“連接”表示電連接，并且對應于能夠提供、施加或傳導電流、電壓或電位的狀態(tài)。因此，連接的狀態(tài)不一定始終表示直接連接的狀態(tài)，而是在其范疇內(nèi)包括經(jīng)由諸如布線、電阻器、ニ極管或晶體管之類的電路元件的間接連接的狀態(tài)，其中能夠提供、施加或傳導電流、電壓或電位。
還要注意，甚至當電路圖示出單獨組件、好像它們相互連接ー樣時，也存在ー個導電膜具有多個組件的功能的情況，例如布線的一部分還用作電極的情況。本說書中的“連接”在其范疇內(nèi)包括一個導電膜具有多個組件的功能的這種情況。晶體管中包含的“源電扱”和“漏電極”根據(jù)晶體管的極性或者提供給相應電極的電位電平之間的差來彼此互換。一般來說，在n溝道晶體管中，向其提供較低電位的電極稱作源電極，而向其提供較高電位的電極稱作漏電極。此外，在P溝道晶體管中，向其提供較低電位的電極稱作漏電極，而向其提供較高電位的電極稱作源電極。在本說明書中，為了方便起見，雖然假定源電極和漏電極在ー些情況下是固定的來描述晶體管的連接關系；但是，實際上，源電極和漏電極的名稱根據(jù)電位之間的關系而彼此互換。接下來，將描述圖I所示存儲器元件的操作的示例。首先，在寫入數(shù)據(jù)中，開關元件103接通，開關元件104關斷，以及電容器開關元件106關斷。然后，將電源電位VDD提供給第一結點，并且將電源電位VSS提供給第二結點，由此電源電壓施加在第一結點與第二結點之間。提供給存儲器元件100的信號IN的電位經(jīng)由開關元件103提供給第一倒相元件101的輸入端子，由此第一倒相元件101的輸出端子的電位是信號IN的倒相電位。然后，開關元件104接通，并且第一倒相元件101的輸入端子連接到第二倒相元件102的輸出端子，由此將數(shù)據(jù)寫入第一倒相元件101和第二倒相元件102中。隨后，在輸入數(shù)據(jù)保持在第一倒相元件101和第二倒相元件102中的情況下，在開關元件104保持在通態(tài)而電容器開關元件106保持在截止態(tài)的狀態(tài)中，開關元件103關斷。通過關斷開關元件103，輸入數(shù)據(jù)保持在第一倒相元件101和第二倒相元件102中。這時，將電源電位VDD提供給第一結點，并且將電源電位VSS提供給第二結點，由此保持電源電壓施加在第一結點與第二結點之間的狀態(tài)。第一倒相元件101的輸出端子的電位反映第一倒相元件101和第二倒相元件102中保持的數(shù)據(jù)。因此，通過讀出該電位，能夠從存儲器元件100讀出數(shù)據(jù)。注意，為了降低保持數(shù)據(jù)中的功率消耗，在輸入數(shù)據(jù)保持在電容器105中的情況下，首先，開關元件103接通，開關元件104接通，并且電容器開關元件106接通。然后，經(jīng)由電容器開關元件106，具有與第一倒相元件101和第二倒相元件102中保持的數(shù)據(jù)的值對應的量的電荷存儲在電容器105中，由此將數(shù)據(jù)寫入電容器105中。在電容器105中存儲數(shù)據(jù)之后，電容器開關元件106關斷，由此保持電容器105中存儲的數(shù)據(jù)。在關斷電容器開關元件106之后，例如，將電源電位VSS提供給第一結點和第二結點的每個，使得結點具有相等電位，并且停止在第一結點與第二結點之間施加電源電壓。注意，在電容器105中存儲數(shù)據(jù)之后，開關元件104可關斷。這樣，在電容器105中保持輸入數(shù)據(jù)的情況下，第一結點與第二結點之間的電源電壓的施加是不必要的；因此，經(jīng)由第一倒相元件101中包含的p溝道晶體管107和n溝道晶體管108或者經(jīng)由第二倒相元件102中包含的p溝道晶體管109和n溝道晶體管110在第一結點與第二結點之間流動的截止態(tài)電流能夠極接近零。因此，因保持數(shù)據(jù)中的存儲器元件的截止態(tài)電流引起的功率消耗能夠顯著降低，并且存儲器裝置以及還有包括存儲器裝置的整個半導體器件的功率消耗能夠抑制為較低。
由于用于電容器開關元件106的晶體管在溝道形成區(qū)中包括高度純化氧化物半導體，所以截止態(tài)電流密度能夠小于或等于100 zA/Ii m,優(yōu)選地小于或等于10 zA/lim,更優(yōu)選地小于或等于I zA/ym。相應地，包括高度純化氧化物半導體膜作為有源層的晶體管具有遠比包括具有結晶度的硅的晶體管要低的截止態(tài)電流。因此，當晶體管用于其中的電容器開關元件106處于截止態(tài)時，電容器105中存儲的電荷很難被釋放；因此，保持數(shù)據(jù)。在讀出電容器105中存儲的數(shù)據(jù)的情況下，開關元件103接通。然后，將電源電位VDD再次提供給第一結點，并且將電源電位VSS再次提供給第二結點，由此電源電壓施加在第一結點與第二結點之間。然后，通過接通電容器開關元件106，具有反映數(shù)據(jù)的電位的信號OUT能夠從存儲器元件100讀出。接下來，圖24是在圖2所示的電路中沒有停止提供電源電位VDD的情況下的時序圖的示例。當信號Sig I設置為低電平而Sig 2設置為高電平時，阻塞信號IN，形成返回環(huán)路，并且能夠保持狀態(tài)。當信號Sig I再次設置為高電平而信號Sig 2設置為低電平時，信號IN經(jīng)由第一倒相元件101來輸入和輸出。這時，信號Sig 3設置為低電平。圖25是在圖2所示的電路中停止提供電源電位VDD的情況下的時序圖的示例。當信號Sig I設置為低電平而Sig 2設置為高電平時，阻塞信號IN，形成返回環(huán)路，并且能夠保持狀態(tài)。此后，信號Sig 3設置為高電平，由此電容器105存儲數(shù)據(jù)(圖25中，這種狀態(tài)示為高電平)。甚至當此后停止提供電源電位VDD時，也保持電容器105的電位。此后，當提供電源電位VDD并且信號Sig 3再次設置為高電平吋，電容器105的電位經(jīng)由第一倒相元件101來輸出(圖25中，這種狀態(tài)示為低電平)。(實施例2)
在這個實施例中，將描述本發(fā)明的存儲器裝置中包含的存儲器元件的另ー個示例。圖3中,這個實施例的存儲器元件的電路圖示為ー個示例。圖3所示的存儲器元件200至少包括用以將輸入信號的相位倒相并且輸出信號的第一倒相元件201、第二倒相元件202和第三倒相元件207、開關元件203、開關元件204、開關元件208、開關元件209、電容器205和電容器開關元件206。包括輸入到存儲器元件200的數(shù)據(jù)的信號IN經(jīng)由開關元件203提供給第一倒相元件201的輸入端子。第一倒相元件201的輸出端子連接到第二倒相元件202的輸入端子。第二倒相元件202的輸出端子經(jīng)由開關元件204連接到第一倒相元件201的輸入端子。將第一倒相元件201的輸出端子或者第二倒相元件202的輸入端子的電位作為信號OUT經(jīng)由開關元件208輸出到后一級的存儲器元件或另ー個電路。電容器205經(jīng)由電容器開關元件206連接到存儲器元件200的輸入端子、即向其提供信號IN的電位的結點，使得能夠根據(jù)需要來存儲輸入到存儲器元件200的信號IN的數(shù)據(jù)。具體來說，電容器205 是包括一對電極之間的電介質的電容器。電極之ー經(jīng)由電容器開關元件206連接到向其提供信號IN的電位的結點。電極的另ー個連接到向其提供低電平電源電位VSS或者諸如地電位之類的固定電位的結點。另外，電容器205的電極之一連接到第三倒相元件207的輸入端子。第三倒相元件207的輸出端子的電位經(jīng)由開關元件209作為信號OUT輸出到后一級的存儲器元件或另ー個電路。注意，圖3中，示出倒相器用作第一倒相元件201、第二倒相元件202和第三倒相元件207的示例；但是，除了倒相器之外，拍頻倒相器也能夠用作第一倒相元件201、第二倒相元件202或第三倒相元件207。對于電容器開關元件206，使用在溝道形成區(qū)中包括高度純化氧化物半導體的晶體管。注意，存儲器元件200還可根據(jù)需要包括另ー個電路元件，例如ニ極管、電阻器或電感。接下來，圖3的存儲器元件的更具體電路圖的示例如圖4所示。圖4所示的存儲器元件200至少包括第一倒相元件201、第二倒相元件202、第三倒相元件207、開關元件203、開關元件204、開關元件208、開關元件209、電容器205和電容器開關元件206。這些電路元件的連接結構與圖3中相同。圖4中的第一倒相元件201具有一種結構，其中其柵電極相互連接的p溝道晶體管210和n溝道晶體管211在向其提供高電平電源電位VDD的第一結點與向其提供低電平電源電位VSS的第二結點之間串聯(lián)連接。具體來說，p溝道晶體管210的源電極連接到向其提供電源電位VDD的第一結點，以及n溝道晶體管211的源電極連接到向其提供電源電位VSS的第二結點。另外，p溝道晶體管210的漏電極連接到n溝道晶體管211的漏電極，以及兩個漏電極的電位能夠被看作是第一倒相元件201的輸出端子的電位。另外，p溝道晶體管210的柵電極和n溝道晶體管211的柵電極的電位能夠被看作是第一倒相元件201的輸入端子的電位。圖4中的第二倒相元件202具有一種結構，其中其柵電極相互連接的p溝道晶體管212和n溝道晶體管213在向其提供高電平電源電位VDD的第一結點與向其提供低電平電源電位VSS的第二結點之間串聯(lián)連接。具體來說，p溝道晶體管212的源電極連接到向其提供電源電位VDD的第一結點，以及n溝道晶體管213的源電極連接到向其提供電源電位VSS的第二結點。另外，p溝道晶體管212的漏電極連接到n溝道晶體管213的漏電極，以及兩個漏電極的電位能夠被看作是第二倒相元件202的輸出端子的電位。另外，p溝道晶體管212的柵電極和n溝道晶體管213的柵電極的電位能夠被看作是第二倒相元件202的輸入端子的電位。圖4中的第三倒相元件207具有一種結構，其中其柵電極相互連接的p溝道晶體管214和n溝道晶體管215在向其提供高電平電源電位VDD的第三結點與向其提供低電平電源電位VSS的第四結點之間串聯(lián)連接。具體來說，p溝道晶體管214的源電極連接到向其提供電源電位VDD的第三結點，以及n溝道晶體管215的源電極連接到向其提供電源電位VSS的第四結點。另外，p溝道晶體管214的漏電極連接到n溝道晶體管215的漏電極，以及兩個漏電極的電位能夠被看作是第三倒相元件207的輸出端子的電位。另外，p溝道晶體管214的柵電極和n溝道晶體管215的柵電極的電位能夠被看作是第三倒相元件207的輸入端子的電位。注意，第一結點和第三結點可作為ー個結點相互電連接。還要注意，第二結點和第四結點可作為ー個結點相互電連接。圖4中，作為示例示出晶體管用于開關元件203的情況，并且晶體管的開/關通過提供給其柵電極的信號Sig I來控制。另外，作為示例示出晶體管用于開關元件204的情況，并且晶體管的開/關通過提供給其柵電極的信號Sig 2來控制。此外，作為示例示出晶 體管用于開關元件209的情況，并且晶體管的開/關通過提供給其柵電極的信號Sig 4來控制。注意，圖4中，示出開關元件203、開關元件204和開關元件209的每個僅包括一個晶體管的結構；但是，本發(fā)明并不局限于這種結構。在本發(fā)明的一個實施例中，開關元件203、開關元件204或開關元件209可包括多個晶體管。在用作開關元件的多個晶體管包含在開關元件203、開關元件204或開關元件209中的情況下，多個晶體管可并聯(lián)、串聯(lián)或者以并聯(lián)連接和串聯(lián)連接的組合相互連接。圖4中，在溝道形成區(qū)中包括氧化物半導體的晶體管用于電容器開關元件206，并且晶體管的開/關通過提供給其柵電極的信號Sig 3來控制。由于用于電容器開關元件206的晶體管在溝道形成區(qū)中包括高度純化氧化物半導體，所以截止態(tài)電流極低，如上所述。注意，圖4中，示出電容器開關元件206僅包括一個晶體管的結構；但是，本發(fā)明并不局限于這種結構。在本發(fā)明的一個實施例中，電容器開關元件206可包括多個晶體管。在用作開關元件的多個晶體管包含在電容器開關元件206中的情況下，多個晶體管可并聯(lián)、串聯(lián)或者以并聯(lián)連接和串聯(lián)連接的組合相互連接。在本發(fā)明的一個實施例中，用于電容器開關元件206中的開關元件的至少ー個晶體管可在溝道形成區(qū)中包括高度純化氧化物半導體。相應地，用于第一倒相元件201、第二倒相元件202、第三倒相元件207、開關元件203、開關元件204、開關元件208或開關元件209的晶體管能夠包括除了氧化物半導體之外的半導體，例如非晶硅、微晶硅、多晶硅、單晶硅、非晶鍺、微晶鍺、多晶鍺或單晶鍺。另外，在上述晶體管中，可使用半導體薄膜或體半導體襯底。只要能夠制造包括氧化物半導體膜的P溝道晶體管，則存儲器元件中的所有晶體管能夠包括氧化物半導體膜作為有源層，使得過程能夠得到簡化。接下來，將描述圖3所示存儲器元件的操作的示例。首先，在寫入數(shù)據(jù)中，開關元件203接通，開關元件204關斷，開關元件208關斷，開關元件209關斷，并且電容器開關元件206接通。然后，將電源電位VDD提供給第一結點，并且將電源電位VSS提供給第二結點，由此電源電壓施加在第一結點與第二結點之間。提供給存儲器元件200的信號IN的電位經(jīng)由開關元件203提供給第一倒相元件201的輸入端子，由此第一倒相元件201的輸出端子的電位是信號IN的倒相電位。然后，開關元件204接通，并且第一倒相元件201的輸入端子連接到第二倒相元件202的輸出端子，由此將數(shù)據(jù)寫入第一倒相元件201和第二倒相元件202中。在寫入數(shù)據(jù)中，經(jīng)由電容器開關元件206，具有與信號IN的數(shù)據(jù)的值對應的量的電荷存儲在電容器205中，由此數(shù)據(jù)也寫入電容器205中。注意，在寫入數(shù)據(jù)中，在第三結點與第四結點之間施加電源電壓是不必要的。因此，例如，將電源電位VSS提供給第三結點和第四結點的每個，使得結點具有相等電位。隨后，在輸入數(shù)據(jù)保持在第一倒相元件201和第二倒相元件202中的情況下，在開關元件204保持在通態(tài)、開關元件208保持在截止態(tài)以及電容器開關元件209保持在截止態(tài)的狀態(tài)中，開關元件203關斷，并且電容器開關元件206關斷。通過關斷開關元件203，輸入數(shù)據(jù)保持在第一倒相元件201和第二倒相元件202中。這時，將電源電位VDD提供給第ー結點，并且將電源電位VSS提供給第二結點，由此保持電源電壓施加在第一結點與第二結點之間的狀態(tài)。 另外，通過關斷電容器開關元件206，還保持寫入電容器205的數(shù)據(jù)。第一倒相元件201的輸出端子的電位反映第一倒相元件201和第二倒相元件202中保持的數(shù)據(jù)。因此，通過經(jīng)由接通開關元件208讀出該電位，能夠從存儲器元件200讀出數(shù)據(jù)。注意，為了降低保持數(shù)據(jù)中的功率消耗，在輸入數(shù)據(jù)僅保持在電容器205中的情況下，例如，將電源電位VSS提供給第一結點和第二結點的每個，使得結點具有相等電位，并且停止在第一結點與第二結點之間施加電源電壓。當停止在第一結點與第二結點之間施加電源電壓時，擦除第一倒相元件201和第二倒相元件202中保持的數(shù)據(jù)，但是寫入電容器205中的數(shù)據(jù)仍然被保持。這樣，在電容器205中保持輸入數(shù)據(jù)的情況下，第一結點與第二結點之間的電源電壓的施加是不必要的；因此，經(jīng)由第一倒相元件201中包含的p溝道晶體管210和n溝道晶體管211或者經(jīng)由第二倒相元件202中包含的p溝道晶體管212和n溝道晶體管213，在第一結點與第二結點之間流動的截止態(tài)電流能夠極接近零。因此，因保持數(shù)據(jù)中的存儲器元件的截止態(tài)電流引起的功率消耗能夠顯著降低，并且存儲器裝置以及還有包括存儲器裝置的整個半導體器件的功率消耗能夠抑制為較低。另外，在電容器205中保持輸入數(shù)據(jù)的情況下，第三結點與第四結點之間的電源電壓的施加是不必要的。因此,經(jīng)由第三倒相元件207中包含的p溝道晶體管214和n溝道晶體管215，在第三結點與第四結點之間流動的截止態(tài)電流能夠極接近零。因此，因保持數(shù)據(jù)中的存儲器元件的截止態(tài)電流引起的功率消耗能夠顯著降低，并且存儲器裝置以及還有包括存儲器裝置的整個半導體器件的功率消耗能夠抑制為較低。由于用于電容器開關元件206的晶體管在溝道形成區(qū)中包括高度純化氧化物半導體，所以截止態(tài)電流密度能夠小于或等于100 zA/y m,優(yōu)選地小于或等于10 zA/iim,更優(yōu)選地小于或等于I zA/ym。相應地，包括高度純化氧化物半導體膜作為有源層的晶體管具有遠比包括具有結晶度的硅的晶體管要低的截止態(tài)電流。因此，當晶體管用于其中的電容器開關元件206處于截止態(tài)時，電容器205中存儲的電荷很難被釋放；因此，保持數(shù)據(jù)。在讀出電容器205中存儲的數(shù)據(jù)的情況下，將電源電位VDD提供給第三結點并且將電源電位VSS提供給第四結點，由此電源電壓施加在第三結點與第四結點之間。當電源電壓施加在第三結點與第四結點之間時，第三倒相元件207的輸出端子提供有其輸入端子的電位的倒相電位。注意，第三倒相元件207的輸入端子提供有具有與電容器205中存儲的電荷量對應的電平的電位；因此，其輸出端子的電位反映數(shù)據(jù)。因此，通過接通開關元件209，具有反映數(shù)據(jù)的電位的信號OUT能夠從存儲器元件200讀出。圖26是在圖4所示的電路中沒有停止提供電源電位VDD的情況下的時序圖的示例。當信號Sig I設置為低電平而Sig 2設置為高電平時，阻塞信號IN，形成返回環(huán)路，并且能夠保持狀態(tài)。當信號Sig I再次設置為高電平而信號Sig 2設置為低電平時，信號IN經(jīng)由第一倒相兀件201來輸入和輸出。這時,信號Sig 3和信號Sig 4設置為低電平,而信號Sig 5設置為高電平。圖27是在圖4所示的電路中停止提供電源電位VDD的情況下的時序圖的示例。當信號Sig I設置為低電平而Sig 2設置為高電平時，阻塞信號IN，形成返回環(huán)路，并且能夠保持狀態(tài)。另ー方面，信號Sig 3設置為高電平，由此電容器205存儲數(shù)據(jù)(圖27中，這種狀態(tài)示為低電平)。甚至當此后停止提供電源電位VDD時，也保持電容器205的電位。此 后，當提供電源電位VDD并且信號Sig 5和信號Sig 3設置為低電平而信號Sig 4設置為高電平吋，電容器205的電位經(jīng)由第三倒相元件207來輸出(圖27中，這種狀態(tài)示為高電平)。這個實施例能夠通過與上述實施例適當?shù)亟Y合來實現(xiàn)。(實施例3)
在這個實施例中，將描述本發(fā)明的存儲器裝置中包含的存儲器元件的另ー個示例。圖5中,這個實施例的存儲器元件的電路圖示為ー個示例。圖5所示的存儲器元件300至少包括用以將輸入信號的相位倒相并且輸出信號的第一倒相元件301和第二倒相元件302、開關元件303、開關元件304、電容器305、電容器開關元件306、電容器307和電容器開關元件308。包括輸入到存儲器元件300的數(shù)據(jù)的信號IN經(jīng)由開關元件303提供給第一倒相元件301的輸入端子。第一倒相元件301的輸出端子連接到第二倒相元件302的輸入端子。第二倒相元件302的輸出端子經(jīng)由開關元件304連接到第一倒相元件301的輸入端子。將第一倒相元件301的輸出端子或者第二倒相元件302的輸入端子的電位作為信號OUT輸出到后ー級的存儲器元件或另ー個電路。電容器305經(jīng)由開關元件303和電容器開關元件306連接到存儲器元件300的輸入端子、即向其提供信號IN的電位的結點，使得能夠根據(jù)需要來存儲輸入到存儲器元件300的信號IN的數(shù)據(jù)。具體來說，電容器305是包括一對電極之間的電介質的電容器。電極之ー經(jīng)由電容器開關元件306連接到第一倒相元件301的輸入端子。電極的另ー個連接到向其提供低電平電源電位VSS或者諸如地電位之類的固定電位的結點。按照與電容器305相似的方式，電容器307經(jīng)由開關元件303、第一倒相元件301和電容器開關元件308連接到存儲器元件300的輸入端子、即向其提供信號IN的電位的結點，使得能夠根據(jù)需要來存儲輸入到存儲器元件300的信號IN的數(shù)據(jù)。具體來說，電容器307是包括一對電極之間的電介質的電容器。電極之一經(jīng)由電容器開關元件308連接到第一倒相元件301的輸出端子。電極的另ー個連接到向其提供低電平電源電位VSS或者諸如地電位之類的固定電位的結點。
注意，圖5中，示出倒相器用作第一倒相元件301和第二倒相元件302的示例；但是，除了倒相器之外，拍頻倒相器也能夠用作第一倒相元件301或第二倒相元件302。對于電容器開關元件306和電容器開關元件308的每個，使用在溝道形成區(qū)中包括高度純化氧化物半導體的晶體管。注意，存儲器元件300還可根據(jù)需要包括另ー個電路元件，例如ニ極管、電阻器或電感。接下來，圖5的存儲器元件的更具體電路圖的示例如圖6所示。圖6所示的存儲器元件300至少包括第一倒相元件301、第二倒相元件302、開關元件303、開關元件304、電容器305、電容器開關元件306、電容器307和電容器開關元件308。這些電路元件的連接結構與圖5中相同。圖6中的第一倒相元件301具有一種結構，其中其柵電極相互連接的p溝道晶體管309和n溝道晶體管310在向其提供高電平電源電位VDD的第一結點與向其提供低電平 電源電位VSS的第二結點之間串聯(lián)連接。具體來說，p溝道晶體管309的源電極連接到向其提供電源電位VDD的第一結點，以及n溝道晶體管310的源電極連接到向其提供電源電位VSS的第二結點。另外，p溝道晶體管309的漏電極連接到n溝道晶體管310的漏電極，以及兩個漏電極的電位能夠被看作是第一倒相元件301的輸出端子的電位。另外，p溝道晶體管309的柵電極和n溝道晶體管310的柵電極的電位能夠被看作是第一倒相元件301的輸入端子的電位。圖6中的第二倒相元件302具有一種結構，其中其柵電極相互連接的p溝道晶體管311和n溝道晶體管312在向其提供高電平電源電位VDD的第一結點與向其提供低電平電源電位VSS的第二結點之間串聯(lián)連接。具體來說，p溝道晶體管311的源電極連接到向其提供電源電位VDD的第一結點，以及n溝道晶體管312的源電極連接到向其提供電源電位VSS的第二結點。另外，p溝道晶體管311的漏電極連接到n溝道晶體管312的漏電極，以及兩個漏電極的電位能夠被看作是第二倒相元件302的輸出端子的電位。另外，p溝道晶體管311的柵電極和n溝道晶體管312的柵電極的電位能夠被看作是第二倒相元件302的輸入端子的電位。圖6中，作為示例示出晶體管用于開關元件303的情況，并且晶體管的開/關通過提供給其柵電極的信號Sig I來控制。另外，作為示例示出晶體管用于開關元件304的情況，并且晶體管的開/關通過提供給其柵電極的信號Sig 2來控制。注意，圖6中，示出開關元件303和開關元件304的每個僅包括一個晶體管的結構；但是，本發(fā)明并不局限于這種結構。在本發(fā)明的一個實施例中，開關元件303或開關元件304可包括多個晶體管。在用作開關元件的多個晶體管包含在開關元件303或開關元件304中的情況下，多個晶體管可并聯(lián)、串聯(lián)或者以并聯(lián)連接和串聯(lián)連接的組合相互連接。圖6中，在溝道形成區(qū)中包括氧化物半導體的晶體管用于電容器開關元件306，并且晶體管的開/關通過提供給其柵電極的信號Sig 3來控制。由于用于電容器開關元件306的晶體管在溝道形成區(qū)中包括高度純化氧化物半導體，所以截止態(tài)電流極低，如上所述。圖6中，在溝道形成區(qū)中包括氧化物半導體的晶體管用于電容器開關元件308，并且晶體管的開/關通過提供給其柵電極的信號Sig 4來控制。由于用于電容器開關元件308的晶體管在溝道形成區(qū)中包括高度純化氧化物半導體，所以截止態(tài)電流極低，如上所述。
注意，圖6中，示出電容器開關元件306或電容器開關元件308僅包括一個晶體管的結構；但是，本發(fā)明并不局限于這種結構。在本發(fā)明的一個實施例中，電容器開關元件306或電容器開關元件308可包括多個晶體管。在用作開關元件的多個晶體管包含在電容器開關元件306或電容器開關元件308中的情況下，多個晶體管可并聯(lián)、串聯(lián)或者以并聯(lián)連接和串聯(lián)連接的組合相互連接。在本發(fā)明的一個實施例中，用于電容器開關元件306或電容器開關元件308中的開關元件的至少ー個晶體管可在溝道形成區(qū)中包括高度純化氧化物半導體。相應地，用于第一倒相元件301、第二倒相元件302、開關元件303或開關元件304的晶體管能夠包括除了氧化物半導體之外的半導體，例如非晶硅、微晶硅、多晶硅、單晶硅、非晶鍺、微晶鍺、多晶鍺或單晶鍺。另外，在上述晶體管中，可使用半導體薄膜或體半導體襯底。只要能夠制造包括氧化物半導體膜的P溝道晶體管，則存儲器元件中的所有晶體管能夠包括氧化物半導體膜作為有源層，使得過程能夠得到簡化。接下來，將描述圖5或圖6所示存儲器元件的操作的示例。 首先，在寫入數(shù)據(jù)中，開關元件303接通，開關元件304關斷，電容器開關元件306關斷，以及電容器開關元件308關斷。然后，將電源電位VDD提供給第一結點，并且將電源電位VSS提供給第二結點，由此電源電壓施加在第一結點與第二結點之間。提供給存儲器元件300的信號IN的電位經(jīng)由開關元件303提供給第一倒相元件301的輸入端子，由此第一倒相元件301的輸出端子的電位是信號IN的倒相電位。然后，開關元件304接通，并且第一倒相元件301的輸入端子連接到第二倒相元件302的輸出端子，由此將數(shù)據(jù)寫入第一倒相元件301和第二倒相元件302中。隨后，在輸入數(shù)據(jù)保持在第一倒相元件301和第二倒相元件302中的情況下，在開關元件304保持在通態(tài)、電容器開關元件306保持在截止態(tài)以及電容器開關元件308保持在截止態(tài)的狀態(tài)中，開關元件303關斷。通過關斷開關元件303，輸入數(shù)據(jù)保持在第一倒相元件301和第二倒相元件302中。這時，將電源電位VDD提供給第一結點，并且將電源電位VSS提供給第二結點，由此保持電源電壓施加在第一結點與第二結點之間的狀態(tài)。第一倒相元件301的輸出端子的電位反映第一倒相元件301和第二倒相元件302中保持的數(shù)據(jù)。因此，通過讀出該電位，能夠從存儲器元件300讀出數(shù)據(jù)。注意，為了降低保持數(shù)據(jù)中的功率消耗，在電容器305和電容器307中保持輸入數(shù)據(jù)的情況下，開關元件303關斷，開關元件304接通，電容器開關元件306接通，以及電容器開關元件308接通。然后，經(jīng)由電容器開關元件306，具有與第一倒相元件301和第二倒相元件302中保持的數(shù)據(jù)的值對應的量的電荷存儲在電容器305中，由此將數(shù)據(jù)寫入電容器305中。另外，經(jīng)由電容器開關元件308，具有與第一倒相元件301和第二倒相元件302中保持的數(shù)據(jù)的值對應的量的電荷存儲在電容器307中，由此將數(shù)據(jù)寫入電容器307中。注意，電容器305中包含的ー對電極之間的電壓以及電容器307中包含的一對電極之間的電壓的極性彼此相反。在電容器305中存儲數(shù)據(jù)之后，電容器開關元件306關斷，由此保持電容器305中存儲的數(shù)據(jù)。另外，在電容器307中存儲數(shù)據(jù)之后，電容器開關元件308關斷，由此保持電容器307中存儲的數(shù)據(jù)。在關斷電容器開關元件306和電容器開關元件308之后，例如，將電源電位VSS提供給第一結點和第二結點的每個，使得結點具有相等電位，并且停止在第一結點與第二結點之間施加電源電壓。這樣,在電容器305和電容器307中保持輸入數(shù)據(jù)的情況下,第一結點與第二結點之間的電源電壓的施加是不必要的；因此，經(jīng)由第一倒相元件301中包含的p溝道晶體管309和n溝道晶體管310或者經(jīng)由第二倒相元件302中包含的p溝道晶體管311和n溝道晶體管312，在第一結點與第二結點之間流動的截止態(tài)電流能夠極接近零。因此，因保持數(shù)據(jù)中的存儲器元件的截止態(tài)電流引起的功率消耗能夠顯著降低，并且存儲器裝置以及還有包括存儲器裝置的整個半導體器件的功率消耗能夠抑制為較低。由于用于電容器開關元件306和電容器開關元件308的每個的晶體管在溝道形成區(qū)中包括高度純化氧化物半導體，所以截止態(tài)電流密度能夠小于或等于100 zA/iim，優(yōu)選地小于或等于10 zA/ u m,更優(yōu)選地小于或等于I zA/ u m。相應地，包括高度純化氧化物半導體膜作為有源層的晶體管具有遠比包括具有結晶度的硅的晶體管要低的截止態(tài)電流。因此，當晶體管用于其中的電容器開關元件306處于截止態(tài)時，電容器305中存儲的電荷很難被釋放；因此，保持數(shù)據(jù)。另外，當晶體管用于其中的電容器開關元件308處于截止態(tài)時，電容器307中存儲的電荷很難被釋放；因此，保持數(shù)據(jù)。 在讀出電容器305和電容器307中存儲的數(shù)據(jù)的情況下，將電源電位VDD提供給第一結點并且將電源電位VSS提供給第二結點，由此電源電壓施加在第一結點與第二結點之間。在這種狀態(tài)中，電容器開關元件306接通。當電源電壓施加在第一結點與第二結點之間時，第一倒相元件301的輸出端子提供有其輸入端子的電位的倒相電位。注意，第一倒相元件301的輸入端子提供有具有與電容器305中存儲的電荷量對應的電平的電位；因此，其輸出端子的電位反映數(shù)據(jù)。另外，通過接通電容器開關元件308，將具有與電容器305中存儲的電荷量對應的電平的電位提供給第一倒相元件301的輸出端子。因此，具有反映數(shù)據(jù)的電位的信號OUT能夠從存儲器元件300來讀出。圖28是在圖6所示的電路中沒有停止提供電源電位VDD的情況下的時序圖的示例。當信號Sig I設置為低電平而Sig 2設置為高電平時，阻塞信號IN，形成返回環(huán)路，并且能夠保持狀態(tài)。當信號Sig I再次設置為高電平而信號Sig 2設置為低電平時，信號IN經(jīng)由第一倒相兀件301來輸入和輸出。這時,信號Sig 3和信號Sig 4設置為低電平。圖29是在圖6所示的電路中停止提供電源電位VDD的情況下的時序圖的示例。當信號Sig I設置為低電平而Sig 2設置為高電平時，阻塞信號IN，形成返回環(huán)路，并且能夠保持狀態(tài)。此后，信號Sig 3和信號Sig 4設置為高電平，由此電容器305和電容器307存儲數(shù)據(jù)。甚至當此后停止電源電位VDD的提供時，也保持電容器305和電容器307的電位(圖29中，電容器305具有高電平電位，而電容器307具有低電平電位)。此后，當提供電源電位VDD并且信號Sig 3和信號Sig 4再次設置為高電平吋，電容器305的電位經(jīng)由第一倒相元件301輸出，并且電容器307的電位被輸出(圖29中，電容器305和電容器307均具有低電平電位)。這個實施例能夠通過與任何上述實施例適當?shù)亟Y合來實現(xiàn)。(實施例4)
作為本發(fā)明的一個實施例的半導體器件包括其中包含奪的晶體管以及其中包含氧化物半導體的晶體管。包含硅的晶體管能夠使用硅晶圓、SOI (絕緣體上硅)襯底、絕緣表面之上的硅薄膜等形成。
SOI襯底能夠使用例如以Smart Cut (注冊商標)、外延層轉移(ELTRAN)(注冊商標)、介電分隔方法、等離子體輔助化學蝕刻(PACE)、通過注入氧分隔(SIMOX)等為代表的UNIB0ND (注冊商標)來制造。在具有絕緣表面的襯底之上形成的硅的半導體膜可通過已知技術來晶化。作為晶化的已知技術，給出使用激光束的激光晶化方法以及使用催化元件的晶化方法。備選地，使用催化元件的晶化方法以及激光晶化方法可以相結合。在使用諸如石英之類的耐熱襯底的情況下，有可能結合下列晶化方法的任ー種采用電加熱爐的熱晶化方法、采用紅外光的燈退火晶化方法、采用催化元件的晶化方法以及在大約950°C下的高溫退火方法。另外，使用上述方法所制造的半導體元 件可轉移到由塑料等所形成的柔性襯底上，使得形成半導體器件。能夠使用各種轉移方法。轉移方法的示例包括ー種方法，其中金屬氧化物膜設置在襯底與半導體元件之間，并且金屬氧化物膜通過晶化來脆化，使得半導體元件被分離開并且轉移；ー種方法，其中包含氫的非晶硅膜設置在襯底與半導體元件之間，并且非晶硅膜通過激光束照射或蝕刻被去除，使得半導體元件從襯底分離開并且轉移；ー種方法，其中對其設置了半導體元件的襯底通過機械切割或者經(jīng)由溶液或氣體的蝕刻被去除，使得半導體元件從襯底被切割并且轉移；等等。在這個實施例中，半導體器件的結構以及用于制造半導體器件的方法將通過給出一個示例來描述，在該示例中，借助于SOI (絕緣體上娃)襯底,制造包含娃的晶體管，并且然后制造包含氧化物半導體的晶體管。首先，如圖7A所示，清潔接合襯底500，并且然后絕緣膜501在接合襯底500的表面之上形成。作為接合襯底500，能夠使用采用硅所形成的單晶半導體襯底。備選地，接合襯底500可以是使用具有晶格失真的硅、通過向硅添加鍺所得到的硅鍺等所形成的半導體襯底。注意，在用于接合襯底500的單晶半導體襯底中，晶軸的方向優(yōu)選地是均勻的；但是襯底不一定使用其中完全消除了諸如點缺陷、線缺陷或平面缺陷之類的晶格缺陷的理想晶體來形成。另外，接合襯底500的形狀并不局限于圓形，并且襯底能夠處理為除了圓形之外的形狀。考慮到接合襯底500后來與其附連的基板503的形狀一般為矩形并且諸如微縮投影曝光設備之類的曝光設備的曝光區(qū)為矩形等，接合襯底500可處理為例如矩形形狀。接合襯底500能夠通過切割市場銷售的圓形單晶半導體襯底來處理。絕緣膜501可以是單絕緣膜或者多個絕緣膜的疊層?？紤]到包含雜質的區(qū)域將在后來被去除，絕緣膜501的厚度優(yōu)選地大于或等于15 nm但小于或等于500 nm。作為絕緣膜501中包含的膜，能夠使用包含硅或鍺作為其成分的絕緣膜，例如氧化硅膜、氮化硅膜、氧氮化硅膜、氮氧化硅膜、氧化鍺膜、氮化鍺膜、氧氮化鍺膜或者氮氧化鍺膜。另外，能夠使用包含諸如氧化鋁、氧化鉭或氧化鉿之類的金屬氧化物的絕緣膜、包含諸如氮化鋁之類的金屬氮化物的絕緣膜、包含諸如氧氮化鋁膜之類的金屬氧氮化物的絕緣膜、或者包含諸如氮氧化鋁膜之類的金屬氮氧化物的絕緣膜。在這個實施例中，描述通過接合襯底500的熱氧化所形成的氧化硅用作絕緣膜501的示例。注意，圖7A中，絕緣膜501形成為使得覆蓋接合襯底500的整個表面；但是，絕緣膜501可在接合襯底500的至少ー個表面上形成。
注意，在本說明書中，氧氮化物是包含氧和氮以使得氧的量比氮要大的物質，而氮氧化物是包含氧和氮以使得氮的量比氧要大的物質。在絕緣膜501通過接合襯底500的表面的熱氧化來形成的情況下，其中使用具有少量水分的氧的干式氧化、其中將諸如氯化氫之類的包含鹵素的氣體加入氧氣氛的熱氧化等能夠用作熱氧化。另外，濕式氧化、例如其中采用氧來燃燒氫以生成水的熱氧化或者其中以100°C或更高的溫度加熱高純度水以生成水蒸汽并且借助于水蒸汽來執(zhí)行氧化的水蒸汽氧化可用于形成絕緣膜501。在基板503包括降低半導體器件的可靠性的諸如堿金屬或堿土金屬之類的雜質的情況下，絕緣膜501優(yōu)選地包括能夠防止雜質從基板503擴散到將在分離之后形成的半導體膜中的至少ー層勢壘膜。作為能夠用作勢壘膜的絕緣膜，能夠給出氮化硅膜、氮氧化硅膜、氮化鋁膜、氮氧化鋁膜等。例如，用作勢壘膜的絕緣膜優(yōu)選地形成為15 nm至300 nm厚。另外，具有比勢壘膜更低比例的氮的絕緣膜、例如氧化硅膜或氧氮化硅膜可在勢壘膜與接合襯底500之間形成。具有更低比例的氮的絕緣膜可形成為大于或等于5 nm但小于或 等于200 nm的厚度。在將氧化硅用于絕緣膜501的情況下，絕緣膜501能夠通過借助于硅烷和氧的混合氣體、TEOS (四こ氧基甲硅烷)和氧的混合氣體等的諸如熱CVD、等離子體CVD、常壓CVD或偏置ECRCVD之類的氣相沉積方法來形成。在這種情況下，絕緣膜501的表面可經(jīng)過氧等離子體處理，以便增加密度。同時，在將氮化硅用于絕緣膜501的情況下，絕緣膜501能夠通過借助于硅烷和氨的混合氣體的諸如等離子體CVD之類的氣相沉積方法來形成。備選地，絕緣膜501可使用氧化硅、通過借助于有機硅烷氣體的化學氣相沉積方法來形成。作為有機硅烷氣體，能夠使用例如四こ氧基甲硅烷(TEOS)(化學式
Si(OC2H5)4)、四甲基硅烷(TMS)(化學式Si (CH3)4)、四甲基環(huán)四硅氧烷(TMCTS)、八甲基環(huán)四硅氧烷(OMCTS)、六甲基ニ硅胺烷(HMDS)、三こ氧基甲硅烷(化學式SiH (OC2H5) 3)或三(ニ甲基氨基)硅烷(化學式SiH(N(CH3)2)J等含硅化合物。通過將有機硅烷氣體用于源氣體，具有平坦表面的氧化硅膜能夠在350°C或更低的加工溫度下形成。備選地，絕緣膜能夠通過熱CVD方法、使用在高于或等于200°C但低于或等于500°C的加熱溫度下形成的低溫氧化物(LTO)來形成。能夠通過使用甲硅烷(SiH4)、こ硅烷(Si2H6)等作為硅源氣體，并且使用ニ氧化氮(NO2)等作為氧源氣體，來形成LT0。例如，在將TEOS和02用于源氣體來形成作為絕緣膜501的氧化硅膜的情況下，條件可設置如下=TEOS的流率為15 sccm,02的流率為750 sccm，沉積壓カ為100 Pa，沉積溫度為300°C，RF輸出為300 W，以及電源頻率為13. 56 MHz0注意，在較低溫度下形成的絕緣膜、例如使用有機硅烷所形成的氧化硅膜或者在低溫下形成的氮氧化硅膜在其表面具有多個OH基。OH基與水分子之間的氫接合形成硅烷醇基，并且在低溫下接合基板和絕緣膜。作為共價鍵的硅氧鍵最后在基板與絕緣膜之間形成。與Smart Cut (注冊商標)等中的沒有OH基或者具有極少OH基的熱氧化膜相比，諸如使用有機硅烷或者在較低溫度下形成的LTE所形成的上述氧化硅膜絕緣膜之類的絕緣膜適合在低溫下接合。絕緣膜501在接合襯底500的表面之上形成平坦并且親水的接合平面。因此，絕緣膜501的平均表面粗糙度Ra優(yōu)選地小于或等于0. 7 nm,更優(yōu)選地小于或等于0. 4 nm。絕緣膜501的厚度可大于或等于5 nm但小于或等于500 nm，優(yōu)選地大于或等于10 nm但小于或等于200 nm。隨后，如圖7B所示，接合襯底500采用由箭頭所示通過絕緣膜501的電場所加速的離子束來照射，由此具有微孔的脆化層502在離接合襯底500的表面的預定深度的區(qū)域中形成。例如，脆化層表示通過晶體結構的無序來局部脆化的層，并且脆化層的狀態(tài)取決于用于形成脆化層的部件。注意，可存在范圍從接合襯底的ー個表面到脆化層的區(qū)域被脆化到某種程度的區(qū)域；但是，本說明書中的脆化層表示其中后來執(zhí)行的分隔的區(qū)域及其鄰近區(qū)域。形成脆化層502的深度能夠通過離子束的加速能量以及離子束進入的角度來調整。脆化層502能夠在與離子的平均滲透深度相同或基本上相同的深度來形成。將與接合襯底500分離的半導體膜504的厚度通過注入離子的深度來確定。形成脆化層502的深度 能夠設置在例如大于或等于50 nm但小于或等于500 nm、優(yōu)選地大于或等于50 nm但小于或等于200 nm的范圍中。離子通過離子摻雜方法合乎需要地注入接合襯底500，其中沒有執(zhí)行質量分離，因為循環(huán)時間能夠縮短；但是，本發(fā)明可采用其中執(zhí)行質量分離的離子注入方法。當氫(H2)用于源氣體吋，H+、H2+和H3+能夠通過激發(fā)氫氣體來產(chǎn)生。從源氣體所產(chǎn)生的離子種類的比例能夠通過調整等離子體激發(fā)方法、用于生成等離子體的氣氛的壓力、所提供源氣體的量等而改變。在離子注入通過離子摻雜方法來執(zhí)行的情況下，優(yōu)選的是，相對于離子束中的H\ H2+和H3+的總量以50%或以上、更優(yōu)選地以80%或以上包含H3'在以80%或以上包含H3+時，離子束中的H2+離子的比例變得較低，這引起離子束中包含的氫離子的平均滲透深度的較小變化。因此，離子注入效能得到改進，并且循環(huán)時間能夠縮短。H3+具有比H+和H2+更大的質量。將將包含更高比例的H3+的離子束與包含更高比例的H+和H2+的進行比較時，甚至當摻雜時的加速電壓相同時，前者也能夠將氫注入接合襯底500中比后者更淺的區(qū)域。此外，前者具有沿厚度方向注入接合襯底500的氫的陡濃度分布，因此，脆化層502本身的厚度能夠較小。在通過借助于氫氣體的離子摻雜方法來執(zhí)行離子注入的情況下，加速電壓設置為大于或等于10 kV但小于或等于200 kV，以及劑量設置為大于或等于I X IO16離子/Cm2但小于或等于6X IO16離子/cm2。在這種條件下，脆化層502能夠在接合襯底500的大于或等于50 nm但小于或等于500 nm的深度的區(qū)域中形成，但是取決于離子束中包含的離子種類及其比例以及絕緣膜501的膜厚度。例如，在接合襯底500是單晶硅襯底并且絕緣膜501使用100 nm厚的熱氧化物膜來形成的情況下，厚度大約為146 nm的半導體膜能夠在如下條件下與接合襯底500分離作為源氣體的100%氫氣體的流率為50 sccm，射束電流密度為5 y A/cm2，加速電壓為50kV，以及劑量為2. OX IO16原子/cm2。注意，甚至在將氫加入接合襯底500時的條件沒有發(fā)生變化時，也使絕緣膜501的厚度較大，由此能夠使半導體膜的厚度較小。備選地，氦(He)能夠用作離子束的源氣體。由于通過激發(fā)氦所產(chǎn)生的大多數(shù)離子種類為He+，但是He+能夠甚至通過其中沒有執(zhí)行質量分離的離子摻雜主要地注入接合襯底500中。因此，能夠通過離子摻雜方法在脆化層502中有效地形成微孔。在通過使用氦的離子摻雜方法來執(zhí)行離子注入的情況下，加速電壓能夠設置為大于或等于10 kV但小于或等于200 kV，以及劑量能夠大于或等于IXlO16離子/cm2但小于或等于6 X IO16離子/cm2。諸如氯氣體(Cl2氣體)或氟氣體(F2氣體)之類的鹵素氣體能夠用作源氣體。在通過離子摻雜方法對接合襯底500執(zhí)行離子注入的情況下，離子摻雜設備中存在的雜質連同離子一起注入到處理對象；因此，存在諸如S、Ca、Fe和Mo之類的雜質存在于絕緣膜501的表面之上和附近的可能性。因此，其中雜質數(shù)量被認為是最大的絕緣膜501的表面之上或附近的區(qū)域可通過蝕刻、拋光等被去除。具體來說，可去除在離絕緣膜501的表面的10 nm至100 nm、優(yōu)選地大約30 nm至70 nm的深度的區(qū)域。蝕刻可通過諸如反應離子蝕刻(RIE)方法之類的干式蝕刻方法來執(zhí)行；例如，能夠使用電感耦合等離子體(ICP)蝕刻方法、電子回旋加速器共振(ECR)蝕刻方法、平行板(電容耦合類型)蝕刻方法、磁控管等離子體蝕刻方法、雙頻等離子體蝕刻方法、螺旋波等離子體蝕刻方法等。例如，在通過ICP蝕刻方法去除氮氧化硅膜的表面之上和附近的區(qū)域的情況下，該區(qū)域能夠在如下條件下被去除到離表面大約50 nm的深度作為蝕刻氣體的CHF3的流率為7. 5 sccm, He的流率為100 sccm，反應壓カ為5. 5 Pa，下電極的溫度為70°C，施加到線圈形狀電極的RF (13. 56 MHz)電カ為475 W，施加到下電極(或偏置側)的電カ為300 W，以及蝕刻時間大約為10秒。代替作為氟基氣體的CHF3，諸如Cl2、BCl3、SiCl4或CCl4之類的氯基氣體、諸如CF4、SF6或NF3之類的另一種氟基氣體或者O2能夠適當?shù)赜糜谖g刻氣體。此外，除了 He之外的惰性氣體可加入蝕刻氣體。例如,從Ne、Ar、Kr和Xe中選取的ー種或多種元素能夠用作加入蝕刻氣體的惰性元素。在通過濕式蝕刻去除氮氧化硅膜的表面之上和附近的區(qū)域的情況下，包含氟化氫銨、氟化銨等的水溶液可用作蝕刻劑。能夠通過CMP (化學機械拋光)、液體噴射拋光等，來執(zhí)行拋光。在形成脆化層502之后，絕緣膜501的表面之上和附近被極大污染的區(qū)域通過蝕亥IJ、拋光等被去除，由此進入在基板503之上形成的半導體膜504的雜質量能夠受到抑制。此外，在最終完成的半導體器件中，有可能防止雜質引起晶體管的可靠性的降低以及諸如閾值電壓的變化或者泄漏電流的増加之類的電特性的降低。為了去除雜質，有可能執(zhí)行原子束或離子束照射處理、等離子體處理或自由基處理(radical treatment)。在使用原子束或離子束的情況下,能夠使用使用気等的惰性氣體中性原子束或惰性氣體離子束。隨后，如圖7C所示，接合襯底500和基板503相互附連，使得絕緣膜501夾入它們之間。注意，在附連基板503和接合襯底500之前，用于附連的表面、即接合襯底500之上形成的絕緣膜501的表面以及基板503的表面在這個實施例中優(yōu)選地經(jīng)過用于增加絕緣膜501與基板503之間的接合強度的表面處理。作為表面處理的示例，能夠給出濕式處理、干式處理以及濕式處理和干式處理的組合。不同的濕式處理或者不同的干式處理可結合執(zhí)行。濕式處理的示例包括使用臭氧水的臭氧處理(臭氧水清潔)、諸如超音速清潔之類的超聲清潔、二流體清潔(其中諸如純水或氧化水之類的功能水以及諸如氮之類的載流子氣體共同噴射的方法)、采用鹽酸和過氧化氫溶液的清潔等。作為干式處理的示例,能夠給出惰性氣體中性原子束處理、惰性氣體離子束處理、紫外線處理、臭氧處理、等離子體處理、采用偏置施加的等離子體處理、自由基處理等。通過執(zhí)行上述表面處理，用于附連的表面的親水性和清潔度能夠提高。因此，接合強度能夠得到提高。對于附連，在接合襯底500之上形成的基板503和絕緣膜501設置成相互緊密接觸，以及然后將大致大于或等于I N/cm2但小于或等于500 N/cm2、優(yōu)選地大于或等于11 N/cm2但小于或等于20 N/cm2的壓カ施加到基板503和接合襯底500相互重疊的部分。當施加壓カ時，基板503與絕緣膜501之間的接合從引起其中基板503和絕緣膜501相互緊密接觸的整個表面的接合的部分開始。通過范德瓦爾斯カ或氫接合來執(zhí)行，使得接合甚至在室溫下也是牢固的。注意，由于上述接合能夠在低溫下執(zhí)行，所以各種襯底能夠用于基板503。例如，用于電子エ業(yè)的諸如鋁硅酸鹽玻璃襯底、鋇硼硅酸鹽玻璃襯底或鋁硼硅酸鹽玻璃襯底之類的各種襯底、石英襯底、陶瓷襯底、藍寶石襯底等能夠用作基板503。備選地，作為基板503，能夠使用由硅、神化鎵、磷化銦等所形成的半導體襯底。進ー步備選地，基板503可以是包括不銹鋼襯底的金 屬襯底。熱膨脹系數(shù)大于或等于25X 10_7 /°C但小于或等于50X10_7 /°C (優(yōu)選地大于或等于30X10—7 /°C但小于或等于40X10—7 /°C )并且應變點大于或等于580°C但小于或等于680°C (優(yōu)選地大于或等于600°C但小于或等于680°C )的襯底優(yōu)選地用作玻璃襯底，其中玻璃襯底用作基板503。當玻璃襯底是無堿玻璃襯底吋，半導體器件的雜質污染能夠得到抑制。作為玻璃襯底,能夠使用為生產(chǎn)液晶面板所研制的母板玻璃襯底。作為這種母板玻璃襯底，具有如下尺寸的襯底是已知的第三代(550毫米X 650毫米)；第3.5代(600毫米X720毫米)；第四代￠80毫米X880毫米或730毫米X920毫米)；第五代(I 100毫米X 1300毫米)；第六代(1500毫米X 1850毫米)；第七代(1870毫米X 2200毫米)；第八代(2200毫米X 2400毫米);等等。當SOI襯底采用用作基板503的大面積母板玻璃襯底來制造吋，能夠得到大面積SOI襯底。SOI襯底的尺寸増加能夠通過使用諸如母板玻璃襯底之類的大襯底作為基板503來實現(xiàn)。當SOI襯底能夠具有較大面積時，諸如IC或LSI之類的大量芯片能夠通過使用一個襯底來制造。生產(chǎn)率能夠急劇増加。雖然對于能夠用作基板503的襯底沒有具體限制，然而必要的是，襯底至少具有對后來執(zhí)行的熱處理的充分耐熱性。例如，能夠使用通過熔化方法或浮動方法所制造的玻璃襯底。當后來執(zhí)行的熱處理的溫度較高時，應變點為730°C或更高的玻璃襯底優(yōu)選地用作玻璃襯底。作為玻璃襯底，例如使用諸如鋁硅酸鹽玻璃、鋁硼硅酸鹽玻璃或鋇硼硅酸鹽玻璃之類的玻璃材料。一般來說，通過包含氧化鋇(BaO)和氧化硼以使得氧化鋇的量比氧化硼要大，能夠得到耐熱并且具有更大實際用途的玻璃襯底。因此，優(yōu)選地使用包含使得BaO的量比B2O3要大的BaO和B2O3的玻璃襯底。注意，為了避免通過收縮而引起的這種有缺陷接合，基板503可在接合步驟之前預先經(jīng)過熱處理。此外，絕緣膜可在基板503之上預先形成?；?03的表面上不一定提供有絕緣膜。但是，在基板503的表面上形成絕緣膜能夠防止基板503的諸如堿金屬和堿土金屬之類的雜質進入接合襯底500。此外，在基板503的表面上形成絕緣膜的情況下，基板503之上的絕緣膜接合到絕緣膜501 ;因此，更多種襯底能夠用作基板503。一般來說，由諸如塑料之類的柔性合成樹脂所形成的襯底的溫度上限趨向于較低。但是，只要襯底能夠耐受后來執(zhí)行的半導體器件元件的制造步驟中的加工溫度，則由這類樹脂所形成的襯底在基板503之上形成絕緣膜的情況下能夠用作基板503。塑料襯底的示例包括以聚對苯ニ甲酸こニ醇酷(PET)、聚醚砜(PES)、聚萘こ烯(PEN)、聚碳酸酯(PC)、聚醚醚酮(PEEK)、聚砜(PSF)、聚醚酰亞胺(PEI)、多芳基化合物(PAR)、對苯ニ甲酸聚丁烯(PBT)、聚酰亞胺、丙烯臆-丁ニ烯-苯こ烯樹脂、聚氯こ烯。聚丙烯、多こ酸こ烯酯、丙烯酸樹脂等為代表的聚酷。在基板503之上形成絕緣膜的情況下，基板503和接合襯底500的相互附連優(yōu)選地在按照與絕緣膜501相似的方式對這種絕緣膜的表面執(zhí)行表面處理之后執(zhí)行。
在接合襯底500附連到基板503之后，優(yōu)選地執(zhí)行熱處理，以便增加基板503與絕緣膜501之間的接合界面處的接合強度。這種處理以脆化層502中不會生成裂紋的溫度來執(zhí)行，并且能夠以高于或等于200°C但低于或等于400°C的范圍之內(nèi)的溫度來執(zhí)行。通過在這個溫度范圍之內(nèi)將接合襯底500附連到基板503，能夠使基板503與絕緣膜501之間的接
合強度牢固。當接合平面在將接合襯底500和基板503相互附連的時候受到灰塵等污染時，沒有接合被污染部分。為了避免接合平面的污染，接合襯底500和基板503的附連優(yōu)選地在氣密室中執(zhí)行。在將接合襯底500和基板503相互附連時，處理室可具有降低到大約5. OX 10_3Pa的壓力，并且可清潔接合處理的氣氛。隨后執(zhí)行熱處理，由此，在脆化層502中彼此相鄰的微孔相結合，使得微孔的體積增加。因此，如圖7D所示，作為接合襯底500的一部分的半導體膜504沿脆化層502與接合襯底500分離。由于絕緣膜501和基板503相接合，所以與接合襯底500分離的半導體膜504固定到基板503。用于將半導體膜504與接合襯底500分離的熱處理優(yōu)選地在不超過基板503的應變點的溫度下執(zhí)行。對于這種熱處理，能夠使用快速熱退火(RTA)設備、電阻加熱爐或微波加熱設備。對于RTA設備，能夠使用氣體快速熱退火(GRTA)設備或燈快速熱退火(LRTA)設備。當使用GRTA設備時，加熱溫度能夠設置在高于或等于500°C但低于或等于650°C的溫度，并且處理時間能夠設置在大于或等于0. 5分鐘但小于或等于60分鐘。當使用電阻加熱設備時，カロ熱溫度能夠設置在高于或等于200°C但低于或等于650°C，并且處理時間能夠設置在大于或等于2小時但小于或等于4小吋。熱處理可通過采用諸如微波之類的高頻波的介電加熱來執(zhí)行。通過介電加熱的熱處理能夠通過采用在高頻發(fā)生器處生成的處于300 MHz至3 THz的范圍之內(nèi)的高頻波照射接合襯底500來執(zhí)行。具體來說，例如，采用在900 W下的頻率為2. 45 GHz的微波的照射執(zhí)行14分鐘，以便組合在脆化層中彼此相鄰的微孔，由此接合襯底500能夠沿脆化層最終分割。描述了使用具有電阻加熱的豎爐的熱處理的具體處理方法。接合襯底500與其附連的基板503設置在豎爐的舟皿上，并且這個舟皿輸送到豎爐的室中。為了抑制接合襯底500的氧化，首先排空室，使得形成真空狀態(tài)。真空度大約為5X10_3 Pa。在獲得真空狀態(tài)之后，將氮提供給室，使得室具有大氣壓力下的氮氣氛。在這個期間中，加熱溫度増加到200。。。在使室具有在大氣壓力下的氮氣氛之后，執(zhí)行2小時在200°C下的加熱。然后，溫度増加到400°C，為時I小時。在400°C的加熱溫度下的狀態(tài)變穩(wěn)定之后，溫度増加到600°C，為時I小時。在600°C的加熱溫度下的狀態(tài)變穩(wěn)定之后，執(zhí)行2小時在600°C下的加熱。然后，加熱溫度降低到400°C，為時ー個小時，并且在10分鐘至30分鐘之后，從室中帶出舟皿。接合襯底500和半導體膜504與其附連并且設置在舟皿上的基板503在空氣氣氛中冷卻。通過接連執(zhí)行用于增加絕緣膜501與基板503之間的接合強度的熱處理以及用于分割脆化層502的熱處理，來執(zhí)行使用上述電阻加熱爐的熱處理。在不同設備中執(zhí)行這兩種熱處理的情況下，例如，在電阻加熱爐中以200°C執(zhí)行2小時熱處理，并且然后從爐中帶出相互接合的基板503和接合襯底500。隨后，熱處理由RTA設備在高于或等于600°C但低于或等于700°C的加工溫度下執(zhí)行一分鐘至數(shù)小時，使得接合襯底500沿脆化層502分割。注意，在一些情況下，接合襯底500的周邊沒有接合到基板503。這看上去是因為接合襯底500的周邊經(jīng)過斜切或者具有曲率，使得基板503和絕緣膜501沒有相互緊密接觸，或者脆化層502在接合襯底500的周邊難以分割。另ー個原因在于，在制造接合襯底500中執(zhí)行的諸如CMP之類的拋光在接合襯底500的周邊是不充分的，使得其表面在周邊比在中心更為粗糙。又ー個原因在于，在輸送接合襯底500時載體等損壞接合襯底500的周 邊的情況下，損壞使得難以將周邊接合到基板503。由于這些原因，比接合襯底500要小的半導體膜504附連到基板503。注意，接合襯底500可在接合襯底500被分割前經(jīng)過氧化處理。氧化處理例如在氫氣氛中以350°C執(zhí)行大約2小時。當多個接合襯底500附連到基板503時，多個接合襯底500可具有不同的晶面取向。半導體中的多數(shù)載流子的遷移率取決于晶面取向。因此，半導體膜504可通過適當?shù)剡x擇具有適合于待形成半導體元件的晶面取向的接合襯底500來形成。例如，在通過使用半導體膜504來形成n型半導體元件的情況下，半導體元件中的多數(shù)載流子的遷移率能夠通過形成具有{100}平面的半導體膜504來増加。相比之下，例如，在通過使用半導體膜504來形成P型半導體元件的情況下，半導體元件中的多數(shù)載流子的遷移率能夠通過形成具有{110}平面的半導體膜504來増加。然后，在形成作為半導體元件的晶體管的情況下，半導體膜504的接合方向考慮信道方向和晶面取向來確定。隨后，半導體膜504的表面可通過拋光來平面化。平面化不一定是必要的；但是，平面化使得有可能改進半導體膜506和507與后來形成的柵絕緣膜之間的界面的特性。具體來說，拋光可以是化學機械拋光(CMP)、液體噴射拋光等。半導體膜504的厚度通過上述平面化來減小。平面化可對蝕刻之前的半導體膜504來執(zhí)行；備選地，平面化可對通過蝕刻所形成的半導體膜506和507來執(zhí)行。不是拋光而是蝕刻可對半導體膜504的表面來執(zhí)行，以便平面化半導體膜504的表面。蝕刻可通過諸如反應離子蝕刻(RIE)方法之類的干式蝕刻方法來執(zhí)行；例如，可使用電感耦合等離子體(ICP)蝕刻方法、電子回旋加速器共振(ECR)蝕刻方法、平行板(電容耦合類型)蝕刻方法、磁控管等離子體蝕刻方法、雙頻等離子體蝕刻方法、螺旋波等離子體蝕刻方法等。例如，當使用ICP蝕刻方法時，蝕刻可在如下條件下執(zhí)行作為蝕刻氣體的氯的流率為40 sccm至100 sccm，施加到線圈類型電極的電カ為100 W至200 W，施加到下電極(在偏置側)的電カ為40 W至100 W，以及反應壓カ為0. 5 Pa至I. 0 Pa。例如，半導體膜504的厚度能夠通過在如下條件下執(zhí)行蝕刻來減小到大約50 nm至60 nm :作為蝕刻氣體的氯的流率為100 sccm，反應壓カ為1.0 Pa，下電極的溫度為70°C，施加到線圈形狀電極的RF(13. 56 MHz)電カ為150 W，施加到下電極(在偏置側)的電カ為40 W，以及蝕刻時間為大約25秒至27秒。對于蝕刻氣體，能夠適當?shù)厥褂弥T如氯、氯化硼、氯化硅或四氯化碳之類的氯基氣體、諸如四氟化碳、氟化硫或氟化氮之類的氟基氣體或者氧。蝕刻能夠不僅使半導體膜504具有對于后來將要形成的半導體元件是最佳的膜厚度，而且還平面化半導體膜504的表面。注意，在與基板503緊密接觸的半導體膜504中，因脆化層502的形成而形成晶體缺陷以及沿脆化層502的狹縫，或者半導體膜504的表面的平面度受到損害。因此，在本發(fā)明的一個實施例中，為了降低晶體缺陷并且改進平面度，在去除半導體膜504的表面上形成的諸如自然氧化物膜之類的氧化物膜的過程之后，采用激光束來照射半導體膜504。在本發(fā)明的這個實施例中，將半導體膜504浸入氟化氫濃度為0. 5 wt%的DHF中為時110秒，由此去除氧化物膜。
激光束照射優(yōu)選地采用使得部分熔化半導體膜504的能量密度來執(zhí)行。這是因為，當半導體膜504完全熔化吋，因半導體膜504的再結晶而生成微晶體伴有液相的半導體膜504的無序核化，并且半導體膜504的結晶度降低。通過部分熔化半導體膜504，其中晶體生長從未熔化固態(tài)部分繼續(xù)進行的所謂縱向生長在半導體膜504中發(fā)生。由于通過縱向生長的再結晶，降低半導體膜504的晶體缺陷，并且恢復其結晶度。其中半導體膜504完全熔化的狀態(tài)表示其中半導體膜504對于絕緣膜501的界面熔化為處于液相的狀態(tài)。另一方面，其中半導體膜504部分熔化的狀態(tài)表示其中其上部被熔化并且處于液相而其下部處于固相的狀態(tài)。作為這種激光束照射，脈沖激光束照射對于部分數(shù)字化半導體膜504是優(yōu)選的。例如，在脈沖激光器的情況下，重復率小于或等于I MHz，并且脈沖寬度大于或等于10納秒但小于或等于500納秒。例如，能夠使用重復率為10 Hz至300 Hz、脈沖寬度為25納秒以及波長為308 nm的XeCl受激準分子。作為激光束，優(yōu)選地使用由半導體有選擇地吸收的固態(tài)激光的基波或二次諧波。具體來說，例如，能夠使用具有在大于或等于250 nm但小于或等于700 nm的范圍之內(nèi)的波長的激光束。能夠考慮激光束的波長、激光束的趨膚深度、半導體膜504的厚度等，來確定激光束的能量。例如，在半導體膜504的厚度大約為120 nm并且使用發(fā)射波長為308 nm的激光束的脈沖激光器情況下，激光束的能量密度可設置為600 mj/cm2至700 mj/cm2。能夠使用下列脈沖激光器-M激光器、Kr激光器、受激準分子激光器、CO2激光器、YAG激光器、Y2O3激光器、YVO4激光器、YLF激光器、YalO3激光器、玻璃激光器、紅寶石激光器、翠綠寶石激光器、鈦藍寶石激光器、銅蒸汽激光器和金蒸汽激光器。在這個實施例中,在半導體膜504的厚度大約為146 nm的情況下,激光束照射能夠按照下列方式來執(zhí)行。作為發(fā)射激光束的激光器，使用XeCl受激準分子激光器(波長為308 nm，脈沖寬度為20納秒，以及重復率為30 Hz)。通過光學系統(tǒng)將激光的截面整形為大小為0.4 mmX120 mm的線性形式。采用激光掃描速度為0. 5 mm/s的激光束來照射半導體膜504。然后，通過激光束照射，如圖7E所示形成修復了其晶體缺陷的半導體膜505。注意,優(yōu)選地在諸如稀有氣體氣氛或氮氣氛之類的惰性氣氛或者降低壓カ氣氛中執(zhí)行激光束照射。在上述氣氛的情況下，激光照射可在其氣氛受到控制的氣密室中執(zhí)行。在沒有使用室時，惰性氣氛中的激光束照射能夠通過向將要采用激光束照射的表面噴射諸如氮氣體的惰性氣體來實現(xiàn)。激光束照射在惰性氣氛或降低壓力氣氛而不是空氣氣氛中執(zhí)行，由此進一步防止形成自然氧化物膜，能夠防止裂紋或傾斜條紋在激光束照射之后形成的半導體膜505中形成，能夠改進半導體膜505的平面性，并且能夠拓寬激光束的可適用能
量范圍。激光束優(yōu)選地通過光學系統(tǒng)使其截面整形為具有同質能量分布的線性形狀。相應地，激光束照射能夠以高吞吐量同質地執(zhí)行。通過比基板 503的一側更長的激光束的射束長度，附連到基板503的整個半導體膜504能夠采用激光束通過掃描激光束一次來照射。當激光束的射束長度比基板503的一側更短時，射束長度可設置成使得附連到基板503的整個半導體膜504能夠采用激光通過掃描若干次來照射。

為了在降低壓力氣氛或者諸如稀有氣體氣氛或氮氣氛之類的惰性氣氛中執(zhí)行激光束照射，激光束照射可在其氣氛受到控制的氣密室中執(zhí)行。在沒有使用室時，惰性氣氛中的激光束照射能夠通過向將要采用激光束照射的表面噴射諸如氮氣體的惰性氣體來實現(xiàn)。激光束照射在惰性氣氛或降低壓力氣氛而不是空氣氣氛中執(zhí)行，由此進一步防止形成自然氧化物膜，能夠防止裂紋或傾斜條在激光束照射之后形成的半導體膜505中形成，能夠改進半導體膜505的平面性，并且能夠拓寬激光束的可適用能量范圍。在激光束照射之前通過干式蝕刻來平面化半導體膜504的表面的情況下，諸如晶體缺陷之類的損壞因干式蝕刻而可能在半導體膜504的表面之上或附近生成。但是，上述激光束照射能夠甚至恢復由干式蝕刻所引起的損壞。隨后，在激光束照射之后，可蝕刻半導體膜505的表面。在激光束照射之后蝕刻半導體膜505的表面時，不一定在激光束照射之前蝕刻半導體膜504的表面。此外，在激光束照射之前蝕刻半導體膜504的表面時，不一定在激光束照射之后蝕刻半導體膜505的表面。備選地，可在激光束照射之后以及激光束照射之前蝕刻半導體膜505的表面。蝕刻能夠不僅使半導體膜505具有對于后來將要形成的半導體元件是最佳的膜厚度，而且還平面化半導體膜505的表面。在激光束照射之后，半導體膜505優(yōu)選地以高于或等于500°C但低于或等于650°C經(jīng)過熱處理。熱處理能夠消除半導體膜505的尚未通過激光束照射來修復的缺陷，并且能夠降低半導體膜505的變形。對于這種熱處理，能夠使用快速熱退火(RTA)設備、電阻加熱爐或微波加熱設備。對于RTA設備，能夠使用氣體快速熱退火(GRTA)設備或燈快速熱退火(LRTA)設備。例如，當使用電阻加熱爐時，熱處理可在600°C下執(zhí)行4小時。隨后，如圖8A所示，部分蝕刻半導體膜505，以便形成島狀半導體膜506和506。當進一步蝕刻半導體膜505時，能夠去除半導體膜505的一個端部中接合強度不充分的區(qū)域。雖然半導體膜506和507在這個實施例中通過蝕刻一個半導體膜505來形成，但是形成的半導體膜的數(shù)量并不局限于二。注意，半導體膜505與其分離的接合襯底500的表面經(jīng)過平面化，由此半導體膜505能夠再次與接合襯底500分離。具體來說，主要保留在接合襯底500的邊緣的絕緣膜501通過蝕刻等被去除。在絕緣膜501使用氧化硅、氧氮化硅或氮氧化硅來形成的情況下，能夠采用使用氫氟酸的濕式蝕刻。隨后，因半導體膜505和過多包含氫的剩余脆化層的分離而在接合襯底500的邊緣部分所形成的凸出部分被去除。對于接合襯底500的蝕刻，優(yōu)選地使用濕式蝕刻，并且氫氧化四甲銨(縮寫為TMAH)溶液能夠用作蝕刻劑。然后，拋光接合襯底500的表面。對于拋光，能夠使用CMP。為了平滑接合襯底500的表面，該表面在厚度上合乎需要地拋光大約I μ m至10 μ m。在拋光之后,執(zhí)行使用氫氟酸等的RCA清潔，因為磨粒等留在接合襯底500的表面上。通過再使用接合襯底500，半導體襯底的材料的成本能夠降低。為了控制閾值電壓，賦予P型導電的諸如硼、鋁或鎵之類的雜質元素或者賦予η型導電的諸如磷或砷之類的雜質兀 素可加入半導體膜506和507。用于控制閾值電壓的雜質元素可加入形成圖案之前的半導體膜或者在圖案形成之后所形成的半導體膜506和507。備選地，用于控制閾值電壓的雜質元素可加入接合襯底。進一步備選地，雜質元素可加入接合襯底，以便粗略地控制閾值電壓，并且雜質元素還可加入形成圖案之前的半導體膜或者在形成圖案之后形成的半導體膜506和507,以便最終控制閾值電壓。拍，柵絕緣膜508形成為覆蓋半導體膜506和507，如圖8Β所示。柵絕緣膜508能夠通過經(jīng)由高密度等離子體處理對半導體膜506和507的表面的氧化或氮化來形成。例如通過使用諸如He、Ar、Kr或Xe之類的惰性氣體和氧、氧化氮、氨、氮、氫等的混合氣體來執(zhí)行高密度等離子體處理。在這種情況下，通過引入微波來執(zhí)行等離子體的激發(fā)，能夠生成具有低電子溫度和高密度的等離子體。半導體膜的表面通過經(jīng)由這種高密度等離子體所產(chǎn)生的氧自由基(它在一些情況下包括OH自由基)或氮自由基(它在一些情況下包括NH自由基)來氧化或氮化，由此I nm至20 nm厚、理想地為5 nm至10 nm厚的絕緣膜形成為與半導體膜相接觸。5 nm至10 nm厚的絕緣膜用作柵絕緣膜508。例如,一氧化二氮(N2O)采用Ar來稀釋I至3倍(流率)，并且以10 Pa至30 Pa的壓力來施加3 kW至5 kW的微波(2. 45 GHz)電力，以便氧化或氮化半導體膜506和507的表面。通過這種處理，形成厚度為I納米至10納米(優(yōu)選地為2納米至6納米)的絕緣膜。此外，引入一氧化氮(N2O)和硅烷(SiH4),并且3 kW至5 kW的微波(2.45 GHz)電力以10 Pa至30 Pa的壓力施加到絕緣膜，以便通過汽相生長方法來形成作為柵絕緣膜的氧氮化硅膜。通過固相反應和通過氣相沉積方法的反應的組合，能夠形成具有低界面狀態(tài)密度和優(yōu)良耐受電壓的柵絕緣膜。由于通過高密度等離子體處理的半導體膜的氧化或氮化通過固相反應來進行，所以柵絕緣膜508與半導體膜506和507的每個之間的界面狀態(tài)密度能夠急劇降低。此外，由于半導體膜506和507通過高密度等離子體處理來直接氧化或氮化，所以待形成絕緣膜的厚度的變化能夠得到抑制。此外，在半導體膜具有結晶度的情況下，半導體膜的表面采用固態(tài)反應通過高密度等離子體處理來氧化，以便阻止僅在晶粒邊緣中的快速氧化；因此，能夠形成具有均勻性和低界面狀態(tài)密度的柵絕緣膜。其中通過高密度等離子體處理所形成的絕緣膜包含在柵絕緣膜的一部分或者整個柵絕緣膜中的晶體管可降低特性的變化。備選地，柵絕緣膜508可通過對半導體膜506和507進行熱氧化來形成。進一步備選地，柵絕緣膜508可通過等離子體CVD方法、濺射方法等，作為包含氧化硅、氮氧化硅、氧氮化硅、氮化硅、氧化鉿、氧化鋁和氧化鉭的一個或多個的膜的層的單層或疊層來形成。然后，如圖SC所示在柵絕緣膜508之上形成導電膜之后，將導電膜處理(形成圖案)為預定形狀，使得電極509在半導體膜506和507的每個之上形成。CVD方法、濺射方法等能夠用于形成導電膜。作為導電膜，能夠使用鉭(Ta)、鎢(W)、鈦(Ti)、鑰(Mo)、鋁(Al)、銅(Cu)、鉻(Cr)、鈮(Nb)等。此外，可使用包含上述金屬作為主要成分的合金或者包含上述金屬的化合物。備選地，導電膜可由諸如采用向半導體膜賦予導電的磷之類的雜質元素所摻雜的多晶硅半導體來形成。在形成二層導電膜的情況下，第一層可由氮化鉭或鉭來形成，并且第二層能夠由鎢來形成。此外，給出下列組合氮化鎢和鎢、氮化鑰和鑰、鋁和鉭、鋁和鈦等。由于鎢和氮化鉭具有高耐熱性，所以能夠在形成二層導電膜之后執(zhí)行用于熱活化的熱處理。備選地，作為二層導電膜的組合，能夠使用摻雜有賦予η型導電的雜質兀素的娃和娃化鎳、摻雜有賦予η型導電的雜質元素的硅和硅化鎢等。注意，雖然在這個實施例中，電極509由單層導電膜來形成，但是這個實施例并不局限于這種結構。電極509可由層疊的多個導電膜來形成。在使用層疊有三層以上導電膜 的三層結構的情況下，鑰膜、鋁膜和鑰膜的層疊結構是優(yōu)選的。注意，可通過無需使用掩模的微滴排放方法有選擇地形成電極509。注意，微滴排放方法表示一種方法，其中，通過從小孔隙排放或噴出包含預定組成的微滴來形成預定圖案，并且噴墨方法包含在該類別中。在形成導電膜之后，通過使用ICP(電感耦合等離子體)蝕刻方法并且適當?shù)乜刂莆g刻條件(例如，施加到線圈電極層的電量、施加到襯底側的電極層的電量或者襯底側的電極溫度)，能夠將電極509蝕刻為預期錐形形狀。另外，錐形形狀的角等也可通過掩模的形狀來控制。注意，作為蝕刻氣體，能夠適當?shù)厥褂弥T如氯、氯化硼、氯化硅或四氯化碳之類的氯基氣體、諸如四氟化碳、氟化硫或氟化氮之類的氟基氣體或者氧。隨后，如圖8D所示，賦予一種導電類型的雜質元素通過使用電極509作為掩模來加入半導體膜506和507。在這個實施例中，將賦予η型導電的雜質元素(例如磷或砷)加入半導體膜506，并且將賦予P型導電的雜質元素(例如硼)加入半導體膜507。注意，在將賦予P型導電的雜質元素加入導電膜507時，將對其添加賦予η型導電的雜質元素的半導體膜506覆蓋有掩模等，使得有選擇地添加賦予P型導電的雜質元素。另一方面，在將賦予η型導電的雜質元素加入導電膜506時，將對其添加賦予P型導電的雜質元素的半導體膜507覆蓋有掩模等，使得有選擇地添加賦予η型導電的雜質元素。備選地，在將賦予P型和η型導電其中之一的雜質元素加入半導體膜506和507之后，賦予另一種導電的雜質元素可有選擇地以比先前添加雜質更高的濃度僅添加到半導體膜506和507其中之一。通過添加雜質元素，雜質區(qū)510在半導體膜506中形成，以及雜質區(qū)511在半導體膜507中形成。隨后，如圖9Α所示，在電極509的側表面上形成側壁512。例如，能夠按照如下方式來形成側壁512 :使得重新形成絕緣膜，以便覆蓋柵絕緣膜508和電極509，并且通過各向異性蝕刻來部分蝕刻絕緣膜，其中蝕刻主要在垂直方向執(zhí)行。通過各向異性蝕刻，部分蝕刻重新形成的絕緣膜，在電極509的側表面形成側壁512。注意，還可通過各向異性蝕刻來部分地蝕刻柵絕緣膜508。用于形成側壁512的絕緣膜可以是通過LPCVD方法、等離子體CVD方法、濺射方法等所形成的硅膜、氧化硅膜、氧氮化硅膜、氮氧化硅膜以及包括諸如有機樹脂之類的有機材料的膜中的一個或多個的單層或者層的疊層。在這個實施例中，100 nm厚的氧化物硅膜通過等離子體CVD方法來形成。作為蝕刻氣體，能夠使用CHF3和氦的混合氣體。注意，用于形成側壁512的過程并不局限于這個過程。隨后，如圖9B所示，賦予一種導電類型的雜質元素以電極509和側壁512作為掩模來加入半導體膜506和507。注意，賦予與前一步驟中已經(jīng)添加的雜質元素相同的導電類型的雜質元素以比前一步驟中更高的濃度加入半導體膜506和507。注意，在將賦予P型導電的雜質元素加入導電膜507時，將對其添加賦予η型導電的雜質元素的半導體膜506覆蓋有掩模等，使得有選擇地添加賦予P型導電的雜質元素。相比之下，在將賦予η型導電的雜質元素加入導電膜506時，將對其添加賦予P型導電的雜質元素的半導體膜507覆蓋有掩模等，使得有選擇地添加賦予η型導電的雜質元素。另外，通過雜質元素的上述添加，一對高濃度雜質區(qū)513、一對低濃度雜質區(qū)514和溝道形成區(qū)515在半導體膜506中形成。此外，通過添加雜質元素，一對高濃度雜質區(qū)516、一對低濃度雜質區(qū)517和溝道形成區(qū)518在半導體膜507中形成。高濃度雜質區(qū)513和516用作源區(qū)或漏區(qū)，而低濃度雜質區(qū)514和517用作LDD(輕摻雜漏)區(qū)。注意，不一定設置LDD區(qū)，并且可以僅形成用作源和漏區(qū)的雜質區(qū)。備選地，LDD區(qū)可在源區(qū)側或漏區(qū)側上形成。
注意，在使用硅的晶體管的情況下，源區(qū)和漏區(qū)分別用作源電極和漏電極。注意，在半導體膜507之上形成的側壁512以及在半導體膜506之上形成的側壁512可形成為在載流子流動方向具有相同寬度或不同寬度。優(yōu)選的是，構成P溝道晶體管的一部分的半導體膜507之上的各側壁512的寬度大于構成η溝道晶體管的一部分的半導體膜506之上的各側壁512的寬度。這是因為被添加以用于形成P溝道晶體管的源區(qū)和漏區(qū)的硼易于擴散，并且易于引起短溝道效應。在使P溝道晶體管中的各側壁512的寬度比η溝道晶體管中的各側壁512要大時，硼能夠以高濃度加入源區(qū)和漏區(qū)，并且因而源區(qū)和漏區(qū)的電阻能夠降低。隨后，為了進一步降低源區(qū)和漏區(qū)的電阻，硅化物在半導體膜506和507中形成，使得可形成硅化物層。硅化物按照如下方式來形成使得使金屬與半導體膜相接觸，并且通過熱處理、GRTA方法、LRTA方法等使半導體膜中的硅與金屬發(fā)生反應。硅化物層可由硅化鈷或硅化鎳來形成。在半導體膜506和507較薄的情況下，硅化物反應可繼續(xù)進行到這個區(qū)域中的半導體膜506和507的底部。作為用于形成硅化物的金屬材料，能夠使用下列材料鈦(Ti)、鎳(Ni)、鶴(W)、鑰(Mo)、鈷(Co)、錯(Zr)、鉿(Ht)、鉭(Ta)、 凡(V)、釹(Nd)、鉻(Cr)、鉬(Pt)、鈀(Pd)等。備選地，硅化物可通過激光照射、使用燈的光照射等形成。通過上述步驟,形成η溝道晶體管520和ρ溝道晶體管521。在圖9Β所示的步驟完成之后，在η溝道晶體管520和ρ溝道晶體管521之上制造包括氧化物半導體的晶體管。首先，如圖IOA所示，絕緣膜530形成為覆蓋η溝道晶體管520和ρ溝道晶體管521。通過設置絕緣膜530，當執(zhí)行熱處理時，能夠防止電極509的表面的氧化。具體來說，優(yōu)選地將氮化硅、氮氧化硅、氧氮化硅、氮化鋁、氧化鋁、氧化硅等用于絕緣膜530 ο在這個實施例中，厚度大約為50 nm的氧氮化硅膜用作絕緣膜530。隨后，如圖IOB所示，絕緣膜531和絕緣膜532在絕緣膜530之上形成為覆蓋η溝道晶體管520和ρ溝道晶體管521。絕緣膜531和532使用能夠耐受后一制造步驟中的熱處理的溫度的材料來形成。具體來說，例如，氧化硅、氮化硅、氮氧化硅、氧氮化硅、氮化鋁、氧化飲料化鋁等的無機絕緣膜能夠用于絕緣膜531和532。注意，在這個實施例中，絕緣膜531和532層疊在絕緣膜530之上；但是，絕緣膜530之上形成的絕緣膜可以是單層的絕緣膜或者其中層疊三層或更多層的絕緣層。可通過CMP方法等，來平面化絕緣膜532的表面。隨后，如圖IOB所示，柵電極601和電極602在絕緣膜532之上形成。柵電極601和電極602能夠以使用一個或多個導電膜的單層或疊層來形成,其中導電膜使用諸如鑰、鈦、鉻、鉭、鎢、釹或鈧之類的金屬材料、包含任何這些金屬材料作為主要成分的合金材料或者任何這些金屬的氮化物。注意，鋁或銅也可用作這類金屬材料，只要鋁或銅能夠耐受后來的過程中執(zhí)行的熱處理的溫度。鋁或銅優(yōu)選地與難熔金屬材料相結合，以使得防止耐熱性問題和腐蝕問題。作為難熔金屬材料，能夠使用鑰、鈦、鉻、鉭、鎢、釹、銳等O例如，作為柵電極601和電極602的二層結構，下列結構是優(yōu)選的其中鑰膜層疊在鋁膜之上的二層結構，其中鑰膜層疊在銅膜之上的二層結構，其中氮化鈦膜或氮化鉭膜 層疊在銅膜之上的二層結構，以及其中層疊氮化鈦膜和鑰膜的二層結構。作為柵電極601和電極602的三層結構，下列結構是優(yōu)選的一種層疊結構，在中間層中包含鋁膜、鋁和硅的合金膜、鋁和鈦的合金膜或者鋁和釹的合金膜，以及在頂層和底層中包含鎢膜、氮化鎢膜、氮化鈦膜和鈦膜的任一種。此外,氧化銦、氧化銦錫、氧化銦-氧化鋅合金、氧化鋅、氧化鋅招、氧氮化鋅招、氧化鋅鎵等的透光氧化物導電膜可用作柵電極601和電極602。柵電極601和電極602的厚度為10 nm至400 nm,優(yōu)選地為100 nm至200 nm。在
這個實施例中，用于柵電極的導電膜通過使用鎢靶的濺射方法來形成為150 nm的厚度，并且然后導電膜通過蝕刻來處理(形成圖案)為預期形狀；這樣，形成柵電極601和電極602。注意，所形成的柵電極的端部優(yōu)選地逐漸變細，在這種情況下，其上層疊的柵絕緣膜的覆蓋得到改進。注意，抗蝕劑掩?？赏ㄟ^噴墨方法來形成。通過噴墨方法來形成抗蝕劑掩模不需要光掩模；因此，制造成本能夠降低。隨后，如圖IOC所示，柵絕緣膜603在柵電極601和電極602之上形成。可通過等離子體CVD方法、濺射方法等,使用具有氧化硅膜、氮化硅膜、氧氮化硅膜、氮氧化硅膜、氧化鋁膜、氮化鋁膜、氧氮化鋁膜、氮氧化鋁膜、氧化鉿膜和氧化鉭膜的一個或多個的單層或疊層，來形成柵絕緣膜603。優(yōu)選的是，柵絕緣膜603盡可能少地包含諸如水分或氫之類的雜質。在通過濺射方法來形成氧化硅膜的情況下，硅靶或石英靶用作靶，并且氧或者氧和氬的混合氣體用作濺射氣體。在這里，通過去除雜質來制作為本征半導體或基本上本征半導體的氧化物半導體(經(jīng)過高度純化的氧化物半導體)對界面狀態(tài)和界面電荷極為敏感；因此，高度純化氧化物半導體與柵絕緣膜603之間的界面是重要的。因此，與高度純化氧化物半導體相接觸的柵絕緣膜(GI)需要具有較高質量。例如，使用微波(2. 45 GHz)的高密度等離子體CVD是優(yōu)選的，因為能夠形成具有高耐受電壓的密集高質量絕緣膜。這是因為，當高度純化氧化物半導體與高質量柵絕緣膜緊密接觸時，界面狀態(tài)能夠降低，并且界面性質能夠是有利的。不用說，能夠使用諸如濺射方法或等離子體CVD方法之類的不同沉積方法，只要能夠形成作為柵絕緣膜的高質量絕緣膜。備選地，可使用在柵絕緣膜與氧化物半導體之間的其膜質量和界面特性通過在形成絕緣膜之后執(zhí)行的熱處理得到改進的絕緣膜。在任一種情況下，能夠使用任何絕緣膜，只要作為柵絕緣膜的膜質量較高，柵絕緣膜與氧化物半導體之間的界面狀態(tài)密度降低，并且能夠形成有利界面。柵絕緣膜603可具有一種結構，其中層疊使用具有高勢壘性質的材料所形成的絕緣膜以及使用具有較低比例的氮的氧化硅膜、氧氮化硅膜等所形成的絕緣膜。在那種情況下，諸如氧化硅膜或氧氮化硅膜之類的絕緣膜在具有高勢壘性質的絕緣膜與氧化物半導體膜之間形成。作為具有高勢壘性質的絕緣膜，例如能夠給出氮化硅膜、氮氧化硅膜、氮化鋁膜、氮氧化鋁膜等。使用具有高勢壘性質的絕緣膜，使得能夠防止氣氛中諸如水分或氫之類的雜質或者襯底中包含的諸如堿金屬或重金屬之類的雜質進入氧化物半導體膜、柵絕緣膜603或者氧化物半導體膜與另一個絕緣膜之間的界面及其鄰近區(qū)域。另外，具有較低比例的氮的諸如氧化硅膜或氧氮化硅膜之類的絕緣膜形成為使得與氧化物半導體膜相接觸，使得能夠防止具有高勢壘性質的絕緣膜與氧化物半導體膜直接接觸。例如，厚度為100 nm的疊層膜可按如下所述作為柵絕緣膜603來形成厚度大于或等于50 nm但小于或等于200 nm的氮化硅膜(SiNy (y>0))通過濺射方法作為第一柵絕緣膜來形成，并且厚度大于或等于5 nm但小于或等于300 nm的氧化娃膜(SiOx (x>0))作為第二柵絕緣膜層疊在第一柵絕緣膜之上。柵絕緣膜603的厚度可根據(jù)晶體管的預期特性 來適當?shù)卦O置。厚度可大約為350 nm至400 nm。在這個實施例中，柵絕緣膜603形成為具有一種結構，其中通過濺射方法所形成的100 nm厚的氧化硅膜層疊在通過濺射方法所形成的50 nm厚的氮化硅膜之上。注意，為了在柵絕緣膜603中盡可能少地包含氫、羥基和水分，優(yōu)選的是，其上形成柵電極601和電極602的基板503在濺射設備的預熱室中預先加熱，使得消除和排空吸附到基板503的諸如水分或氫之類的雜質，作為膜形成之前的預處理。預熱的溫度高于或等于100°C但低于或等于400°C，優(yōu)選地高于或等于150°C但低于或等于300°C。作為設置在預熱室中的排空單元，低溫泵是優(yōu)選的。注意，能夠省略這種預熱處理。隨后，在柵絕緣膜603之上，形成厚度大于或等于2 nm但小于或等于200 nm、優(yōu)選地大于或等于3 nm但小于或等于50 nm、更優(yōu)選地大于或等于3 nm但小于或等于20 nm的氧化物半導體膜。氧化物半導體膜通過使用氧化物半導體作為靶的濺射方法來形成。此夕卜，氧化物半導體膜能夠通過濺射方法在稀有氣體(例如氬)氣氛、氧氣氛或者包含稀有氣體(例如氬)和氧的混合氣氛下形成。注意，在氧化物半導體膜通過濺射方法來形成之前，附于柵絕緣膜603的表面的灰塵優(yōu)選地通過其中引入氬氣體并且生成等離子體的反向濺射被去除。反向濺射表示一種方法，其中通過將電壓施加到襯底側而不是靶側，在氬氣氛中借助于RF電源，并且通過在襯底附近生成等離子體，來修正襯底的表面。注意，代替氬氣氛，可使用氮氣氛、氦氣氛等。備選地，可使用添加了氧、一氧化二氮等的氬氣氛。備選地，可使用添加了氯、四氟化碳等的風氣訊。上述氧化物半導體能夠用于氧化物半導體膜。在這個實施例中，作為氧化物半導體膜，使用通過濺射方法、使用包括銦(In)、鎵(Ga)和鋅(An)的金屬氧化物靶所得到的厚度為30 nm的In-Ga-Zn-O基非單晶膜。作為靶，例如，能夠使用金屬的組成比為 In:Ga:Zn=I: 1:0. 5、In:Ga:Zn=I: I: I 或 In:Ga:Zn=I: 1:2 的金屬氧化物靶。靶可包含大于或等于2 wt%但小于或等于10被％的3102。包含In、Ga和Zn的金屬氧化物靶的填充率高于或等于90%但低于或等于100%，優(yōu)選地高于或等于95%但低于或等于99. 9%。借助于具有高填充率的金屬氧化物靶，所沉積的氧化物半導體膜具有高
山/又ο在這個實施例中，氧化物半導體膜按如下所述在基板503之上形成襯底保持在降低了壓力的處理室中，去除處理室中剩余的水分，引入去除了氫和水分的濺射氣體，并且使用上述靶。在那時，襯底可在高于或等于100°C但低于或等于600°C、優(yōu)選地高于或等于200°C但低于或等于400°C的溫度下加熱。膜形成在加熱襯底的同時執(zhí)行，由此能夠降低所形成的氧化物半導體膜中的雜質濃度。另外，通過濺射引起的損壞能夠降低。為了去除處理室中剩余的水分，優(yōu)選地使用捕集真空泵。例如，優(yōu)選地使用低溫泵、離子泵或鈦升華泵。排空單元可以是提供有冷阱的渦輪泵。在采用低溫泵排空的處理室中，例如，去除氫原子、諸如水(H2O)之類的包含氫原子的化合物(更優(yōu)選地，還有包含碳原子的化合物)等，由此能夠降低處理室中形成的氧化物半導體膜的雜質濃度。
作為沉積條件的一個示例，襯底與靶之間的距離為100 !11111，壓力為0.6 Pa，直流(DC)電源為O. 5 kW，以及氣氛為氧氣氛(氧流率的比例為100%)。注意，脈沖直流(DC)電源是優(yōu)選的，因為能夠降低膜形成中生成的稱作微粒的粉狀物質，并且膜厚度能夠是均勻的。注意，為了在氧化物半導體膜中盡可能少地包含氫、羥基和水分，優(yōu)選的是，其上形成一直到并且包括柵絕緣膜603的層的基板503在濺射設備的預熱室中預先加熱，使得消除和排空吸附到基板503的諸如氫和水分之類的雜質，作為膜形成之前的預處理。預熱的溫度高于或等于100°C但低于或等于40(TC，優(yōu)選地高于或等于150°C但低于或等于300°C。作為設置在預熱室中的排空單元，低溫泵是優(yōu)選的。注意，能夠省略這種預熱處理。此外，在絕緣膜612的形成之前，這種預熱可對其上形成一直到并且包括源電極607和漏電極608、布線609至611的層的基板503類似地執(zhí)行。濺射方法的示例包括RF濺射方法，其中高頻電力用于濺射電源；DC濺射方法；以及脈沖DC濺射方法，其中以脈沖方式來施加偏壓。RF濺射方法主要用于形成絕緣膜的情況，而DC濺射方法主要用于形成金屬膜的情況。另外，還存在多源濺射設備，其中能夠設置不同材料的多個靶。通過多源濺射設備，不同材料的膜能夠形成為層疊在同一室中，或者多種材料的膜能夠通過在同一室中同時放電來形成。備選地，能夠使用提供有室內(nèi)部的磁體系統(tǒng)并且用于磁控管濺射方法的濺射設備或者用于ECR濺射方法、其中使用借助于微波所生成的等離子體而沒有使用光輝放電的濺射設備。此外，作為使用濺射方法的沉積方法，能夠使用其中靶物質和濺射氣體成分在沉積期間相互起化學反應以形成其化合物薄膜的反應濺射方法或者其中電壓在沉積期間還施加到襯底的偏壓濺射方法。柵絕緣膜603和氧化物半導體膜可在沒有暴露于空氣的情況下接連形成。沒有暴露于空氣的連續(xù)膜形成使得有可能得到疊層之間的各界面，該界面沒有受到大氣成分或者漂浮在空氣中的諸如水、烴等的雜質元素污染。因此，能夠降低晶體管的特性的變化。隨后，如圖IOC所示，氧化物半導體膜通過蝕刻等處理(形成圖案)為預期形狀，由此島狀氧化物半導體膜605在柵絕緣膜603之上的島狀氧化物半導體膜605與柵電極601重疊的位置處形成。用于形成島狀氧化物半導體膜605的抗蝕劑掩?？赏ㄟ^噴墨方法來形成。通過噴墨方法來形成抗蝕劑掩模不需要光掩模；因此，制造成本能夠降低。
注意，用于形成島狀氧化物半導體膜605的蝕刻可以是干式蝕刻、濕式蝕刻或者干式蝕刻和濕式蝕刻兩者。作為用于干式蝕刻的蝕刻氣體，優(yōu)選地使用包含氯的氣體(氯基氣體，例如氯(Cl2)、氯化硼(BCl3)、氯化硅(SiCl4)或四氯化碳(CCl4))。備選地，能夠使用包含氟的氣體(氟基氣體，例如四氟化碳(CF4)、六氟化硫(SF6)、三氟化氮(NF3)或三氟甲烷(CHF3));溴化氫(HBr);氧(O2);對其添加了諸如氦(He)或氬(Ar)之類的稀有氣體的任何這些氣體；等等。作為干式蝕刻方法，能夠使用平行板RIE (反應離子蝕刻)方法或ICP (電感耦合等離子體)蝕刻方法。為了將膜蝕刻成預期形狀，蝕刻條件(施加到線圈形狀電極的電量、施加到襯底側的電極的電量和襯底側的電極的溫度等)經(jīng)過適當調整。作為用于濕式蝕刻的蝕刻劑，能夠使用通過混合磷酸、醋酸和硝酸所得到的溶液、氨過氧化氫混合物(31 wt%的過氧化氫水28 wt%的氨水水=5 2 2)等。備選地，可使用IT0_07N(Kanto Chemical Co. , Inc.制造)。濕式蝕刻之后的蝕刻劑連同被蝕刻材料一起通過清洗被去除。包含蝕刻劑和蝕刻掉的材料的廢液可經(jīng)過純化,并且材料可再使用。當氧化物半導體膜中包含的諸如銦之類的材料在蝕刻之后從廢液中被收集并且再使用時，能夠有效地使用資源，并且能夠降低成本。注意，優(yōu)選的是，反向濺射可在后一步驟中形成導電膜之前執(zhí)行，使得附于島狀氧化物半導體膜605和柵絕緣膜603的表面的抗蝕劑殘余等被去除。隨后，氧化物半導體膜605在降低壓力氣氛、諸如氮氣氛或稀有氣體氣氛之類的惰性氣體氣氛、氧氣氛或超干空氣(在由露點計通過腔衰蕩激光譜(CRDS)方法來執(zhí)行測量的情況下，水分含量為20 ppm(轉換為露點為-55°C )或以下，優(yōu)選地為I ppm或以下,更優(yōu)選地為10 ppb或以下)中經(jīng)過熱處理。通過對氧化物半導體膜605執(zhí)行熱處理，能夠消除氧化物半導體膜605中的水分或氫。具體來說，可在高于或等于300°C但低于或等于8500C (或者低于或等于玻璃襯底的應變點的溫度)、更優(yōu)選地高于或等于550°C但低于或等于750°C下執(zhí)行熱處理。例如，熱處理可在60(TC下執(zhí)行大于或等于3分鐘但小于或等于6分鐘。通過用于熱處理的RTA方法，脫水或脫氫能夠在短時間中執(zhí)行；因此，處理能夠甚至在高于玻璃襯底的應變點的溫度下執(zhí)行。備選地，熱處理可在襯底溫度為450°C的狀態(tài)中執(zhí)行大約I小時。在這個實施例中，借助于作為熱處理設備之一的電爐，在氮氣氛中以600°C的襯底溫度對氧化物半導體膜605執(zhí)行6分鐘熱處理，然后氧化物半導體膜沒有暴露于空氣，并且防止水或氫進入氧化物半導體膜。注意，熱處理設備并不局限于電爐，并且熱處理設備可提供有用于通過來自諸如電阻加熱元件之類的加熱元件的熱傳導或熱輻射來加熱待處理對象的裝置。例如，能夠使用諸如GRTA(氣體快速熱退火)設備或LRTA(燈快速熱退火)設備之類的RTA(快速熱退火)設備。LRTA設備是用于通過從諸如鹵素燈、金屬鹵化物燈、氙弧燈、碳弧燈、高壓鈉燈或高壓水銀燈之類的燈泡所發(fā)射的光(電磁波)的輻射來加熱待處理對象的設備。GRTA設備是用于使用高溫氣體的熱處理的設備。作為氣體，使用諸如氮之類的不會通過熱處理來與待處理對象發(fā)生反應的惰性氣體或者諸如IS之類的稀有氣體。例如，熱處理能夠采用GRTA，其中將襯底移入以650°C至700°C的高溫所加熱的惰性氣體中，并且在其中加熱數(shù)分鐘，然后將襯底從高溫惰性氣體移出。通過GRTA，能夠實現(xiàn)短時間段的高溫熱處理。注意，在熱處理中，優(yōu)選的是，水分、氫等沒有包含在氮或者諸如氦、氖或氬之類的稀有氣體中。優(yōu)選的是，引入熱處理設備中的氮或者諸如氦、氖或氬之類的稀有氣體的純度設置為6N(99. 9999%)或更高、優(yōu)選地為7N(99. 99999%)或更高(也就是說，雜質濃度為Ippm或更低，優(yōu)選地為O. I ppm或 更低)。在諸如水分或氫之類的雜質加入氧化物半導體時，在柵極偏置溫度應力測試(BT測試，測試條件為例如在85°C下以2X106 V/cm進行12小時)中，雜質與氧化物半導體的主要成分之間的接合被高電場(B :偏置)和高溫度(T :溫度)破壞，并且所生成的懸掛鍵引起閾值電壓(Vth)的漂移。但是，按照上述方式，通過改進柵絕緣膜與氧化物半導體膜之間的界面特性，并且盡可能多地去除氧化物半導體膜中的雜質、特別是氫、水分等，能夠得到甚至相對于BT測試也保持穩(wěn)定的晶體管。通過上述步驟，氧化物半導體膜605中的氫的濃度能夠降低，并且島狀氧化物半導體膜經(jīng)過高度純化。因此，能夠使氧化物半導體膜穩(wěn)定。另外，在低于或等于玻璃轉變溫度的溫度下的熱處理使得有可能形成其中載流子密度極低的具有寬帶隙的氧化物半導體膜。因此，晶體管能夠使用大尺寸襯底來制造，使得生產(chǎn)率能夠提高。另外，通過使用其中降低氫濃度并且提高純度的氧化物半導體膜，有可能制造具有高耐受電壓、降低的短溝道效應和高通-斷比的晶體管。注意，在加熱氧化物半導體膜的情況下，雖然取決于氧化物半導體膜的材料或加熱條件，但是在一些情況下，板狀晶體在氧化物半導體膜的頂面之上形成。板狀晶體優(yōu)選地形成單晶體，其中晶體沿一般垂直于氧化物半導體膜的表面的方向c軸定向。甚至當板狀晶體沒有形成單晶體時，板狀晶體也優(yōu)選地形成多晶體，其中各晶體沿一般垂直于氧化物半導體膜的表面的方向C軸定向。在上述多晶體中，除了 C軸取向之外，晶體還優(yōu)選地具有相同的a-b平面、a軸或b軸。注意，在氧化物半導體膜的基底表面不均勻的情況下，板狀晶體形成多晶體。因此，優(yōu)選的是，基底的表面盡可能是平面的。隨后，部分蝕刻絕緣膜530、絕緣膜531、絕緣膜532和柵絕緣膜603，使得形成達到η溝道晶體管520中包含的高濃度雜質區(qū)513的接觸孔、達到ρ溝道晶體管521中包含的高濃度雜質區(qū)516的接觸孔以及達到電極602的接觸孔。然后，用于源電極或漏電極(包括在與源電極或漏電極相同的層中形成的布線)的導電膜通過濺射方法或真空蒸發(fā)方法在氧化物半導體膜605之上，并且然后通過蝕刻等對導電膜形成圖案，由此，如圖IlA所示，形成氧化物半導體膜605之上的源電極607和漏電極608、與電極602高濃度雜質區(qū)513相接觸和的布線609、與高濃度雜質區(qū)516相接觸的布線610以及與高濃度雜質區(qū)513和高濃度雜質區(qū)516相接觸的布線611。作為將要作為源電極和漏電極(包括在與源電極和漏電極相同的層中形成的布線)的導電膜的材料，存在從Al、Cr、Cu、Ta、Ti、Mo和W中選取的元素、包含任何上述元素作為成分的合金、組合地包含任何這些元素的合金膜等。此外，可采用一種結構，其中使用諸如Cr、Ta、Ti、Mo或W之類的高熔點金屬所形成的膜層疊在諸如Al或Cu之類的金屬膜的下側或上側。又備選地，當使用添加了諸如Si、Ti、Ta、W、Mo、Cr、Nd、Sc或Y之類的防止Al膜中生成小丘和觸須的元素的Al材料時，耐熱性能夠提高。此外，導電膜可具有單層結構或者兩層或更多層的分層結構。例如，可給出包含硅的鋁膜的單層結構、其中鈦膜層疊在鋁膜之上的二層結構、其中鈦膜、鋁膜和鈦膜按照這種順序層疊的三層結構等等。備選地，將要作為源和漏電極(包括在與源和漏電極相同的層中形成的布線)的導電膜可使用導電金屬氧化物來形成。作為導電金屬氧化物，能夠使用氧化銦(Ιη203)、氧化錫(SnO2)、氧化鋅(ZnO)、氧化銦錫(In2O3-SnO2,縮寫成ΙΤ0)、氧化銦和氧化鋅的合金(In2O3-ZnO)或者任何包含硅或氧化硅的金屬氧化物材料。在形成導電膜之后執(zhí)行熱處理的情況下，導電膜優(yōu)選地具有耐受熱處理的足夠耐熱性。注意，各材料和蝕刻條件經(jīng)過適當調整，使得氧化物半導體膜605盡可能多地沒有在蝕刻導電膜中被去除。取決于蝕刻條件，部分蝕刻島狀氧化物半導體膜605的外露部分，使得在一些情況下形成具有凹槽(凹陷部分)的島狀氧化物半導體膜605。在這個實施例中，由于鈦膜用作導電膜，所以能夠借助于氨過氧化氫混合物(31wt%的過氧化氫水28 wt%的氨水水=5 2 2)來對導電膜有選擇地執(zhí)行濕式蝕刻，在這種情況下，在一些情況下還蝕刻氧化物半導體膜605的一部分。備選地，可借助于包含氯(Cl2)、氯化硼(BCl3)等，來對導電膜執(zhí)行干式蝕刻。為了減少光刻過程中的光掩模和步驟的數(shù)量，可借助于使用作為光線透過其中的曝光掩模的多色調掩模所形成的抗蝕劑掩模來執(zhí)行蝕刻步驟，以使得具有多種強度。借助于多色調掩模所形成的抗蝕劑掩模具有多個厚度并且還能夠通過蝕刻來改變形狀，因此，抗蝕劑掩模能夠在多個蝕刻步驟中用于處理為不同圖案。因此，與至少兩種或更多種不同圖案對應的抗蝕劑掩模能夠通過一個多色調掩模來形成。因此，曝光掩模的數(shù)量能夠減少，并且對應光刻過程的數(shù)量也能夠減少，由此能夠實現(xiàn)過程的簡化。隨后，采用諸如N20、N2或Ar之類的氣體來執(zhí)行等離子體處理。通過等離子體處理，去除附于或者吸附到氧化物半導體膜的外露表面的水等。等離子體處理也可使用氧和氬的混合氣體來執(zhí)行。在等離子體處理之后，如圖IlB所示，絕緣膜612形成為使得覆蓋源電極607、漏電極608、布線609至611以及氧化物半導體膜605。絕緣膜612優(yōu)選地包含盡可能少的諸如水分或氫之類的雜質，并且絕緣膜612可使用單層絕緣膜或層疊的多個絕緣膜來形成。當氫包含在絕緣膜612中時，可發(fā)生氫進入氧化物半導體膜或者通過氫抽取氧化物半導體膜中的氧，由此使氧化物半導體膜的背溝道部分具有較低電阻(作為η型)，使得可形成寄生溝道。因此，優(yōu)選的是，采用其中沒有使用氫的形成方法，以便形成包含盡可能少的氫的絕緣膜612。具有高勢壘性質的材料優(yōu)選地用于絕緣膜612。例如，作為具有高勢壘性質的絕緣膜，能夠使用氮化硅膜、氮氧化硅膜、氮化鋁膜、氮氧化鋁膜等。當使用層疊的多個絕緣膜時，具有較低比例的氮的絕緣膜、如氧化硅膜或氧氮化硅膜在比具有高勢壘性質的絕緣膜 更接近氧化物半導體膜605的一側來形成。然后，具有高勢壘性質的絕緣膜形成為使得與源電極607、漏電極608和氧化物半導體膜605重疊，其中具有較低比例的氮的絕緣膜處于具有高勢壘性質的絕緣膜與源電極607、漏電極608和島狀氧化物半導體膜605之間。當使用具有高勢壘性質的絕緣膜時，能夠防止諸如水分或氫之類的雜質進入氧化物半導體膜605、柵絕緣膜603或者氧化物半導體膜605與另一個絕緣膜之間的界面或者其鄰近區(qū)域。另外，具有氮的較低比例的諸如氧化硅膜或氧氮化硅膜之類的絕緣膜形成為使得與氧化物半導體膜605相接觸，使得能夠防止使用具有高勢壘性質的材料所形成的絕緣膜與氧化物半導體膜605直接接觸。在這個實施例中，形成具有一種結構的絕緣膜612，在這種結構中，采用濺射方法所形成的厚度為100 nm的氮化硅膜層疊在 采用濺射方法所形成的厚度為200 nm的氧化硅膜之上。膜形成中的襯底溫度可高于或等于室溫但低于或等于300°C，并且在這個實施例中為 100。。。注意，在形成絕緣膜612之后，可執(zhí)行熱處理。優(yōu)選地在降低壓力氣氛、諸如氮氣氛或稀有氣體氣氛之類的惰性氣體氣氛、氧氣體氣氛或者超干空氣氣氛(在由露點計通過腔衰蕩激光譜(CRDS)方法來執(zhí)行測量的情況下，水分含量為20 ppm(轉換為露點為-55°C)或以下、優(yōu)選地為I PPm或以下、更優(yōu)選地為10 ppb或以下)中，以高于或等于200°C但低于或等于400°C、例如高于或等于250°C但低于或等于350°C的溫度下，執(zhí)行熱處理。在這個實施例中，在氮氣氛中以250°C執(zhí)行I小時熱處理。備選地，在高溫下的短時間的RTA處理可在形成源電極607、漏電極608和布線609至611之前按照與對氧化物半導體膜所執(zhí)行的熱處理相似的方式來執(zhí)行。甚至在氧化物半導體膜605中因對氧化物半導體膜的先前熱處理而產(chǎn)生缺氧時，通過在包含氧的絕緣膜612形成為與設置在源電極607和漏電極608之間的氧化物半導體膜605的外露區(qū)域相接觸之后執(zhí)行熱處理，也將氧提供給氧化物半導體膜605。通過將氧提供給與絕緣膜612相接觸的氧化物半導體膜605的區(qū)域，用作施主的缺氧降低，并且能夠滿足化學計量組成比。因此，能夠使氧化物半導體膜605成為i型半導體膜或者基本上i型半導體膜。相應地，晶體管的電特性能夠得到改進，并且其電特性的變化能夠降低。這種熱處理的定時沒有具體限制，只要它在形成絕緣膜612之后，并且通過兼任諸如用于形成樹脂膜的熱處理或者用地降低透明導電膜的電阻的熱處理之類的另一個步驟，使得能夠使氧化物半導體膜605成為i型半導體膜或者基本上i型半導體膜，能夠在無需增加制造步驟的數(shù)量的情況下執(zhí)行這種熱處理。隨后，在絕緣膜612之上形成導電膜之后，通過對導電膜形成圖案，背柵電極可形成為使得重疊氧化物半導體膜605。當形成背柵電極時，絕緣膜形成為使得覆蓋背柵電極。背柵電極能夠使用與柵電極601、電極602、源電極607、漏電極608、布線609、布線610或布線611相似的材料和結構來形成。背柵電極的厚度為10 nm至400 nm,優(yōu)選地為100 nm至200 nm。在這個實施例
中，背柵電極可按照如下方式來形成使得形成其中層疊鈦膜、鋁膜和鈦膜的導電膜，抗蝕劑掩模通過光刻方法等形成，以及不必要部分通過蝕刻被去除，使得導電膜處理(形成圖案)為預期形狀。絕緣膜優(yōu)選地使用具有高勢壘性質的材料來形成，這能夠防止氣氛中的水分、氫、氧等影響晶體管的特性。例如，有可能通過等離子體CVD方法、濺射方法等，形成氮化硅膜、氮氧化硅膜、氮化鋁膜、氮氧化鋁膜等的單層結構或者疊層結構，作為具有高勢壘性質的絕緣膜。為了得到勢壘性質的效果，例如，絕緣膜優(yōu)選地形成為15 nm至400 nm厚。
在這個實施例中，絕緣膜通過等離子體CVD方法來形成為300 nm厚。絕緣膜在如下條件下形成硅烷氣體流率為4 sccm;—氧化二氮(N2O)的流率為800 sccm;以及襯底溫度為400°C。通過上述步驟，形成用作開關元件的晶體管620、形成倒相元件的η溝道晶體管520和ρ溝道晶體管521以及電容器623。注意，電容器623在電極602與源電極607隔著絕緣膜603相互重疊的區(qū)域中形成。還要注意，電容器623不一定在與晶體管620相同的層之上形成；例如，電容器623可在與η溝道晶體管520和ρ溝道晶體管621相同的層之上形成。晶體管620包括柵電極601、柵電極601之上的柵絕緣膜603、柵絕緣膜603之上并且與柵電極610重疊的氧化物半導體膜605以及在氧化物半導體膜605之上形成的一對源電極607和漏電極608。晶體管620還可包括設置在氧化物半導體膜605之上作為其成分的絕緣膜612。注意，圖IlB所示的晶體管620具有溝道蝕刻結構，其中氧化物半導體膜605的一部分在源電極607與漏電極608之間暴露。
雖然使用單柵晶體管作為晶體管620來給出描述，但是可根據(jù)需要來形成通過包括相互電連接的多個柵電極601來包括多個溝道形成區(qū)的多柵晶體管。注意，氧化物半導體的能帶隙為3 eV至3. 5 eV。碳化娃的帶隙和氮化鎵的帶隙分別為3. 26 eV和3. 39 eV，它們是硅的大約三倍。因此，諸如碳化硅和氮化鎵之類的這些化合物半導體與氧化物半導體相似，因為它們均是寬帶隙半導體。寬帶隙的特性對于改進耐受電壓、降低半導體器件的電力損耗等是有利的。但是，諸如碳化硅或氮化鎵之類的化合物半導體需要比氧化物半導體高許多的加工溫度或處理溫度。碳化硅的加工溫度大約為1500°C，并且氮化鎵的加工溫度大約為1100°C，在不允許在能夠易于得到的硅晶圓或者其容許溫度極限較低的玻璃襯底之上的膜形成。因此，無法使用廉價襯底，并且此外，當襯底的尺寸增加時，無法應用化合物半導體，使得使用諸如碳化硅或氮化鎵之類的化合物半導體的半導體器件的大規(guī)模生產(chǎn)性較低。相比之下，氧化物半導體能夠在300°C至850°C的熱處理中沉積，以使得沉積在玻璃襯底之上。另外，如這個實施例中所述，有可能在使用正常半導體材料的集成電路之上形成使用氧化物半導體的半導體元件。接下來將描述如何如同這個實施例中那樣通過盡可能多地去除氧化物半導體膜中包含的諸如水分或氫之類的雜質對氧化物半導體膜的高度純化來影響晶體管的特性。圖19是包括氧化物半導體的晶體管的截面圖。氧化物半導體膜(OS)隔著柵絕緣膜(GI)設置在柵電極(GE)之上，并且源電極⑶和漏電極⑶設置在其之上。絕緣膜在源電極⑶和漏電極⑶之上形成。圖20是沿圖19所示的A-A’截面的能帶圖(示意圖)。圖20中，黑圓圈(·)和白圓圈(〇)分別表示電子和空穴，并且具有電荷(_q，+q)。其中正電壓(VD>0)施加到漏電極⑶但沒有電壓(Ve=O)施加到柵電極(GE)的情況通過虛線示出，以及其中正電壓(VD>0)施加到漏電極⑶并且正電壓(Ve>0)施加到柵電極(GE)的情況通過實線示出。在沒有電壓施加到柵電極(GE)的情況下，載流子(電子)由于高電位勢壘而沒有從源電極(S)注入到氧化物半導體膜(OS)側，使得電流沒有流動，這表示截止態(tài)。相反，當正電壓施加到柵電極(GE)時，電位勢壘降低，使得電流在氧化物半導體膜(OS)中流動，這表示通態(tài)。
圖21A和圖21B是沿圖19所示的B_B’截面的能帶圖(示意圖)。圖21A示出其中正電壓(\>0)施加到柵電極(GE)的狀態(tài)以及載流子(電子)在源電極與漏電極之間流動的通態(tài)。圖21B示出其中負電壓(Ve〈0)施加到柵電極(GE)并且晶體管處于截止態(tài)的狀態(tài)。圖22示出真空能級與金屬的功函數(shù)(ΦΜ)以及真空能級與氧化物半導體的電子親合勢(X)之間的關系。在正常溫度下，金屬中的電子簡并，并且費米能級位于導帶中。另一方面，一般來說，常規(guī)氧化物半導體是η型半導體，并且其費米能級(Ef)位于更接近遠離位于帶隙中心的本征費米能級(Ei)的導帶(Ec)。注意，已知氧化物半導體中的氫的一部分用作施主以及使氧化物半導體成為η型半導體的因素之一。另外，缺氧也已知為使氧化物半導體具有η型導電的因素之一。相比之下，在本發(fā)明的一個實施例中，通過從氧化物半導體中去除作為η型雜質 的氫，高度純化氧化物半導體以使得盡可能多地防止除了氧化物半導體的主要成分之外的雜質包含在其中，并且去除缺氧，來使氧化物半導體成為本征α型)半導體或者極接近本征半導體。也就是說，氧化物半導體不是通過添加雜質而是通過盡可能多地去除諸如水分或氫之類的雜質以及缺氧以具有高純度，來成為i型半導體，使得得到作為本征α型)半導體或者極接近本征α型)半導體的氧化物半導體。通過上述結構，費米能級(Ef)能夠極接近與本征費米能級(Ei)相同的能級，如箭頭所示。據(jù)說，氧化物半導體的帶隙(Eg)為3. 15 eV,以及其電子親合勢(x )為4. 3 eV。在鈦(Ti)用作用于形成源電極和漏電極的材料的情況下，鈦(Ti)的功函數(shù)基本上等于氧化物半導體的電子親合勢(X)。在那種情況下，在金屬與氧化物半導體之間的界面處沒有形成電子的肖特基勢壘。存在滿足這種條件的除了鈦之外的材料。在這種情況下，如圖21A所示，電子沿氧化物半導體的最低部分在柵絕緣膜與高度純化氧化物半導體之間的界面處移動，這在能量上是穩(wěn)定的。圖21B中，當負電壓施加到柵電極(GE)時，作為少數(shù)載流子的空穴基本上為零；因此，電流極接近零。例如，甚至當元件具有IXlO6 μ m的溝道寬度(W)以及10 μ m的溝道長度(L)時，截止態(tài)電流也能夠小于或等于半導體參數(shù)分析器的測量極限，即，在從I V至10 V的源電極與漏電極之間的電壓(漏極電壓)下小于或等于1X10—13 A。按照測量，晶體管能夠在3 V的晶體管的源電極與漏電極之間的電壓下具有從10 ζΑ/μπι至100 ζΑ/μπι的低許多的截止態(tài)電流密度。在測量中，包括高度純化氧化物半導體膜和100 nm厚的柵絕緣膜的晶體管用于存儲存儲電容器的電荷的開關元件，并且晶體管的截止態(tài)電流通過每單位小時的存儲電容器中的電荷量的變化來測量。也就是說，其中高度純化氧化物半導體膜用作有源層的晶體管的截止態(tài)電流密度能夠小于或等于100 ζΑ/μ m，優(yōu)選地小于或等于10 ζΑ/μπι，更優(yōu)選地小于或等于I ζΑ/μ m。這樣，氧化物半導體膜經(jīng)過高度純化，使得盡可能少地包含除了氧化物半導體的主要成分之外的諸如水分或氫之類的雜質，由此晶體管的操作能夠是有利的。這個實施例能夠通過與任何上述實施例適當?shù)亟Y合來實現(xiàn)。(實施例5)在這個實施例中，描述包括具有與實施例4的晶體管不同的結構的氧化物半導體膜的
晶體管。按照與實施例4相似的方式，圖12A所示的存儲裝置包括各包含晶體硅的η溝道晶體管520和ρ溝道晶體管521。另外，具有溝道保護結構并且包括氧化物半導體膜的底柵晶體管630在圖12Α中的η溝道晶體管520和ρ溝道晶體管521之上形成。晶體管630包括設置在絕緣膜532之上的柵電極631、設置在柵電極631之上的柵絕緣膜632、在柵絕緣膜632之上與柵電極631重疊的氧化物半導體膜633、設置在島狀氧化物半導體膜633之上以與柵電極631重疊的溝道保護膜634以及設置在氧化物半導體膜633之上的源電極635和漏電極636。晶體管630還可包括設置在氧化物半導體膜633之上作為其成分的絕緣膜637。溝道保護膜634能夠防止用作溝道形成區(qū)的氧化物半導體膜633的一部分在后一步驟中被損壞(例如因等離子體或蝕刻中的蝕刻劑引起的厚度的減小)。因此，晶體管的可 罪性能夠提聞。包含氧的無機材料(氧化硅、氮氧化硅、氧氮化硅、氧化鋁、氧氮化鋁等)能夠用于溝道保護膜634。溝道保護膜634能夠通過諸如等離子體CVD方法或熱CVD方法之類的氣相沉積方法或者濺射方法來形成。在形成溝道保護膜634之后，其形狀通過蝕刻來處理。在這里，溝道保護膜634按照如下方式來形成使得氧化硅膜通過濺射方法來形成，并且通過使用由光刻所形成的掩模的蝕刻來處理。通過將包含氧的無機材料用于溝道保護膜634，甚至在氧化物半導體膜633中因用于降低水分或氫的熱處理而產(chǎn)生缺氧時，至少與溝道保護膜634相接觸的氧化物半導體膜633的區(qū)域也能夠提供有氧，并且用作施主的缺氧能夠降低，使得能夠得到滿足化學計量組成比的結構。因此，能夠使溝道形成區(qū)成為i型半導體或者基本上i型半導體，因缺氧引起的晶體管的電特性的變化能夠降低，并且電特性能夠得到改進。注意，晶體管630還可包括絕緣膜637之上的背柵電極。背柵電極形成為使得與氧化物半導體膜633中的溝道形成區(qū)重疊。此外，背柵電極可以是電絕緣的并且處于浮態(tài)，或者可處于其中背柵電極提供有電位的狀態(tài)。在后一種情況下，背柵電極可提供有具有與柵電極631相同的電平的電位，或者可提供有諸如地電位之類的固定電位。提供給背柵電極的電位的電平受到控制，由此晶體管630的閾值電壓能夠受到控制。按照與實施例4相似的方式，圖12B所示的存儲裝置包括各包含晶體硅的η溝道晶體管520和ρ溝道晶體管521。另外，包括氧化物半導體膜的底柵晶體管640在圖12Β中的η溝道晶體管520和ρ溝道晶體管521之上形成。晶體管640包括設置在絕緣膜532之上的柵電極641、設置在柵電極641之上的柵絕緣膜642、設置在柵絕緣膜642之上的源電極643和漏電極644以及與柵電極641重疊的氧化物半導體膜645。晶體管640還可包括設置在氧化物半導體膜645之上作為其成分的絕緣膜646。在圖12Β所示的底接觸晶體管640的情況下，源電極643和漏電極644的每個的厚度優(yōu)選地比實施例4中所述的底柵晶體管要小，以便防止后來形成的氧化物半導體膜645的斷開連接。具體來說，源電極643和漏電極644的厚度為10 nm至200 nm，優(yōu)選地為50nm 至 75 nm。
注意，晶體管640還可包括絕緣膜646之上的背柵電極。背柵電極形成為使得與氧化物半導體膜645中的溝道形成區(qū)重疊。此外，背柵電極可以是電絕緣的并且處于浮態(tài)，或者可處于其中背柵電極提供有電位的狀態(tài)。在后一種情況下，背柵電極可提供有具有與柵電極641相同的電平的電位，或者可提供有諸如地電位之類的固定電位。提供給背柵電極的電位的電平受到控制，由此晶體管640的閾值電壓能夠受到控制。按照與實施例4相似的方式，圖12C所示的存儲裝置包括各包含晶體硅的η溝道晶體管520和ρ溝道晶體管521。另外，包括氧化物半導體膜的頂柵晶體管650設置在圖12C中的η溝道晶體管520和ρ溝道晶體管521之上。晶體管650包括設置在絕緣膜532之上的源電極651和漏電極652、設置在源電極651和漏電極652之上的氧化物半導體膜653、設置在氧化物半導體膜653之上的柵絕緣膜654以及在柵絕緣膜654之上與氧化物半導體膜653重疊的柵電極655。另外，晶體管650還可包括設置在柵電極655之上作為其成分的絕緣膜656。 在圖12C所示的頂柵晶體管650的情況下，源電極651和漏電極652的每個的厚度優(yōu)選地比實施例4中所述的底柵晶體管要小，以便防止后來形成的氧化物半導體膜653的斷開連接。具體來說，源電極651和漏電極652的厚度為10 nm至200 nm，優(yōu)選地為50nm 至 75 nm。在作為本發(fā)明的一個實施例的存儲器裝置中，倒相元件、開關元件等可包括使用大塊單晶半導體襯底來制造的晶體管。圖23中，作為示例示出其中包括氧化物半導體的晶體管在使用大塊單晶半導體襯底來形成的晶體管之上形成的存儲器裝置的截面圖。圖23所示的存儲器裝置包括設置在半導體襯底660之上的η溝道晶體管661和P溝道晶體管662、設置在覆蓋η溝道晶體管661和ρ溝道晶體管662的絕緣膜663之上并且用作電容器開關兀件的晶體管664以及電容器665。雖然作為示例來描述其中晶體管664在溝道形成區(qū)中包括氧化物半導體并且具有實施例4中所述的結構的情況，但是該結構可以是圖12Α至圖12C所示的結構。半導體襯底660能夠是例如具有η型或ρ型導電的單晶硅襯底、化合物半導體襯底(例如GaAs襯底、InP襯底、GaN襯底、SiC襯底、藍寶石襯底或ZnSe襯底)等。圖23中，作為示例示出其中使用具有η型導電的單晶硅襯底的情況。另外，η溝道晶體管661和ρ溝道晶體管662通過元件隔離絕緣膜666來電隔離。對于形成元件隔離絕緣膜666，能夠使用選擇性氧化方法(硅的局部氧化(LOCOS)方法)、溝槽隔離方法等。在形成ρ溝道晶體管662的區(qū)域中，稱作ρ阱667的區(qū)域通過有選擇地引入賦予P型導電的雜質元素來形成。在使用具有P型導電的半導體襯底的情況下，賦予η型導電的雜質元素可有選擇地引入其中形成η溝道晶體管661的區(qū)域，使得形成η阱。這個實施例能夠通過與任何上述實施例適當?shù)亟Y合來實現(xiàn)。(實施例6)
在這個實施例中，將描述作為本發(fā)明的一個實施例的存儲器裝置的結構。在存儲器裝置中，在溝道形成區(qū)中包括高度純化氧化物半導體的晶體管用于控制向存儲器元件提供電源電位的開關元件。圖13Α中，作為示例示出這個實施例的存儲器裝置的結構。圖13Α所示的存儲器裝置包括開關元件401以及包括多個存儲器元件402的存儲器元件組403。具體來說，作為存儲器元件402的每個，能夠使用具有實施例I至5中所述的結構的任一個的存儲器元件。存儲器元件組403中包含的存儲器元件402的每個經(jīng)由開關元件401提供有高電平電源電位VDD。此外，存儲器元件組403中包含的存儲器元件402的每個提供有信號IN的電位和低電平電源電位VSS。圖13A中，在溝道形成區(qū)中包括氧化物半導體的晶體管用于器開關元件401，并且晶體管的開/關通過提供給其柵電極的信號Sig A來控制。由于用于開關元件401的晶體管在溝道形成區(qū)中包括高度純化氧化物半導體，所以截止態(tài)電流極低，如上所述。注意，圖13A中，示出開關元件401僅包括一個晶體管的結構；但是，本發(fā)明并不局限于這種結構。在本發(fā)明的一個實施例中，開關元件401可包括多個晶體管。在用作開關元件的多個晶體管包含在開關元件401中的情況下，多個晶體管可并聯(lián)、串聯(lián)或者以并聯(lián)連接和串聯(lián)連接的組合相互連接。雖然開關元件401控制向圖13A的存儲器元件組403中包含的存儲器元件402的 每個提供高電平電源電位VDD，但是開關元件401可控制低電平電源電位VSS的提供。圖13B中，示出其中存儲器元件組403中包含的存儲器元件402的每個經(jīng)由開關元件401提供有低電平電源電位VSS的存儲器裝置的示例。向存儲器元件組403中包含的存儲器元件402的每個提供低電平電源電位VSS能夠由開關元件401來控制。接下來將描述能夠控制比實施例4或實施例5中所述的在溝道形成區(qū)中包括氧化物半導體的晶體管更高的電壓或更高的電流的電力裝置的晶體管的結構。通過將具有這種結構的晶體管，用于開關元件401，存儲器裝置的可靠性能夠進一步提高。注意，與實施例4或實施例5相同的部分或者具有與實施例4或實施例5相似的功能的部分能夠如同實施例4或實施例5那樣來形成，并且與實施例4或實施例5相同的步驟或者與實施例4或實施例5相似的步驟能夠按照與實施例4或實施例5相似的方式來執(zhí)行；因此，省略對其的重復描述。圖14A中，示出這個實施例中所述的晶體管420的截面圖。圖14B是晶體管420的頂視圖。沿圖14B的虛線B1-B2的截面圖對應于圖14A。晶體管420包括絕緣表面之上的第一電極421。使用從鋁、鉻、銅、鉭、鈦、鑰、鎢和釔中選取的金屬元素、包含任何這些金屬元素作為成分的合金、組合地包含這些金屬元素的合金等，來形成第一電極421。備選地，能夠使用從錳、鎂、鋯和鈹中選取的一種或多種金屬元素。另外，第一電極421能夠具有單層結構或者具有兩層或更多層的層疊結構。例如，能夠給出包含硅的鋁膜的單層結構、其中鈦膜層疊在鋁膜之上的二層結構、其中鈦膜層疊在鎢膜之上的二層結構、其中鈦膜、鋁膜和鈦膜按照此順序層疊的三層結構等。備選地，可使用包含鋁以及從鈦、鉭、鎢、鑰、鉻、釹和鈧中選取的一種元素或多種元素的膜、合金膜或者氮化物膜。能夠使用諸如氧化銦錫、包含氧化鶴的氧化銦、包含氧化鶴的氧化鋅、包含氧化鈦的氧化銦、包含氧化鈦的氧化銦錫、氧化銦鋅或者添加了氧化硅的氧化銦錫之類的透光導電材料來形成第一電極421。另外,第一電極421能夠具有使用上述透光導電材料和上述金屬元素所形成的疊層結構。第一電極421能夠按照如下方式來形成使得導電膜通過濺射方法、CVD方法或真空蒸發(fā)方法在絕緣表面之上形成，抗蝕劑掩模在光刻過程中在導電膜之上形成，以及導電膜使用抗蝕劑掩模來蝕刻。備選地，第一電極421在沒有使用光刻過程的情況下通過印刷方法或噴墨方法來形成，使得步驟的數(shù)量能夠減少。注意，第一電極421的端部優(yōu)選地具有錐形形狀，使得后來形成的柵絕緣膜的覆蓋得到改進。當?shù)谝浑姌O421的端部與其上形成第一電極421的絕緣表面之間的角度大于或等于30°但小于或等于60°、優(yōu)選地大于或等于40°但小于或等于50°時，后來形成的柵絕緣膜的覆蓋能夠得到改進。在這個實施例中，作為用于形成第一電極421的導電膜，通過濺射方法來形成50nm厚的鈦膜，形成100 nm厚的鋁膜，以及形成50 nm厚的鈦膜。隨后，使用在光刻過程中形成的抗蝕劑掩模來執(zhí)行蝕刻，由此形 成第一電極421。通過使用噴墨方法而不是在光刻過程中形成的抗蝕劑掩模來形成抗蝕劑掩模，步驟的數(shù)量能夠減少。晶體管420包括第一電極421之上的島狀氧化物半導體膜422。氧化物半導體膜422能夠通過濺射方法、涂層方法、印刷方法等形成。在這個實施例中，在氧化物半導體膜通過濺射方法在第一電極421之上形成之后，氧化物半導體膜通過蝕刻等被處理為預期形狀，使得形成島狀氧化物半導體膜422。此外，氧化物半導體膜能夠通過濺射方法在稀有氣體(例如氬)氣氛、氧氣氛或者包含稀有氣體(例如氬)和氧的氣氛下形成。注意，用于形成島狀氧化物半導體膜422的蝕刻可按照實施例4中的氧化物半導體膜的蝕刻的描述來執(zhí)行。注意，在通過蝕刻來形成的島狀氧化物半導體膜422的端部與第一電極421之間形成的角度優(yōu)選地大于或等于30°但小于或等于60°、更優(yōu)選地大于或等于40°但小于或等于50°，由此后來形成的柵絕緣膜的覆蓋能夠得到改進。注意，在氧化物半導體膜通過濺射來形成之前，第一電極421的表面上的灰塵優(yōu)選地通過其中引入氬氣體并且生成等離子體的反向濺射被去除。反向濺射表示一種方法，其中通過將電壓施加到襯底側而不是靶側，在氬氣氛中借助于RF電源，并且通過在襯底附近生成等離子體，來修正襯底的表面。注意，代替氬氣氛，可使用氮氣氛、氦氣氛等。備選地，可使用添加了氧、一氧化二氮等的氬氣氛。備選地，可使用添加了氯、四氟化碳等的氬氣氛。對于氧化物半導體膜422，能夠使用上述氧化物半導體。在這個實施例中，通過濺射方法、使用包含銦(In)、鎵(Ga)和鋅(An)的氧化物半導體靶所得到的厚度為30 nm的In-Ga-Zn-O基非單晶膜用作氧化物半導體膜422。作為革巴，例如，能夠使用以 In:Ga:Zn=I: 1:0. 5、In:Ga:Zn=I: I: I 或 In:Ga:Zn=I: 1:2 的組成比包含各金屬原子的金屬氧化物靶。另外，氧化物半導體膜能夠通過濺射方法在稀有氣體(通常為氬)氣氛、氧氣氛或者稀有氣體(通常為氬)和氧的氣氛中形成。在使用濺射方法的情況下，包含大于或等于2 wt%但小于或等于10 丨％的SiO2的靶可用于形成膜。包含In、Ga和Zn的金屬氧化物靶的填充率高于或等于90%但低于或等于100%，優(yōu)選地高于或等于95%但低于或等于99. 9%。借助于具有高填充率的金屬氧化物靶，所形成的氧化物半導體膜具有高密度。將襯底保持在控制為降低壓力的處理室中，將從其中去除了氫和水分的濺射氣體引入從其中去除了剩余水分的處理室中，并且通過將金屬氧化物用作靶在襯底422之上形成氧化物半導體膜422。在膜形成中，襯底溫度可高于或等于100°C但低于或等于600°C，優(yōu)選地高于或等于200°C但低于或等于400°C。膜形成在加熱襯底的同時執(zhí)行，由此能夠降低所形成的氧化物半導體膜中的雜質濃度。另外，通過濺射引起的損壞能夠降低。為了去除處理室中剩余的水分，優(yōu)選地使用捕集真空泵。例如，優(yōu)選地使用低溫泵、離子泵或鈦升華泵。排空單元可以是提供有冷阱的渦輪泵。在采用低溫泵排空的處理室中，例如，去除氫原子、諸如水(H2O)之類的包含氫原子的化合物(更優(yōu)選地，還有包含碳原子的化合物)等，由此能夠降低處理室中形成的氧化物半導體膜的雜質濃度。在這個實施例中，作為氧化物半導體膜的膜形成條件的示例，應用下列條件襯底溫度為室溫，襯底與靶之間的距離為110 mm，壓力為O. 4 Pa，直流(DC)電源為O. 5 kW，以及氣氛包含氧和氬(氧流率為15 sccm，氬流率為30 sccm)。注意，脈沖直流(DC)電源是優(yōu)選的，因為能夠降低膜形成中生成的稱作微粒的灰塵，并且膜厚度能夠是均勻的。氧化物半導體膜的厚度大于或等于I μ m,優(yōu)選地大于或等于3 μ m,更優(yōu)選地大于或等于10 μ m。注意，優(yōu)選厚度根據(jù)氧化物半導體膜材料來改變；因此，適當厚度可根據(jù)材料來確定。注意，為了在氧化物半導體膜422中盡可能少地包含氫、羥基和水分，優(yōu)選的是，其上形成一直到并且包括第一電極421的層的襯底在濺射設備的預熱室中預先加熱，使得消除和排空吸附到襯底的諸如氫和水分之類的雜質，作為膜形成之前的預處理。預熱的溫 度高于或等于10(TC但低于或等于40(TC，優(yōu)選地高于或等于150°C但低于或等于300°C。作為設置在預熱室中的排空單元，低溫泵是優(yōu)選的。注意，能夠省略這種預熱處理。還要注意，這種預熱可在形成絕緣膜之前對其上形成一直到并且包括柵電極的襯底類似地執(zhí)行。濺射方法的示例包括RF濺射方法，其中高頻電力用于濺射電源；DC濺射方法；以及脈沖DC濺射方法，其中以脈沖方式來施加偏壓。RF濺射方法主要用于形成絕緣膜的情況，而DC濺射方法主要用于形成金屬膜的情況。另外，還存在多源濺射設備，其中能夠設置不同材料的多個靶。通過多源濺射設備，不同材料的膜能夠形成為層疊在同一室中，或者多種材料的膜能夠通過在同一室中同時放電來形成。備選地，能夠使用提供有室內(nèi)部的磁體系統(tǒng)并且用于磁控管濺射方法的濺射設備或者用于ECR濺射方法、其中使用借助于微波所生成的等離子體而沒有使用光輝放電的濺射設備。此外，作為使用濺射方法的沉積方法，能夠使用其中靶物質和濺射氣體成分在膜形成期間相互起化學反應以形成其化合物薄膜的反應濺射方法或者其中電壓在膜形成期間還施加到襯底的偏壓濺射方法。注意，在降低壓力氣氛、諸如氮和稀有氣體之類的惰性氣體的氣氛、氧氣氛或超干空氣氣氛(在由露點計通過腔衰蕩激光譜(CRDS)方法來執(zhí)行測量的情況下，水分含量為20ppm(轉換為露點為-55°C )或以下，優(yōu)選地為I ppm或以下,更優(yōu)選地為10 ppb或以下)中，對氧化物半導體膜422執(zhí)行熱處理。在對氧化物半導體膜422執(zhí)行熱處理時，形成消除了水分或氫的氧化物半導體膜422。具體來說，熱處理可在高于或等于300°C但低于或等于850°C (或者低于或等于玻璃襯底的應變點的溫度)下執(zhí)行。由于脫水或脫氫能夠采用RTA方法來短時間執(zhí)行，所以熱處理能夠甚至在超過玻璃襯底的應變點的溫度下執(zhí)行。在這個實施例中，借助于作為熱處理設備之一的電爐，在氮氣氛中以450°C的襯底溫度對氧化物半導體膜422執(zhí)行I小時熱處理，然后氧化物半導體膜沒有暴露于空氣，并且防止水和氫進入。諸如水分或氫之類的雜質通過熱處理來消除，使得氧化物半導體膜422成為i型(本征)半導體或者基本上i型半導體；因此，能夠防止助長因雜質引起的諸如閾值電壓的偏移之類的晶體管的特性的退化，并且能夠降低截止態(tài)電流。用于熱處理的熱處理設備的詳細描述已經(jīng)在實施例4中進行，并且因此在此略去。
注意，優(yōu)選的是，在熱處理中，水分、氫等沒有包含在氮或者諸如氦、氖或氬之類的稀有氣體中。優(yōu)選的是，引入熱處理設備中的氮或者諸如氦、氖或氬之類的稀有氣體的純度設置為6N(99. 9999%)或更高、優(yōu)選地為7N(99. 99999%)或更高(也就是說，雜質濃度為Ippm或更低，優(yōu)選地為O. I ppm或更低)。在雜質加入氧化物半導體時，在柵極偏置溫度應力測試(BT測試，測試條件為例如在85°C下以2X106 V/cm進行12小時)中，雜質與氧化物半導體的主要成分之間的接合被高電場(B :偏置)和高溫度(T :溫度)破壞，并且所生成的懸掛鍵引起閾值電壓(Vth)的漂移。但是，按照上述方式，通過改進柵絕緣膜與氧化物半導體膜之間的界面特性，并且盡可能多地去除氧化物半導體膜中的雜質、特別是氫、水等，能夠得到甚至相對于BT測試也保持穩(wěn)定的晶體管。通過上述步驟，氧化物半導體膜中的氫濃度能夠降低，并且氧化物半導體膜能夠高度純化。因此，能夠使氧化物半導體膜穩(wěn)定。另外，在低于或等于玻璃轉變溫度的溫度下的熱處理使得有可能形成其中載流子密度極低的具有寬帶隙的氧化物半導體膜。因此，晶體管能夠使用大尺寸襯底來制造，使得生產(chǎn)率能夠提高。另外，通過使用其中降低氫濃度并且提高純度的氧化物半導體膜，有可能制造具有高耐受電壓、降低的短溝道效應和高通-斷比的晶體管。晶體管420還包括氧化物半導體膜422之上的第二電極423。用于第二電極423的導電膜的材料和結構能夠與第一電極421相似。另外，用于形成第二電極423的方法能夠與第一電極421相似。在這個實施例中，抗蝕劑掩模在光刻過程中在用作第二電極423的導電膜之上形成，，并且導電膜使用抗蝕劑掩模來蝕刻，使得形成第二電極423。在這里，作為用于形成第二電極423的導電膜，50 nm厚的鈦膜、100 nm厚的鋁膜和50 nm厚的鈦膜按照此順序層疊。在第二電極423的端部與氧化物半導體膜422之間形成的角度優(yōu)選地大于或等于30°但小于或等于60°、優(yōu)選地大于或等于40°但小于或等于50°時，后來形成的柵絕緣膜的覆蓋能夠得到改進。另外，第二電極423遠離第一電極421來形成，以便沒有與第一電極421相接觸。第一電極421和第二電極423其中之一用作晶體管的源電極，而另一個用作其漏電極。熱處理可在形成第二電極423之后執(zhí)行。熱處理的溫度高于或等于400°C但低于或等于850°C，優(yōu)選地高于或等于400°C但低于襯底的應變點。在這個實施例中，將襯底引入作為熱處理設備之一的電爐中，并且在諸如氮氣氛或稀有氣體氣體之類的惰性氣體氣氛中以450°C對氧化物半導體膜422執(zhí)行I小時熱處理，并且然后氧化物半導體膜沒有暴露于空氣。相應地，能夠防止氫、水、羥基、氫化物等混合到氧化物半導體膜中，氫濃度進一步降低，并且氧化物半導體膜經(jīng)過高度純化，由此能夠得到i型氧化物半導體膜或者基本上i型氧化物半導體膜。注意，優(yōu)選的是，在熱處理中，氫、水、羥基、氫化物等沒有包含在氮或者諸如氦、氖或氬之類的稀有氣體中。備選地，引入熱處理設備中的氮或者諸如氦、氖或氬之類的稀有氣體的純度優(yōu)選地為6N(99. 9999%)或更高、更優(yōu)選地為7N(99. 99999%)或更高(也就是說，雜質濃度為I ppm或更低,優(yōu)選地為O. I ppm或更低)。晶體管420還包括覆蓋第一電極421、氧化物半導體膜422和第二電極423的柵絕緣膜424以及在柵絕緣膜424之上形成的柵電極425?？赏ㄟ^等離子體CVD、濺射等，使用具有包括氧化硅膜、氮化硅膜、氧氮化硅膜、氮氧化硅膜、氧化鋁膜、氮化鋁膜、氧氮化鋁膜、氮氧化鋁膜、氧化鉿膜和氧化鉭膜的一個或多個的單層或疊層，來形成柵絕緣膜424。當柵絕緣膜424使用諸如硅酸鉿(HfSiOx)、添加了 N的Hf SixOy、添加了 N的鋁酸鉿(HfAlOx)、氧化鉿或氧化釔之類的高k材料來形成時，柵極泄漏電流能夠降低。此外，能夠使用其中層疊高k材料以及氧化硅膜、氮化硅膜、氧氮化硅膜、氮氧化硅膜和氧化鋁膜中的一個或多個的層疊結構。柵絕緣膜424的厚度優(yōu)選地大于或等于50 nm但小于或等于500nm。當柵絕緣膜424的厚度較大時，柵極泄漏電流能夠降低。優(yōu)選的是，柵絕緣膜424盡可能少地包含諸如水分或氫之類的雜質。在氧化硅膜 通過濺射方法來形成的情況下，硅靶或石英靶用作靶，并且氧和氬的混合氣體用作濺射氣體。通過去除雜質來制作為本征氧化物半導體或者基本上本征氧化物半導體的氧化物半導體(經(jīng)過高度純化的氧化物半導體)對界面狀態(tài)和界面電荷極為敏感；因此，氧化物半導體與柵絕緣膜424之間的界面是重要的。因此，與高度純化氧化物半導體相接觸的柵絕緣膜(GI)需要具有較高質量。例如，使用微波(2. 45 GHz)的高密度等離子體CVD是優(yōu)選的，因為能夠形成具有高耐受電壓的密集高質量絕緣膜。這是因為，當高度純化氧化物半導體與高質量柵絕緣膜緊密接觸時，界面狀態(tài)能夠降低，并且界面性質能夠是有利的。不用說，能夠采用諸如濺射方法或等離子體CVD方法之類的另一種方法，只要該方法實現(xiàn)作為柵絕緣膜424的良好質量絕緣膜的形成。另外，能夠使用任何絕緣膜，只要膜質量以及與柵絕緣膜424的氧化物半導體的界面性質通過在沉積之后執(zhí)行的熱處理來修正。在任一種情況下，能夠使用任何絕緣膜，只要作為柵絕緣膜的膜質量較高，與氧化物半導體的界面狀態(tài)密度降低，并且能夠形成有利界面。柵絕緣膜424可具有一種結構，其中層疊使用具有高勢壘性質的材料所形成的絕緣膜以及具有較低比例的氮的諸如氧化硅膜、氧氮化硅膜之類的絕緣膜。在這種情況下，諸如氧化硅膜或氧氮化硅膜之類的絕緣膜在具有勢壘性質的絕緣膜與氧化物半導體膜之間形成。作為具有高勢壘性質的絕緣膜，例如能夠給出氮化硅膜、氮氧化硅膜、氮化鋁膜、氮氧化鋁膜等。使用具有勢壘性質的絕緣膜，使得能夠防止氣氛中諸如水分或氫之類的雜質或者襯底中包含的諸如堿金屬或重金屬之類的雜質進入氧化物半導體膜、柵絕緣膜424或者氧化物半導體膜與另一個絕緣膜之間的界面及其鄰近區(qū)域。另外，具有氮的較低比例的諸如氧化硅膜或氧氮化硅膜之類的絕緣膜形成為使得與氧化物半導體膜相接觸，使得能夠防止使用具有高勢壘性質的材料所形成的絕緣膜與氧化物半導體膜直接接觸。例如，總厚度為100 nm的柵絕緣膜可按照如下方式來形成厚度大于或等于5 nm但小于或等于300 nm的氧化硅膜(SiOx(x>0)作為第一柵絕緣膜來形成，并且厚度大于或等于50 nm但小于或等于200 nm的氮化硅膜(SiNy (y>0)通過濺射作為第二柵絕緣膜層疊在第一柵絕緣膜之上。在這個實施例中，100 nm厚的氧化硅膜通過RF濺射方法在如下條件下形成壓力為O. 4 Pa，高頻功率為I. 5 kff,以及使用包含氧和氬的氣氛(25 sccm的氧流率25 sccm的気流率=1 :1)。注意，為了在柵絕緣膜424中盡可能少地包含氫、羥基和水分，優(yōu)選的是，其上形成第一電極421、氧化物半導體膜422和第二電極423的襯底在濺射設備的預熱室中預先加熱，使得消除和排空吸附到襯底的諸如氫和水分之類的雜質，作為膜形成之前的預處理。預熱的溫度高于或等于100°C但低于或等于40(TC，優(yōu)選地高于或等于150°C但低于或等于300°C。作為設置在預熱室中 的排空單元，低溫泵是優(yōu)選的。注意，能夠省略這種預熱處理。注意，在形成柵絕緣膜424之后，可執(zhí)行熱處理。在空氣氣氛或惰性氣體氣氛(氮、氦、氖、氬等)中，以高于或等于200°C但低于或等于400°C、例如以高于或等于250°C但低于或等于350°C的溫度，來執(zhí)行熱處理。在這個實施例中，例如，在氮氣氛中以250°C執(zhí)行I小時熱處理。通過在柵絕緣膜424中包含的氧化硅與氧化物半導體膜422相接觸的狀態(tài)下執(zhí)行熱處理，氧甚至在用于消除水分或氫的上述熱處理中產(chǎn)生缺氧時也從氧化硅提供，由此形成施主的缺氧能夠降低，能夠得到滿足化學計量組成比的結構，并且使氧化物半導體膜422成為i型半導體膜或者基本上i型半導體膜。對這種處理的定時沒有具體限制，只要它是在形成柵絕緣膜424之后。熱處理可在另一個步驟之后、例如在形成柵電極425、絕緣膜426和布線434、435、436的任一個之后執(zhí)行。通過兼任諸如用于降低透明導電膜的電阻的熱處理之類的另一個步驟，這種熱處理能夠在沒有增加制造步驟的情況下執(zhí)行。柵電極425能夠使用包括諸如鑰、鈦、鉻、鉭、鎢、釹或鈧之類的金屬材料、包含任何這些金屬材料作為主要成分的合金材料或者任何這些金屬的氮化物的一個或多個導電膜的單層或疊層來形成。注意，鋁或銅也可用作這類金屬材料，只要鋁或銅能夠耐受后來的過程中執(zhí)行的熱處理的溫度。鋁或銅優(yōu)選地與難熔金屬材料相結合，以使得防止耐熱性問題和腐蝕問題。作為難熔金屬材料，能夠使用鑰、鈦、鉻、鉭、鎢、釹、鈧等。例如，作為柵電極425的二層結構，下列結構是優(yōu)選的其中鑰膜層疊在鋁膜之上的二層結構，其中鑰膜層疊在銅膜之上的二層結構，其中氮化鈦膜或氮化鉭膜層疊在銅膜之上的二層結構，以及其中層疊氮化鈦膜和鑰膜的二層結構。作為柵電極425的三層結構，下列結構是優(yōu)選的一種層疊結構，在中間層中包含鋁膜、鋁和硅的合金膜、鋁和鈦的合金膜或者鋁和釹的合金膜，以及在頂層和底層中包含鎢膜、氮化鎢膜、氮化鈦膜和鈦膜的任一種。此外,通過將氧化銦、氧化銦錫、氧化銦-氧化鋅合金、氧化鋅、氧化鋅招、氧氮化鋅鋁、氧化鋅鎵等的透光氧化物導電膜用于柵電極425，像素部分的孔徑比能夠增加。柵電極425形成為10 nm至400 nm厚，優(yōu)選地為100 nm至200 nm厚。在這個實施例中，在用于柵電極的厚度為150 nm的導電膜通過使用鎢靶的濺射方法來形成之后，導電膜通過蝕刻來處理(形成圖案)成具有預期形狀，使得形成柵電極425。柵電極425至少形成為使得與隔著柵絕緣膜424與氧化物半導體膜422的端部重疊。在氧化物半導體膜422的端部，溝道形成區(qū)在隔著柵絕緣膜424與柵電極425重疊的部分中形成。注意，柵電極425優(yōu)選地具有錐形形狀，因為其上層疊的絕緣膜426的覆蓋能夠得到改進。注意，抗蝕劑掩模可通過噴墨方法來形成。通過噴墨方法來形成抗蝕劑掩模不需要光掩模；因此，制造成本能夠降低。
晶體管420還包括覆蓋第一電極421的絕緣膜426、氧化物半導體膜422、第二電極423、柵絕緣膜424和柵電極425。絕緣膜426優(yōu)選地包含盡可能少的諸如水分或氫之類的雜質，并且可使用單層絕緣膜或層疊的多個絕緣膜來形成。絕緣膜426使用例如諸如氧化硅膜、氧氮化硅膜、氧化鋁膜或氧氮化鋁膜之類的氧化物絕緣膜、諸如氮化硅膜、氮氧化硅膜、氮化鋁膜或氮氧化鋁膜之類的氮化物絕緣膜來形成。備選地，能夠層疊氧化物絕緣膜和氮化物絕緣膜。例如氮化硅膜、氮氧化硅膜、氮化鋁膜或氮氧化鋁膜等具有高勢壘性質的絕緣膜可用于絕緣膜426，使得能夠防止諸如水分或氫之類的雜質進入氧化物半導體膜422、柵絕緣膜424或者氧化物半導體膜422與另一個絕緣膜之間的界面以及其鄰近區(qū)域。在這個實施例中，絕緣膜426形成為具有一種結構，其中通過濺射方法所形成的100 nm厚的氮化硅膜層疊在通過濺射方法所形成的200 nm厚的氧化硅膜之上。注意，當絕緣膜426通過濺射方法來形成時，將襯底加熱到100°C至400°C的溫度，引入去除了氫、水、羥基、氫化物等的濺射氣體，并且絕緣膜426可使用硅半導體靶來形成。又在這種情況下，優(yōu)選地在去除了處理室中剩余的氫、水、羥基、氫化物等的狀態(tài)中形成絕緣膜。
注意，在形成絕緣膜426之后，可執(zhí)行熱處理。在惰性氣體氣氛(氮、氦、氖、氬等)中，以高于或等于200°C但低于或等于400°C、例如以高于或等于250°C但低于或等于350°C的溫度，來執(zhí)行熱處理。接觸孔431、432和433按如下所述來形成抗蝕劑掩模通過光刻過程來形成，并且使用抗蝕劑掩模來有選擇地蝕刻柵絕緣膜424和絕緣膜426的部分。柵電極425的一部分在接觸孔431中暴露，第二電極423的一部分在接觸孔432中暴露，以及柵電極425的一部分在接觸孔433中暴露。在形成這些接觸孔時，使得暴露第一電極421的接觸孔可在第一電極421的沒有覆蓋有柵電極425的區(qū)域中形成。布線434、布線435和布線436分別通過在絕緣膜426中形成的接觸孔431、接觸孔32和接觸孔433連接到柵電極425、第二電極423和柵電極425。注意，在形成這些布線中，可形成通過接觸孔連接到第一電極421的布線。布線434、435和436能夠使用具有與第一電極421相似的結構和材料的導電膜、通過與第一電極421相似的制造方法來形成。圖14B中，布線440是與布線434、435和436同時形成的布線，并且通過接觸孔441連接到第一電極421。通過上述步驟，氧化物半導體膜中的氫濃度能夠降低，并且氧化物半導體膜能夠高度純化。因此，能夠使氧化物半導體膜穩(wěn)定。另外，在低于或等于玻璃轉變溫度的溫度下的熱處理使得有可能形成其中載流子密度極低的具有寬帶隙的氧化物半導體膜。因此，晶體管能夠使用大尺寸襯底來制造，使得生產(chǎn)率能夠提高。另外，通過使用其中降低氫濃度并且提高純度的氧化物半導體膜，有可能制造具有高耐受電壓、降低的短溝道效應和高通-斷比的晶體管。雖然在與形成第二電極423的區(qū)域不同的區(qū)域中形成的氧化物半導體膜422的所有部分在這個實施例中覆蓋有柵電極425，但是本發(fā)明并不局限于這種結構，只要在與形成第二電極423的區(qū)域不同的區(qū)域中形成的氧化物半導體膜422的部分的至少一部分覆蓋有柵電極425。在這里，下面描述在這個實施例中所述的晶體管的漏極耐受電壓。
當半導體中的電場達到某個閾值時，碰撞電離發(fā)生，由高電場所加速的載流子碰撞耗盡層中的晶格，由此生成電子和空穴對。當電場變得甚至更高時，通過碰撞電離所生成的電子和空穴對通過電場進一步加速，并且碰撞電離重復進行，從而引起雪崩擊穿，其中電流指數(shù)地增加。因為載流子(電子和空穴)具有大于或等于半導體的帶隙的動能，所以碰撞電離發(fā)生。因此，當帶隙較大時，需要引起碰撞電離的電場更大。由于氧化物半導體的帶隙為3. 15 eV，這大于I. 74 eV的非晶硅的帶隙要大，所以預計雪崩擊穿不太可能發(fā)生。因此，包括氧化物半導體的晶體管具有高漏極耐受電壓，并且預計當施加高電場時，通態(tài)電流的指數(shù)突然增加不太可能發(fā)生。接下來將描述包括氧化物半導體的晶體管的熱載流子降級。熱載流子降級表示晶體管特性的退化，例如閾值電壓或泄漏電流的變化，這由如下原因引起加速為快速的電子被注入溝道中的漏極附近的柵絕緣膜，并且成為固定電荷或者在柵絕緣膜與氧化物半導體之間的界面處形成陷阱能級。熱載流子降級的因素是例如 溝道熱電子注入(CHE注入)和漏極雪崩熱載流子注入(DAHC注入)。由于硅的帶隙較窄，所以電子因雪崩擊穿而可能像雪崩那樣被產(chǎn)生，并且加速為如此迅速以致超過勢壘轉到柵絕緣膜的電子的數(shù)量增加。但是，這個實施例中所述的氧化物半導體膜具有寬帶隙；因此，雪崩擊穿不可能發(fā)生，并且對熱載流子降級的抗性比硅要高。注意，雖然作為具有高耐受電壓的材料之一的碳化硅的帶隙以及氧化物半導體的帶隙基本上彼此相等，但是與碳化硅的情況相比，不太可能加速電子，不太可能引起熱載流子降級，并且漏極耐受電壓在氧化物半導體中較高，因為氧化物半導體的遷移率比碳化硅要低大約兩個數(shù)量級。通過以上所述，包括氧化物半導體的晶體管具有高漏極耐受電壓；具體來說，這種晶體管能夠具有大于或等于100 V、優(yōu)選地大于或等于500 V、更優(yōu)選地大于或等于I kV的漏極耐受電壓。下面將描述作為晶體管的典型示例的使用碳化硅的晶體管與使用氧化物半導體的晶體管之間的比較。在這里，4H-SiC用作碳化硅。氧化物半導體和4H_SiC具有某些共同方面。一個示例是本征載流子密度。使用正常溫度下的費米-迪拉克分布，氧化物半導體的本征載流子密度被估計大約為10_7 cm_3，這像4H-SiC的載流子密度、即6· 7X 10_n cm_3那樣是極低的。另外，氧化物半導體的能帶隙為3. O eV至3. 5 eV,并且4H_Sic的能帶隙為3. 26eV，這表示氧化物半導體和碳化硅均為寬隙半導體。但是，包括氧化物半導體的晶體管的制造溫度以及包括碳化硅的晶體管的制造溫度完全不同。碳化硅一般需要在1500°C至2000°C下的熱處理。相比之下，氧化物半導體能夠通過在300°C至850°C下的熱處理來形成，這允許晶體管在大尺寸襯底之上制造。另外，
吞吐量能夠提聞。此外，使用PN結的包括碳化硅的晶體管的制造過程涉及采用能夠作為施主或受主的雜質元素(例如磷或硼)進行摻雜的步驟；因此，制造步驟的數(shù)量增加。另一方面，包括氧化物半導體的晶體管不需要提供有PN結；因此，制造步驟的數(shù)量能夠減少，并且吞吐量能夠提到，此外還能夠使用大尺寸襯底。注意，已經(jīng)進行關于氧化物半導體的性質、如帶隙中的狀態(tài)密度(DOS)的大量研究工作；但是，研究工作沒有包括充分降低DOS本身的思路。在這個實施例中，通過去除可能引起來自氧化物半導體的DOS的水或氫，來形成高度純化氧化物半導體。這基于充分降低DOS本身的思路。這種高度純化氧化物半導體實現(xiàn)極優(yōu)良工業(yè)產(chǎn)品的制造。此外，還有可能通過將氧提供給通過氧空位所生成的金屬的懸掛鍵并且降低因氧缺陷而引起的dos，來形成更為高度純化α型)的氧化物半導體。例如，包含過剩氧的氧化物膜形成為與溝道形成區(qū)緊密接觸，并且然后氧從氧化物膜提供給溝道形成區(qū)，使得因氧缺陷而引起的DOS能夠降低。能夠考慮，氧化物半導體的缺陷的一個因素是因在低于導帶的O. I eV至O. 2 eV的過剩氫引起的淺能級。徹底去除氫并且充分提供氧以用于消除這種缺陷作為一種技術思想是正確的。氧化物半導體一般被認為是η型半導體；但是，在這個實施例中，通過去除雜質、特別是水或氫，來實現(xiàn)i型氧化物半導體。在這點上，與通過向半導體添加諸如硅之類的雜 質來形成i型半導體的常規(guī)技術思想相比，本發(fā)明的技術思想是新的。通過使氧化物半導體成為i型氧化物半導體，能夠得到晶體管的有利溫度特性；具體來說，根據(jù)晶體管的電流與電壓特性，通態(tài)電流、截止態(tài)電流、場效應遷移率、S值和閾值電壓在范圍從_25°C至150°C的溫度下幾乎不會波動，并且電流與電壓特性幾乎不會隨溫度而降級。在使用這個實施例中描述的氧化物半導體的晶體管中，遷移率比使用碳化硅的晶體管要低大約兩個數(shù)量級；但是，晶體管的電流值和裝置特性能夠通過增加漏極電壓和溝道寬度(W)得到改進。這個實施例的技術思路在于，沒有將物質加入氧化物半導體，而是相反，通過有意去除其中不合需要存在的諸如水或氫之類的雜質，來高度純化氧化物半導體本身。換言之，通過去除形成施主能級的水或氫，降低缺氧，并且充分提供作為氧化物半導體的成分的氧，來高度純化氧化物半導體。在沉積時，氧化物半導體包含大約102° CnT3 -通過二次離子質譜法(SMS)來測量-的氫。氧化物半導體經(jīng)過高度純化，并且通過有意去除形成施主能級的水或氫，并且進一步通過將在與去除水或氫的同時被減少的氧(氧化物半導體的成分之一)加入氧化物半導體，使其成為電i型(本征)半導體。在這個實施例中，氧化物半導體中的水和氫的含量優(yōu)選地盡可能小，并且氧化物半導體中的載流子的數(shù)量優(yōu)選地盡可能小。具體來說，低于IXlO14 cm—3的、優(yōu)選地低于IXlO12 cm_3、更優(yōu)選地低于I XlO11 cm_3 -這低于或等于測量極限_的載流子密度是合乎需要的。降低或者優(yōu)選地消除氧化物半導體中的載流子，換言之，使氧化物半導體成為i型(本征)半導體，使得氧化物半導體用作晶體管中載流子經(jīng)過的通路。因此，當晶體管截止時，截止態(tài)電流能夠極小。以上是這個實施例的技術思路。另外，氧化物半導體用作通路，并且氧化物半導體本身是i型(本征)半導體，該半導體經(jīng)過高度純化，以便沒有包含載流子或者包含極少載流子，并且因而載流子由源電極和漏電極來提供。與其中如實施例4中所述與襯底基本上平行地形成溝道的水平晶體管相比，具有這個實施例中所述結構的晶體管能夠更少占用襯底表面。因此，有可能使晶體管小型化。
如上所述，氧化物半導體膜經(jīng)過高度純化，使得盡可能少地包含除了氧化物半導體膜的主要成分之外的通常為氫、水、羥基或氫化物等的雜質，由此能夠得到晶體管的良好操作。具體來說，耐受電壓能夠較高，短溝道效應能夠降低，并且能夠實現(xiàn)高通-斷比。這個實施例能夠通過與任何上述實施例適當?shù)亟Y合來實現(xiàn)。(實施例7)
在這個實施例中，參照圖15A至圖15E來描述一種用于形成與實施例4中不同的氧化物半導體膜的方法。首先，柵電極701和柵電極702在絕緣表面之上形成，并且然后柵絕緣膜703在柵電極701和柵電極702之上形成(參見圖15A)。由于在實施例4中已經(jīng)描述柵電極701、柵電極702和柵絕緣膜703的材料、結構和厚度，所以在這個實施例中省略其詳細描述。 隨后，如圖15A所示，厚度大于或等于2 nm但小于或等于15 nm的第一氧化物半導體膜730在柵絕緣膜703之上形成。第一氧化物半導體膜730能夠通過濺射方法在稀有氣體(通常為氬)氣氛、氧氣氛或者包含稀有氣體(例如氬)和氧的混合氣氛中形成。注意，在第一氧化物半導體膜730通過濺射方法來形成之前，柵絕緣膜703的表面上的灰塵優(yōu)選地通過其中引入氬氣體并且生成等離子體的反向濺射被去除。反向濺射表示一種方法，其中通過將電壓施加到襯底側而不是靶側，在氬氣氛中借助于RF電源，并且通過在襯底附近生成等離子體，來修正襯底的表面。注意，代替氬氣氛，可使用氮氣氛、氦氣氛等。備選地，可使用添加了氧、一氧化二氮等的氬氣氛。備選地，可使用添加了氯、四氟化碳等的氬氣氛。對于第一氧化物半導體膜730，能夠使用上述氧化物半導體。在這個實施例中，作為第一氧化物半導體膜730，使用通過濺射方法、使用包括銦(In)、鎵(Ga)和鋅(An)的金屬氧化物靶所得到的厚度為5 nm的In-Ga-Zn-O基非單晶膜。作為革巴，例如，能夠使用金屬原子的組成比為In:Ga:Zn=I: 1:0· 5、In:Ga:Zn=I: I: I或In:Ga:Zn=l:l:2的金屬氧化物靶。在這個實施例中，優(yōu)選地使用趨向于被晶化的金屬氧化物靶，以便通過后來執(zhí)行的熱處理來有意執(zhí)行晶化。包含In、Ga和Zn的金屬氧化物靶的填充率高于或等于90%但低于或等于100%，并且優(yōu)選地高于或等于95%但低于或等于99. 9%。當使用具有高填充率的金屬氧化物靶時，待形成的氧化物半導體膜中的雜質濃度能夠降低，使得能夠得到具有優(yōu)良電特性或高可靠性的晶體管。將襯底保持在控制為降低壓力的處理室中，將從其中去除了氫和水分的濺射氣體引入從其中去除了剩余水分的處理室中，并且通過將金屬氧化物用作靶在絕緣表面之上形成第一氧化物半導體膜730。在膜形成中，襯底溫度可高于或等于100°C但低于或等于600°C，優(yōu)選地高于或等于200°C但低于或等于400°C。膜形成在加熱襯底的同時執(zhí)行，由此能夠降低所形成的氧化物半導體膜中的雜質濃度。另外，通過濺射引起的損壞能夠降低。為了去除處理室中剩余的水分，優(yōu)選地使用捕集真空泵。例如，優(yōu)選地使用低溫泵、離子泵或鈦升華泵。排空單元可以是提供有冷阱的渦輪泵。在采用低溫泵排空的處理室中，例如，去除氫原子、諸如水(H2O)之類的包含氫原子的化合物(更優(yōu)選地，還有包含碳原子的化合物)等，由此能夠降低處理室中形成的氧化物半導體膜的雜質濃度。沉積條件的一個示例如下所述襯底與靶之間的距離為170 mm,壓力為O. 4 Pa，直流(DC)電源為O. 5 kff,以及氣氛為氧氣氛(氧的流率為100%)。注意，脈沖直流(DC)電源是優(yōu)選的，因為能夠降低膜形成中生成的稱作微粒的灰塵，并且膜厚度能夠是均勻的。氧化物半導體膜的厚度優(yōu)選地為大于或等于5 nm但小于或等于30 nm。由于適當厚度取決于所使用的氧化物半導體材料，所以厚度能夠根據(jù)材料來適當?shù)卮_定。注意，為了在第一氧化物半導體膜730中盡可能少地包含氫、羥基和水分，優(yōu)選的是，其上形成一直到并且包括柵絕緣膜703的層的襯底在濺射設備的預熱室中預先加熱，使得消除和排空吸附到襯底的諸如氫和水分之類的雜質，作為膜形成之前的預處理。預熱的溫度高于或等于100°C但低于或等于60(TC，優(yōu)選地高于或等于150°C但低于或等于300°C。作為對預熱室所設置的排空單元，低溫泵是優(yōu)選的。注意，能夠省略這種預熱處理。濺射方法的示例包括RF濺射方法，其中高頻電力用于濺射電源；DC濺射方法；以及脈沖DC濺射方法，其中以脈沖方式來施加偏壓。RF濺射方法主要用于形成絕緣膜的情況，而DC濺射方法主要用于形成金屬膜的情況。另外，還存在多源濺射設備，其中能夠設置不同材料的多個靶。通過多源濺射設備，不同材料的膜能夠形成為層疊在同一室中，或者多種材料的膜能夠通過在同一室中同時放電來形成。備選地，能夠使用提供有室內(nèi)部的磁體系統(tǒng)并且用于磁控管濺射方法的濺射設備或者用于ECR濺射方法、其中使用借助于微波所生成的等離子體而沒有使用光輝放電的濺射設備。此外，作為使用濺射方法的沉積方法，能夠使用其中靶物質和濺射氣體成分在沉積期間相互起化學反應以形成其化合物薄膜的反應濺射方法或者其中電壓在沉積期間還施加到襯底的偏壓濺射方法。柵絕緣膜703和第一氧化物半導體膜730可在沒有暴露于空氣的情況下接連形成。沒有暴露于空氣的連續(xù)膜形成使得有可能得到疊層之間的各界面，該界面沒有受到大氣成分或者漂浮在空氣中的諸如水、烴等的雜質元素污染。因此，能夠降低晶體管的特性的變化。隨后，執(zhí)行第一熱處理，并且晶體如圖15B所示從第一氧化物半導體膜730的表面來生長，使得得到其至少一部分被晶化或者成為單晶的第一氧化物半導體膜731。在高于或等于450°C但低于或等于850°C、優(yōu)選地高于或等于600°C但低于或等于70(TC下執(zhí)行第一熱處理。加熱時間大于或等于I分鐘但小于或等于24小時。單晶層從表面生長到內(nèi)部部分，并且包含其平均厚度大于或等于2 nm但小于或等于10 nm的板狀晶體。在表面所形成的晶體層具有a-b平面，并且沿垂直于該表面的方向c軸定向。在這個實施例中，描述整個第一氧化物半導體膜731通過第一熱處理來晶化(晶體又稱作共生長(CG)晶體)的示例。注意，在第一熱處理中，優(yōu)選的是，水、氫等沒有包含在氮、氧或者諸如氦、氖或氬之類的稀有氣體中。另外，引入熱處理設備中的氮或者諸如氦、氖或氬之類的稀有氣體的純度優(yōu)選地具有6N(99. 9999%)或更高、更優(yōu)選地為7N(99. 99999%)或更高(也就是說，雜質濃度為低于或等于I ppm，優(yōu)選地低于或等于O. I ppm)。此外，第一熱處理可在H2O濃度低于或等于20 ppm的干燥空氣氣氛中執(zhí)行。在這個實施例中，在干燥空氣氣氛中以700°C執(zhí)行I小時作為第一熱處理的熱處 理。注意，熱處理設備并不局限于電爐，而是可提供有用于通過來自諸如電阻加熱元件之類的加熱元件的熱傳導或熱輻射來加熱待處理對象的任何裝置。例如，能夠使用諸如GRTA(氣體快速熱退火)設備或LRTA(燈快速熱退火)設備之類的RTA(快速熱退火)設備。LRTA設備是用于通過從諸如鹵素燈、金屬鹵化物燈、氙弧燈、碳弧燈、高壓鈉燈或高壓水銀燈之類的燈泡所發(fā)射的光(電磁波)的輻射來加熱待處理對象的設備。GRTA設備是用于使用高溫氣體的熱處理的設備。作為氣體，使用諸如氮之類的不會通過熱處理來與待處理對象發(fā)生反應的惰性氣體或者諸如氬之類的稀有氣體。例如，熱處理能夠采用GRTA，其中將襯底移入以650°C至700°C的高溫所加熱的惰性氣體中，并且在其中加熱數(shù)分鐘，然后將襯底從高溫惰性氣體移出。通過GRTA，能夠實現(xiàn)短時間段的高溫熱處理。隨后，如圖15C所示，第二氧化物半導體膜732在包括板狀單晶的第一氧化物半導體膜731之上形成。第二氧化物半導體膜732的厚度至少大于第一氧化物半導體膜731的厚度但小于或等于10 Um0注意，第二氧化物半導體膜732的適當厚度可通過具體根據(jù)所制造的裝置來確定。例如，在制造底柵晶體管的情況下，第一氧化物半導體膜731和第二氧化物半導體膜732的總厚度大于或等于10 nm但小于或等于200 nm。另外，例如，在制造晶 10 nm但小于或等于50 nm。第二氧化物半導體膜732能夠通過濺射方法在稀有氣體(通常為氬)氣氛、氧氣氛或者包含稀有氣體(通常為氬)和氧的氣氛中形成。上述氧化物半導體能夠用于第二氧化物半導體膜732。優(yōu)選的是，第一氧化物半導體膜731和第二氧化物半導體膜732使用包含相同成分的材料來形成，或者具有相同晶體結構和相近晶格常數(shù)(晶格失配小于或等于1%)。在使用包含相同成分的材料的情況下，在后來執(zhí)行的晶化中從第一氧化物半導體膜731的單晶層進一步促進晶體生長。另外，當材料包含相同成分時，諸如粘附力或電特性之類的界面的物理性質是有利的。注意，第二氧化物半導體膜732優(yōu)選地使用其電特性(例如遷移率、閾值電壓或帶隙)比結晶度增加時的第一氧化物半導體膜731得到更大改進的材料來形成。隨后，執(zhí)行第二熱處理，使得晶體從第一氧化物半導體膜731朝第二氧化物半導體膜732生長。在高于或等于450°C但低于或等于850°C、優(yōu)選地高于或等于550°C但低于或等于650°C下執(zhí)行第二熱處理。加熱時間大于或等于I分鐘但小于或等于24小時。通過第二熱處理，如圖15D所示，能夠得到包括晶化的第一氧化物半導體膜731和晶化的第二氧化物半導體膜735的氧化物半導體膜733。在用于第一氧化物半導體膜731和第二氧化物半導體膜735的氧化物半導體材料包含相同成分的情況下，第一氧化物半導體膜731和第二氧化物半導體膜735具有相同的晶體結構。第二氧化物半導體膜735通過軸向生長或外延生長從第一氧化物半導體膜731來形成，并且因而第二氧化物半導體膜735和第一氧化物半導體膜731的c軸彼此相同。因此，在氧化物半導體膜733中，第一氧化物半導體膜731與第二氧化物半導體膜735之間的邊界實際上是不清楚的。在一些情況下，氧化物半導體膜733在與柵絕緣膜的不均勻部分重疊的區(qū)域中包括多晶體，由此包括晶體邊界。另外，用作溝道形成區(qū)的氧化物半導體膜733的區(qū)域至少與柵絕緣膜的平坦部分重疊，并且因此存在第一氧化物半導體膜731和第二氧化物半導體膜735包括c軸定向的單晶的情況。在第一氧化物半導體膜731和第二氧化物半導體膜735是C軸定向時，第一氧化物半導體膜731和第二氧化物半導體膜735合乎需要地具有相同的a-b平面、a軸或b軸；但是，a軸或b軸的方向在一些情況下可以是不同的。注意，又在第二熱處理中，優(yōu)選的是，水、氫等沒有包含在氮、氧或者諸如氦、氖或氬之類的稀有氣體中。備選地，引入熱處理設備中的氮或者諸如氦、氖或氬之類的稀有氣體的純度優(yōu)選地具有6N或更高、更優(yōu)選地為7N或更高(也就是說，雜質濃度為低于或等于Ippm，優(yōu)選地低于或等于O. I ppm)。此外，第二熱處理可在H2O濃度為20 ppm或更低的超干空氣氣氛中執(zhí)行。另外，在增加第二熱處理中的溫度時，電爐的氣氛可以是氮氣氛，并且氣氛可在執(zhí)行冷卻時切換到氧氣氛。注意，用于第二熱處理的熱處 理設備并不局限于特定設備，并且該設備可提供有用于通過來自諸如電阻加熱元件之類的加熱元件的熱輻射或熱傳導來加熱待處理對象的裝置。例如，能夠使用電爐或者諸如GRTA設備或LRTA設備之類的RTA設備。隨后，氧化物半導體膜733的形狀通過光刻方法來處理，使得島狀氧化物半導體膜734和島狀氧化物半導體膜736形成為分別與柵電極701和柵電極702重疊。注意，用于形成島狀氧化物半導體膜的抗蝕劑掩?？赏ㄟ^噴墨方法來形成。通過噴墨方法來形成抗蝕劑掩模不需要光掩模；因此，制造成本能夠降低。按照在實施例4的圖IlA所示用于形成源電極和漏電極的步驟之后的步驟，能夠制造用作存儲器單元的的開關元件的晶體管。這個實施例能夠通過與任何上述實施例適當?shù)亟Y合來實現(xiàn)。(實施例8)
在這個實施例中，將描述CPU、即各作為本發(fā)明的一個實施例的半導體器件之一的結構。圖17中，示出這個實施例的CPU的結構。圖17所示的CPU主要包括襯底900之上的算術邏輯單元(ALU) 901、ALU控制器902、指令解碼器903、中斷控制器904、定時控制器905、寄存器906、寄存器控制器907、總線接口(總線I/F) 908、可重寫ROM 909以及ROM接口(ROM I/F) 920ο此外，ROM 909和ROM I/F 920可設置在另一個芯片之上。不用說，圖17所示的CPU只是其中簡化配置的一個示例，并且實際CPU可具有取決于使用的各種配置。通過總線I/F 908輸入到CPU的指令被輸入到指令解碼器903并且在其中解碼，然后輸入到ALU控制器902、中斷控制器904、寄存器控制器907和定時控制器905。ALU控制器902、中斷控制器904、寄存器控制器907和定時控制器905基于解碼指令來進行各種控制。具體來說，ALU控制器902生成用于控制ALU 901的驅動的信號。當(PU正運行程序時，中斷控制器904基于其優(yōu)先級或掩碼狀態(tài)來關斷來自外部輸入/輸出裝置或外圍電路的中斷請求，并且處理該請求。寄存器控制器907生成寄存器906的地址，以及按照CPU的狀態(tài)從/向寄存器906來讀取/寫入數(shù)據(jù)。定時控制器905生成用于控制ALU 901、ALU控制器902、指令解碼器903、中斷控制器904和寄存器控制器907的驅動定時的信號。例如，定時控制器905提供有用于基于參考時鐘信號CLKl來生成內(nèi)部時鐘信號CLK2的內(nèi)部時鐘發(fā)生器，并且向上述各種電路提供時鐘信號CLK2。在這個實施例的CPU中，具有上述實施例的任一個中所述結構的存儲器元件設置在寄存器906中。寄存器控制器907按照來自ALU 901的指令來選擇寄存器906中的保持操作。也就是說，在寄存器906所包含的存儲器元件中，選擇數(shù)據(jù)是保持在倒相元件還是電容器中。在進行選擇以使得數(shù)據(jù)保持在倒相元件中的情況下，將電源電壓提供給寄存器906中的存儲器元件。在進行選擇以使得數(shù)據(jù)保持在電容器中的情況下，將數(shù)據(jù)寫入電容器中，并且能夠停止向寄存器906中的存儲器元件施加電源電壓。能夠通過在存儲器元件組與向其提供電源電位VDD或電源電位VSS的結點之間設置開關元件，來停止電源供應，如圖13A或13B所示。這樣，甚至在暫時停止CPU的操作并且停止電源電壓的施加的情況下，也能夠保持數(shù)據(jù)并且能夠降低功率消耗。具體來說，例如，當個人計算機的用戶沒有將數(shù)據(jù)輸入到輸入裝置、如鍵盤時，能夠停止CPU的操作，使得功率消耗能夠降低。雖然CPU在這個實施例中作為示例給出，但是本發(fā)明的半導體器件并不局限于CPU，而是能夠適用于LSI，例如DSP、定制LSI或者現(xiàn)場可編程門陣列(FPGA)。這個實施例能夠通過與任何上述實施例適當?shù)亟Y合來實現(xiàn)。
[示例I]
使用作為本發(fā)明的一個實施例的半導體器件，使得能夠提供極可靠電子裝置和具有低功率消耗的電子裝置。具體來說，在連續(xù)接收電力方面有困難的便攜電子裝置的情況下，將作為本發(fā)明的一個實施例、具有低功率消耗的半導體器件加入裝置的組件，由此能夠得到增加連續(xù)操作時間的優(yōu)點。此外，借助于具有低截止態(tài)電流的晶體管，防護高截止態(tài)電流所引起的故障所需的冗余電路設計是不必要的；因此，用于半導體器件的集成電路的密度能夠增加，并且半導體器件能夠具有更高性能。作為本發(fā)明的一個實施例的半導體器件能夠用于顯示裝置、個人計算機或者提供有記錄介質的圖像再現(xiàn)裝置(通常為再現(xiàn)諸如數(shù)字多功能光盤(DVD)之類的記錄介質的內(nèi)容并且具有用于顯示再現(xiàn)圖像的顯示器的裝置)。另外，作為能夠包括作為本發(fā)明的一個實施例的半導體器件的電子裝置，能夠給出移動電話、包括便攜游戲機的游戲機、便攜信息終端、電子書閱讀器、攝像機、數(shù)字照相機、眼鏡式顯示器(頭戴式顯示器)、導航系統(tǒng)、音頻再現(xiàn)裝置(例如汽車音頻系統(tǒng)和數(shù)字音頻播放器)、復印機、傳真機、打印機、多功能打印機、自動柜員機(ATM)、售貨機等。這些電子裝置的具體示例如圖18A至圖18F所示。圖18A示出包括殼體7001、顯示部分7002等的電子書閱讀器。作為本發(fā)明的一個實施例的半導體器件能夠用于控制電子書閱讀器的驅動的集成電路。通過將作為本發(fā)明的一個實施例的半導體器件用于控制電子書閱讀器的驅動的集成電路，能夠提供極可靠電子書閱讀器以及具有低功率消耗的電子書閱讀器。當使用柔性襯底時，半導體器件和半導體器件顯示裝置能夠具有靈活性，由此能夠提供靈活輕便的用戶友好電子書閱讀器。圖18B示出包括殼體7011、顯示部分7012、支承底座7013等的顯示裝置。作為本發(fā)明的一個實施例的半導體器件能夠用于控制顯示裝置的驅動的集成電路。通過將作為本發(fā)明的一個實施例的半導體器件用于控制顯示裝置的驅動的集成電路，能夠提供極可靠顯示裝置以及具有低功率消耗的顯示裝置。注意，顯示裝置在其范疇內(nèi)包括用于顯示信息的所有顯示裝置，例如用于個人計算機、用于接收電視廣播以及用于廣告的顯示裝置。圖18C示出包括殼體7021、顯示部分7022等的顯示裝置。作為本發(fā)明的一個實施例的半導體器件能夠用于控制顯示裝置的驅動的集成電路。通過將作為本發(fā)明的一個實施例的半導體器件用于控制顯示裝置的驅動的集成電路，能夠提供極可靠顯示裝置以及具有低功率消耗的顯示裝置。當使用柔性襯底時，半導體器件和半導體器件顯示裝置能夠具有靈活性，由此能夠提供靈活輕便的用戶友好顯示裝置。相應地，如圖18C所示，能夠在固定到織物等時使用顯示裝置，并且半導體顯示裝置的應用范圍顯著拓寬。圖18D示出包括殼體7031、殼體7032、顯示部分7033、顯示部分7034、話筒7035、揚聲器7036、操作按鍵7037、觸控筆7038等的便攜游戲機。作為本發(fā)明的一個實施例的半導體器件能夠用于控制便攜游戲機的驅動的集成電路。通過將作為本發(fā)明的一個實施例的半導體器件用于控制便攜游戲機的驅動的集成電路，能夠提供極可靠便攜游戲機以及具有低功率消耗的便攜游戲機。雖然圖18D所示的便攜游戲機具有兩個顯示部分7033和7034，但是便攜游戲機中包含的顯示部分的數(shù)量并不局限于此。圖18E示出包括殼體7041、顯示部分7042、音頻輸入部分7043、音頻輸出部分7044、操作按鍵7045、光接收部分7046等的移動電話。在光接收部分7046中接收的光線轉 換為電信號，由此能夠加載外部圖像。作為本發(fā)明的一個實施例的半導體器件能夠用于控制移動電話的驅動的集成電路。通過將作為本發(fā)明的一個實施例的半導體器件用于控制移動電話的驅動的集成電路，能夠提供極可靠移動電話以及具有低功率消耗的移動電話。圖18F示出包括殼體7051、顯示部分7052、操作按鍵7053等的便攜信息終端。在圖18F所示的便攜信息終端中，調制解調器可結合在殼體7051中。作為本發(fā)明的一個實施例的半導體器件能夠用于控制便攜信息終端的驅動的集成電路。通過將作為本發(fā)明的一個實施例的半導體器件用于控制便攜信息終端的驅動的集成電路，能夠提供極可靠便攜信息終端以及具有低功率消耗的便攜信息終端。示例I能夠通過與任何上述實施例適當?shù)亟Y合來實現(xiàn)。本申請基于2009年12月25日向日本專利局提交的序號為2009-293982的日本專利申請，通過引用將其完整內(nèi)容結合于此。
權利要求
1.ー種包括多個存儲器元件的存儲器裝置，所述存儲器元件各包括 第一倒相元件和第二倒相元件，通過相互連接成使得所述第一倒相元件的輸入端子連接到所述第二倒相元件的輸出端子以及所述第二倒相元件的輸入端子連接到所述第一倒相元件的輸出端子，來保持數(shù)據(jù)； 電容器；以及 晶體管，在溝道形成區(qū)中包括氧化物半導體，并且配置成控制將所述數(shù)據(jù)寫到所述電容器。
2.ー種包括多個存儲器元件的存儲器裝置，所述存儲器元件各包括 第一倒相元件； 第二倒相元件，其輸入端子連接到所述第一倒相元件的輸出端子； 第一開關元件，配置成控制將包括數(shù)據(jù)的信號輸入到所述第一倒相元件的輸入端子；第二開關元件，配置成控制所述第一倒相元件的輸入端子與所述第二倒相元件的輸出端子之間的連接； 電容器；以及 晶體管，在溝道形成區(qū)中包括氧化物半導體，并且配置成控制將所述數(shù)據(jù)寫到所述電容器。
3.ー種包括多個存儲器元件的存儲器裝置，所述存儲器元件各包括 第一倒相元件； 第二倒相元件，其輸入端子連接到所述第一倒相元件的輸出端子； 第一開關元件，配置成控制將包括數(shù)據(jù)的信號輸入到所述第一倒相元件的輸入端子；第二開關元件，配置成控制所述第一倒相元件的輸入端子與所述第二倒相元件的輸出端子之間的連接； 電容器；以及 晶體管，在溝道形成區(qū)中包括氧化物半導體，并且配置成控制所述第一倒相元件的輸入端子與所述電容器之間的連接。
4.ー種包括多個存儲器元件的存儲器裝置，所述存儲器元件各包括 第一倒相元件； 第二倒相元件，其輸入端子連接到所述第一倒相元件的輸出端子； 第一開關元件，配置成控制將包括數(shù)據(jù)的信號輸入到所述第一倒相元件的輸入端子；第二開關元件，配置成控制所述第一倒相元件的輸入端子與所述第二倒相元件的輸出端子之間的連接； 第三開關元件，配置成控制所述第一倒相元件的輸出端子的電位的輸出； 電容器； 晶體管，在溝道形成區(qū)中包括氧化物半導體，并且配置成控制將所述數(shù)據(jù)寫到所述電容器； 第三倒相元件，其輸入端子提供有包括寫入所述電容器中的所述數(shù)據(jù)的電位；以及 第四開關元件，配置成控制所述第三倒相元件的輸出端子的電位的輸出。
5.ー種包括多個存儲器元件的存儲器裝置，所述存儲器元件各包括 第一倒相元件；第二倒相元件，其輸入端子連接到所述第一倒相元件的輸出端子； 第一開關元件，配置成控制所述第一倒相元件的輸入端子與包括數(shù)據(jù)的信號輸入至其的結點之間的連接； 第二開關元件，配置成控制所述第一倒相元件的輸入端子與所述第二倒相元件的輸出端子之間的連接； 第三開關元件，配置成控制所述第一倒相元件的輸出端子的電位的輸出； 電容器； 晶體管，在溝道形成區(qū)中包括氧化物半導體，并且配置成控制所述結點與所述電容器之間的連接； 第三倒相元件，其輸入端子被提供有包括寫入所述電容器中的所述數(shù)據(jù)的電位；以及 第四開關元件，配置成控制所述第三倒相元件的輸出端子的電位的輸出。
6.如權利要求I至5中的任一項所述的存儲器裝置，其中，所述晶體管的截止態(tài)電流密度小于或等于100 zk/ u mo
7.ー種包括多個存儲器元件的存儲器裝置，所述存儲器元件各包括 第一倒相元件； 第二倒相元件，其輸入端子連接到所述第一倒相元件的輸出端子； 第一開關元件，配置成控制將包括數(shù)據(jù)的信號輸入到所述第一倒相元件的輸入端子；第二開關元件，配置成控制所述第一倒相元件的輸入端子與所述第二倒相元件的輸出端子之間的連接； 第一電容器； 第一晶體管，在溝道形成區(qū)中包括氧化物半導體，并且配置成控制將所述數(shù)據(jù)寫到所述第一電容器； 第二電容器；以及 第二晶體管，在溝道形成區(qū)中包括氧化物半導體，并且配置成控制將所述數(shù)據(jù)寫到所述第二電容器。
8.ー種包括多個存儲器元件的存儲器裝置，所述存儲器元件各包括 第一倒相元件； 第二倒相元件，其輸入端子連接到所述第一倒相元件的輸出端子； 第一開關元件，配置成控制將包括數(shù)據(jù)的信號輸入到所述第一倒相元件的輸入端子；第二開關元件，配置成控制所述第一倒相元件的輸入端子與所述第二倒相元件的輸出端子之間的連接； 第一電容器； 第一晶體管，在溝道形成區(qū)中包括氧化物半導體，并且配置成控制所述第一倒相元件的輸入端子與所述第一電容器之間的連接； 第二電容器；以及 第二晶體管，在溝道形成區(qū)中包括氧化物半導體，并且配置成控制所述第一倒相元件的輸出端子與所述第二電容器之間的連接。
9.如權利要求7或8所述的存儲器裝置，其中，所述第一晶體管或者所述第二晶體管的截止態(tài)電流密度小于或等于100 zA/iim。
10.如權利要求1、2、3、7和8中的任一項所述的存儲器裝置，其中，所述第一和第二倒相元件的每個是從所述倒相器和拍頻倒相器的組中選取的元件。
11.如權利要求1、2、3、4、5、7和8中的任一項所述的存儲器裝置，其中，所述氧化物半導體是In-Ga-Zn-O基氧化物半導體。
12.如權利要求1、2、3、4、5、7和8中的任一項所述的存儲器裝置，其中，所述溝道形成區(qū)中的氫濃度低于或等于5 X IO19 /cm3。
13.一種作為LSI的半導體器件，包括其中包含權利要求1、2、3、4、5、7和8中的任一項所述的存儲器裝置的CPU、DSP或微控制器。
14.一種電子裝置，包括從由各包括權利要求1、2、3、4、6、7和8中的任ー項所述的存儲器裝置的游戲機、圖像再現(xiàn)裝置和個人計算機所組成的組中選取的裝置。
15.如權利要求4或5所述的存儲器裝置，其中，所述第一、第二和第三倒相元件的每個是從所述倒相器和拍頻倒相器的組中選取的元件。
全文摘要
一個目的是提供一種存儲器裝置，該存儲器裝置不需要復雜制造過程，并且其功率消耗能夠得到抑制，以及一種包括存儲器裝置的半導體器件。一種解決方案是提供保持數(shù)據(jù)的電容器以及控制存儲器元件的電容器中存儲和釋放電荷的開關元件。在存儲器元件中，諸如倒相器或拍頻倒相器之類的倒相元件包括將輸入信號的相位倒相并且輸出信號。對于開關元件，使用在溝道形成區(qū)中包括氧化物半導體的晶體管。在停止向倒相元件施加電源電壓的情況下，數(shù)據(jù)存儲在電容器中，使得甚至當停止向倒相元件施加電源電壓時，數(shù)據(jù)也保持在電容器中。
文檔編號H01L29/786GK102656801SQ20108005905
公開日2012年9月5日 申請日期2010年12月17日 優(yōu)先權日2009年12月25日
發(fā)明者小山潤, 山崎舜平 申請人:株式會社半導體能源研究所