專利名稱：用于電子校準的帶存儲器的鎖相環(huán)的制作方法
技術(shù)領(lǐng)域：
本發(fā)明通常涉及電視接收機，尤其涉及用于電視機的調(diào)諧器。
背景技術(shù)：
電視調(diào)諧器通常在電視設(shè)備中(例如電視接收機，VCR，等)用分立式調(diào)諧模塊或者用在數(shù)字解碼器單元機殼上的單板調(diào)諧電路(機載式調(diào)諧器)的形式來實現(xiàn)。分立式調(diào)諧模塊和機載式調(diào)諧電路通常都包括鎖相環(huán)(PLL)電路。


圖1圖示了用于電視接收機的電視控制系統(tǒng)100的一個實施例。該電視控制系統(tǒng)包括一個微處理器102，一個機殼非易失性存儲器104，一個通信總線106，一個諸如一次變頻調(diào)諧器的調(diào)諧模塊108，和一個諸如天線或電纜線的RF源110。調(diào)諧模塊108包括一個調(diào)諧模塊的PLL集成電路112。該通信總線106將微處理器102與PLL集成電路112電連接。該微處理器102與機殼非易失性存儲器104電連接。
用于電視接收機的調(diào)諧器的加工包括一個用于校準調(diào)諧器的校準過程以使其在整個工作頻段上表現(xiàn)情況相同。目前，對于校準一個電視調(diào)諧器有兩種常規(guī)方法機械校準和電子校準。機械校準包含輕微改變調(diào)諧器中靈敏元件(例如線圈和類似物)的位置以最佳化調(diào)諧器性能。機械校準通常經(jīng)過生產(chǎn)線端的人工交互來完成，并且如此做法通常是無效率的。
電子校準憑借將用于專用調(diào)諧的校準數(shù)據(jù)保存在電視接收機中含有的非易失性存儲器進行處理。當用戶選擇一個想要的信道時，電視接收機內(nèi)的微處理器查找保存在非易失性存儲器中用于想要信道的校準數(shù)據(jù)。該調(diào)諧器接著補償不匹配并保持調(diào)諧性能恒定。在調(diào)諧器中提供一個D/A轉(zhuǎn)換電路用來將調(diào)諧器電子“校準”，通過將以數(shù)字形式存儲的校準數(shù)據(jù)轉(zhuǎn)換成校準電路的模擬電壓，提供調(diào)諧器的最佳頻率校準(即“微調(diào)”)。
雖然電子校準減少了生產(chǎn)線上的人工交互，它也縮小了電視接收機元件之間的兼容性。微處理器必須包含用于從非易失性存儲器選擇校準數(shù)據(jù)并將其傳輸?shù)秸{(diào)諧器的路由。調(diào)諧器必須適應接收數(shù)據(jù)和補償不匹配。如此，要在該領(lǐng)域中取替故障電視調(diào)諧器需要發(fā)現(xiàn)一個適應于專用電視控制系統(tǒng)的新型電視調(diào)諧器。
當采用分立式調(diào)諧模塊(非機載式調(diào)諧類型的調(diào)諧器)時，必須根據(jù)與專用機殼一起使用的調(diào)諧器的特性來將不同的數(shù)據(jù)提供給機殼非易失性存儲器。例如，歐洲用的調(diào)諧器使用與美國用的調(diào)諧器相比不同的校準數(shù)據(jù)。這一校準數(shù)據(jù)被存儲在機殼非易失性存儲器中，由于唯一校準數(shù)據(jù)保存在分立式調(diào)諧模塊中，該機殼非易失性存儲器與微處理器交互以重新獲得校準數(shù)據(jù)。不僅世界上不同地區(qū)中使用的調(diào)諧器所使用的校準數(shù)據(jù)不同，而且每個調(diào)諧器中使用的校準數(shù)據(jù)一般是唯一的。為什么每個調(diào)諧器包含不同的校準數(shù)據(jù)的原因包括布置不同和容許偏差分量。該校準數(shù)據(jù)的不同布置補償了每個電視機的印制電路板的特性。校準數(shù)據(jù)中的容許偏差分量補償了數(shù)值偏差分量。給每個存儲器在機殼非易失性存儲器中保存各種不同的校準數(shù)據(jù)是損耗時間和使加工過程復雜化。
圖1中圖示的電視控制系統(tǒng)100的調(diào)諧器108使用在加工的時候就被輸入電視接收機的電子校準數(shù)據(jù)。然而，調(diào)諧器函數(shù)使用的校準數(shù)據(jù)保存在機殼非易失性存儲器104中，要通過微處理器102重新獲得。如此，微處理器102不得不執(zhí)行與校準數(shù)據(jù)重新獲取相關(guān)的功能。在電視機制造中，裝配不同的元件。
該校準數(shù)據(jù)不保存在調(diào)諧器中，而改為在元件裝配時保存在機殼非易失性存儲器104中。屬于專用調(diào)諧器的校準數(shù)據(jù)在元件裝配時被分立編入機殼非易失性存儲器中。如此，每個從調(diào)諧器加工地點運到裝配地點的調(diào)諧器不得不包含除與調(diào)諧器分立實體的校準數(shù)據(jù)之外的調(diào)諧電路。在裝配中，不僅調(diào)諧器被安裝到電視機中，而且校準數(shù)據(jù)必須被正確地保存到機殼非易失性存儲器中。如果在將校準數(shù)據(jù)保存到機殼非易失性存儲器中出錯，則調(diào)諧器將不能正確運行。
如果電視接收機沒有調(diào)諧合適，那么或者是因為調(diào)諧模塊108出錯，或者是因為被發(fā)送到調(diào)諧器108的校準數(shù)據(jù)出錯。修理這一調(diào)諧故障的維修人員將不能確定將調(diào)諧模塊108本身替換是否會校正調(diào)諧器的缺陷，因為校準數(shù)據(jù)的故障可能出于微處理器、機殼非易失性存儲器104，或者出于調(diào)諧器本身。
因此，該領(lǐng)域需要一個具有包含自身校準數(shù)據(jù)的非易失性存儲器的調(diào)諧器。
發(fā)明概述本發(fā)明涉及調(diào)諧器設(shè)備。尤其涉及一個包含鎖相環(huán)電路、D/A轉(zhuǎn)換器電路和非易失性存儲器的調(diào)諧器。通過一個顯示出模塊調(diào)諧器兼容性的電視控制系統(tǒng)來克服現(xiàn)有技術(shù)的相關(guān)缺點。特別是，電子校準數(shù)據(jù)被保存在設(shè)置在調(diào)諧模塊內(nèi)部的非易失性存儲器。電視機接收機內(nèi)的微處理器將調(diào)諧命令傳輸?shù)桨桦娨曅诺赖恼{(diào)諧模塊。調(diào)諧模塊訪問非易失性存儲器，獲得想要電視信道對應的校準數(shù)據(jù)并執(zhí)行校準。
附圖簡要描述本發(fā)明的示范可通過參照如下附圖結(jié)合詳細描述容易地理解，其中圖1圖示了一個包含調(diào)諧器的電視接收機實施例的方框圖；圖2圖示了另一個調(diào)諧器實施例的方框圖；圖2A圖示了本發(fā)明具有電視控制系統(tǒng)的電視接收機的方框圖；圖3圖示了一個本發(fā)明PLL電路實施例的方框圖；圖4圖示了另一個PLL電路實施例的方框圖；和圖5說明一個地址解碼器軟件的實施例；為了便于理解，在附圖中盡可能地用同一標號指代同一元件。
詳細描述考慮下列描述后，本領(lǐng)域普通技術(shù)人員將清楚地理解本發(fā)明易于在電視接收機中實現(xiàn)的教導。這一公開包括一個電視調(diào)諧器，其中可擦寫存儲器與一個鎖相環(huán)集成電路相連，用來存儲校準數(shù)據(jù)。
圖1A圖示了一個電視接收機150的實施例。該電視接收機150包括一個電視控制系統(tǒng)100、一個無線頻率(RF)源110和顯示器156。電視控制系統(tǒng)100包括一個調(diào)諧模塊108和一個微處理器102。接收到的來自RF源110、有線電視、數(shù)字視頻磁盤設(shè)備、VCR、計算機、或任何已知設(shè)備的電視信號在電視屏156上顯示。
調(diào)諧模塊108選擇從由RF源(例如天線、電纜饋送或類似物)所提供頻段中多個信道位置中選擇出的想要電視信道所對應的RF信號。電視信道對應的RF信號是模擬和數(shù)字的電視信號。該模擬電視信號可以包括傳統(tǒng)的國家電視標準委員會(NTSC)在美國調(diào)制的信號。該數(shù)字電視信號可包括符合高級電視系統(tǒng)委員會(ATSC)標準A/53的單邊帶(VSB)調(diào)制信號，例如，高清晰度電視(HDTV)信號。這里描述的系統(tǒng)通過適當改變電視控制系統(tǒng)100也能夠配置與其它制式例如歐洲制式一起運行。
調(diào)諧模塊108依照微處理器102所產(chǎn)生的調(diào)諧命令選擇顯示在顯示器156上的想要電視信道。微處理器102經(jīng)通信總線106被連接到調(diào)諧模塊108上。在本次公開中，通信總線可以是內(nèi)集成電路(I2C)總線，3-線總線，或者已知任何類型的通信總線。為響應微處理器102產(chǎn)生的調(diào)諧器命令，調(diào)諧模塊108查找存儲器單元203以獲得想要電視信道對應的校準數(shù)據(jù)。該存儲器單元203包括非易失性存儲器。在本次公開中，非易失性存儲器可以包括但不限定為只讀存儲器(ROM)或可編程ROM(PROM)，后者可被細分為電可編程ROM(EPROM)、電可擦除可編程ROM(EEPROM)和一次性PROM(OTPROM)。該校準數(shù)據(jù)包括用于補償調(diào)諧模塊108內(nèi)各種靈敏元件例如調(diào)諧線圈中預置校準數(shù)據(jù)的不匹配所必需的數(shù)據(jù)。
以這種方式，調(diào)諧模塊108被電校準以給想要信道提供最佳總調(diào)諧性能。該調(diào)諧模塊108包含用于調(diào)諧校準的必須數(shù)據(jù)，無需在調(diào)諧器中嵌入用于從微處理器102中選擇校準數(shù)據(jù)并將其傳輸?shù)秸{(diào)諧模塊108的專用路由。如此，該調(diào)諧模塊108是電視控制系統(tǒng)100內(nèi)的分立式元件，它允許，例如，現(xiàn)場替換調(diào)諧模塊108，而不改變電視控制系統(tǒng)100特別是微處理器102。
如圖2所示的電視控制系統(tǒng)100的實施例中，一個可寫存儲器例如，PLL非易失性存儲器203被設(shè)置在調(diào)諧模塊108內(nèi)部，并被電連接到PLL可集成電路112。PLL非易失性存儲器203保存校準數(shù)據(jù)和能夠保存涉及PLL非易失性存儲器操作的數(shù)據(jù)。通過在調(diào)諧模塊108中非易失性存儲器中存儲校準數(shù)據(jù)，就能夠根據(jù)電視控制系統(tǒng)100中使用的調(diào)諧器特性來選擇該校準數(shù)據(jù)。不同調(diào)諧器的校準數(shù)據(jù)之間的差別能來自于反映印制電路板特性的不同布局、反映數(shù)值偏差分量的容差分量、使用調(diào)諧器的世界地區(qū)的廣播特點。每個調(diào)諧器包含專用校準數(shù)據(jù)。該校準數(shù)據(jù)在制造時由生產(chǎn)者、發(fā)行人或其他人輸入分立式調(diào)諧模塊108。該校準數(shù)據(jù)屬于調(diào)諧模塊108并能通過調(diào)諧模塊的傳送在不同電視機之間轉(zhuǎn)移。
PLL 112使用一個PLL振蕩器208和一個基準振蕩器(未示出)。PLL振蕩器208能被控制在PLL集成電路的想要頻段范圍內(nèi)工作。該基準振蕩器是，例如，一個用于操縱由PLL振蕩器產(chǎn)生的PLL頻率的晶體管振蕩器。在操作期間，PLL振蕩器208的頻率被與基準振蕩器的頻率相比較。如果比較電路記錄該PLL信號領(lǐng)先于基準振蕩器所產(chǎn)生的信號，則該PLL振蕩器208產(chǎn)生的PLL信號的頻率被降低。如果比較電路記錄該PLL信號滯后于基準振蕩器所產(chǎn)生的信號，則該PLL振蕩器208產(chǎn)生的PLL信號的頻率被增加。該PLL電路能夠與本地振蕩器、混合電路和D/A轉(zhuǎn)換器合成一個單調(diào)諧集成電路。包含非易失性存儲器的類似PLL電路能被用于雙變頻調(diào)諧器結(jié)構(gòu)，其中任一PLL電路或兩個PLL電路中都包含存儲器。一個利用鎖相環(huán)的系統(tǒng)在1998年10月28日公開的名稱為“設(shè)置一個PLL解調(diào)器的調(diào)諧頻率用以補償與陶瓷諧振器頻率基準相關(guān)漂移和遲滯效應的裝置和方法”的美國專利U.S5828266(引作參考)中公開。
根據(jù)PLL非易失性存儲器203中編入的頻率，該調(diào)諧器中的校準數(shù)據(jù)被重調(diào)，因此調(diào)諧算法能被簡化。另外，一旦數(shù)值被保存到PLL非易失性存儲器中，微處理器對校準的干預將不再必要。當電視控制系統(tǒng)100被用于不同地點(國家等)或不同的調(diào)諧器，使得校準數(shù)據(jù)符合調(diào)諧器特性的EEPROM 104時，提供分立式存儲器設(shè)備與其相關(guān)接口電路的費用和需要空間能夠是有限的。
圖2A描繪了另一個本發(fā)明包括電視控制系統(tǒng)100的電視接收機150的實施例的方框圖。電視接收機150包括調(diào)諧模塊108、微處理器102、RF源110、IF模塊212和解調(diào)模塊214。調(diào)諧模塊108選擇想要電視信道對應的來自RF源110的RF信號。想要電視信道經(jīng)用戶輸入與微處理器102通信。微處理器102經(jīng)傳輸總線向調(diào)諧模塊108發(fā)送調(diào)諧信號。調(diào)諧模塊108執(zhí)行電子校準并將想要的電視信道對應的RF信號連接到IF模塊212。該IF模塊212與解調(diào)器模塊214以某種已知方式將RF信號轉(zhuǎn)化為IF信號并將IF信號解調(diào)用于顯示電視信息。
調(diào)諧模塊108包括降頻轉(zhuǎn)換器202、PLL 112、地址解碼器210、存儲器單元203、數(shù)-模(D/A)轉(zhuǎn)換器204。根據(jù)用戶對想要的電視信道的選擇，微處理器102經(jīng)通信總線108將調(diào)諧命令傳輸?shù)絇LL 112。該PLL 112將調(diào)諧命令連到地址解碼器210。該地址解碼器210確定用于想要電視信道的校準數(shù)據(jù)在所屬存儲器單元203中的地址。地址解碼器210從存儲器單元203中重新獲得校準數(shù)據(jù)并將數(shù)據(jù)連到PLL112。PLL 112使PLL振蕩器208從存儲器中重新獲得合適的校準數(shù)據(jù)，以從接收的RF信號中的多個信道中選擇出想要電視信道。該電校準允許調(diào)諧器的其它頻率靈敏電路被修改。
PLL 112包括數(shù)字集成電路(IC)PLL。因此，D/A轉(zhuǎn)換器204將從存儲器中重新獲得的數(shù)字校準數(shù)據(jù)轉(zhuǎn)換為模擬電壓以輸入到降頻轉(zhuǎn)換器202。降頻轉(zhuǎn)換器202用PLL 112所產(chǎn)生的調(diào)頻外差RF源110接收到的RF信號，以輸出想要電視信道對應的RF信號。變頻轉(zhuǎn)換器頻率選擇電路和其它電路按照D/A轉(zhuǎn)換器電壓輸出被校準。一個提供上述跟蹤的系統(tǒng)在1997年10月14日頒布給D.Badger的題為“電視調(diào)諧裝置”的美國專利U.S.5,678,211中描述(這里引作參考)。
圖3和圖4圖示了兩個PLL集成電路207實施例的示范方框圖，該PLL集成電路207最好包含在一個最好包含一個集成電路的調(diào)諧器108中。在每一個實施例中，PLL集成電路內(nèi)部的PLL非易失性存儲器203被實現(xiàn)以保存用于每一個數(shù)模轉(zhuǎn)換器(DAC)的校準數(shù)據(jù)。
PLL集成電路包括一個DAC部分301a、通信總線部分301b及PLL部分301c。該通信總線部分包括移動寄存器303和連接通信總線106(如圖1所示)的通信總線接收機302。該PLL部分301c包括一個鎖存器330、PLL可編程分頻器302和一個地址解碼器334。該DAC部分包括多個DAC元件306a、306b和306c、PLL非易失性存儲器203、多個鎖存器312a到312d、通信解碼器308和移位寄存器310。
每一個DAC元件306a、306b、306c分別包括轉(zhuǎn)換器318a、318b和318c、放大器320a、320b、320c和對應輸入。雖然示出了三個DAC元件306a、306b和306c，按照使用的存儲器需求同樣多的DAC元件轉(zhuǎn)換器可以被使用。
經(jīng)通信總線106被發(fā)送到PLL模塊207的PLL調(diào)頻命令被解碼，以接入PLL非易失性存儲器203中所保存校準數(shù)據(jù)對應的存儲棧。接著校準數(shù)據(jù)從PLL非易失性存儲器203中重新獲得。該重新獲得的校準數(shù)據(jù)被發(fā)送到相應DAC，其輸出被分別經(jīng)放大器320a、320b或320c得到一個校準電壓。只要微處理器命令調(diào)諧器調(diào)諧到專用RF信道，就可自動檢出這一校準電壓。
PLL電路工作的頻率部分由PLL可編程分頻器332設(shè)置。一個示范分頻器倍數(shù)(N)由這樣的公式給出N＝16384*N14+8192*N13+...+4*N2+2*N1+N0地址解碼器334是一個被編程以將被選擇的應用的PLL電路頻段分成許多校準頻段的邏輯電路。這些校準數(shù)據(jù)范圍在頻率范圍上是不均等的。當要被調(diào)諧的每個頻率被分配給校準數(shù)據(jù)要被保存的地址時，可進行高分辨率的校準。
該地址解碼器334將數(shù)字調(diào)頻編程信息發(fā)送到PLL可編程分頻器332并創(chuàng)建被用于訪問PLL非易失性存儲器的地址。地址解碼器的邏輯被設(shè)計成訪問用于要被調(diào)諧的多個頻道的校準數(shù)據(jù)，或者能被設(shè)計成訪問用于每個調(diào)頻道的校準信息。該地址解碼器能被配置成軟件形式，例如，運行軟件程序的微處理器，或者配置成硬件，例如，提供地址解碼器邏輯的一系列邏輯門電路。這里有多種可能用于地址解碼器的數(shù)字或模擬的配置結(jié)構(gòu)。然而，這里僅提供幾個示范實施例。
地址解碼器334經(jīng)通信總線得到數(shù)字頻率字，并生成用于訪問PLL非易失性存儲器中校準數(shù)據(jù)的地址控制字，用于依順序被提供給D/A電路。
許多不同的地址解碼器334實施例可以被應用于調(diào)諧器108。例如，該地址解碼器可以利用軟件編程或也可改為使用一組邏輯門。圖5圖示了一個通過軟件執(zhí)行的地址解碼器方法500的實施例。該例子中使用的常量被用于NTSC調(diào)諧器系統(tǒng)啟動調(diào)諧#2信道(具有101MHZ LO頻率)，使用62.5KHZ的PLL步長，并使用三個的D/A轉(zhuǎn)換器電路用于電子校準。
該方法5000從方框5002開始，其中微處理器將PLL分頻比發(fā)送到PLL集成電路112。該分頻比是設(shè)置調(diào)諧器頻率的數(shù)字字。該PLL分頻比被保存在PLL集成電路112中。
該方法5000繼續(xù)到方框5004，其中PLL分頻比數(shù)字字減去信道分頻比數(shù)字字得到命令的調(diào)諧頻率。例如，對于頻率為101MHZ和步長為62.6 PLL的#2 L0信道這一常數(shù)是065H(16進制)。
該方法5000繼續(xù)到方框5006，其中，調(diào)諧方框5004中得到的操作調(diào)諧頻率被向右移位5位以16分頻。在方框5008中方框5006的結(jié)果被向左移位2比特以4倍頻。最不重要的5個比特被移出并不能被恢復，將最低三比特數(shù)字字清除。該清除降低了數(shù)目大小，并給用于訪問三個D/A轉(zhuǎn)換器的地址增量留出位置。
該方法5000繼續(xù)到方框5010，其中，N的起始值被設(shè)置為1。N的目的是方法5000循環(huán)通過方框5014、5016、5016和5018導出一個設(shè)置數(shù)碼，例如三。在方框5012中，被訪問的非易失性存儲器具有方框5008中所得的地址的校準數(shù)據(jù)。在方框5014中，為響應方框5012中的存儲器訪問，非易失性存儲器203輸出的數(shù)字字被鎖存到D/A轉(zhuǎn)換器的N＝1對應的位置。
方框5016中地址字N增加1。因此，包括方框5012、5014、5016的循環(huán)第二次運行時，N的值等于2。第三次N＝3。在提供N小于4的判決方框5018之后，該方法5000繼續(xù)到方框5012。通過執(zhí)行方框5012、5014、5016，判決方框5018繼續(xù)循環(huán)，直到N＝4。接著當N＝4的判決方框5018之后，方法5000結(jié)束。
地址發(fā)生器的另一實施例在1998年4月21日頒布給Devin的名稱為“用于集成電路存儲器中地址解碼的方法和設(shè)備”的美國專利U.S.5724546中公開(在此引作參考)。
這里有兩個可由地址解碼器執(zhí)行不考慮地址解碼器配置的尋址方案的實施例。當屬于地址解碼器的范圍內(nèi)時，任何類型的已知尋址方案可以被采用。第一個尋址方案是一個1對1尋址方案，其中，每一個實際信道用于對應一個分立校準信道。例如，如果假設(shè)有181個專用調(diào)諧器能夠調(diào)諧的實際信道(即有線信道+VHF信道+UHF信道)，那么1對1的尋址方案需要地址解碼器能單獨尋址181個校準信道。
地址解碼器的另一種尋址方案包括使用比實際信道數(shù)目少的校準信道。為了響應校準信道，該地址解碼器使用內(nèi)插方法以獲得實際信道。例如，假設(shè)這里有29個能被用于獲得實際信道的校準信道。多個例如5個實際信道可以具有包含一對相鄰校準信道之間的頻率。一個實際信道可以被校準到從低校準信道到高校準信道之間差的20％處。下一個實際信道被校準到從低校準信道到上校準信道之間的差的40％處，等等。當?shù)谝粋€信道被選擇時，地址解碼器執(zhí)行分段線性插入從低校準信道上到相鄰校準信道之間的20％處。
在相鄰校準信道之間存在某些非線性。例如，在校準信道頻譜的一端的校準信道之間距離可以與在校準信道頻譜的另一端的校準信道之間距離不相匹配。因此，地址解碼器可以校準內(nèi)插處理，這樣更多的實際信道被內(nèi)插在相鄰校準信道之間的更稀疏頻率和更稠密頻率處。
PLL非易失性存儲器203能通過經(jīng)通信總線傳輸數(shù)據(jù)來被編程/重新編程，并將其保存在鎖存電路芯片上。經(jīng)通信總線傳輸?shù)臄?shù)據(jù)可以改為不使用鎖存器，直接保存在PLL非易失性存儲器203上。通信解碼器308將根據(jù)從通信總線接收機接收到的命令來配置，把寫命令發(fā)送到合適的PLL非易失性存儲器203以使數(shù)據(jù)能被保存。
PLL部分301c元件作為較大PLL環(huán)的一部分工作。DAC部分301a內(nèi)的元件執(zhí)行電子校準功能。對于兩者，通信總線接收機方框302是共同的。
在圖3中，PLL集成電路內(nèi)部的PLL非易失性存儲器203a，203b，203c和203d分別對應D/A轉(zhuǎn)換器318a、318b或318c與基準電壓電路316。該多個PLL非易失性存儲器使用多個分立的PLL非易失性存儲器203、203a、203b、203c配置形成。在圖4中，使用了一個單獨的較大的PLL非易失性存儲器203。在圖4的一個PLL非易失性存儲器的實施例中使用一個更復雜的地址算法。
雖然PLL非易失性存儲器是以PLL非易失性存儲器203、203a、203b、203c與203d的存儲器電路描述的，但是任何類型用于保存調(diào)諧校準數(shù)據(jù)的能被置于PLL集成電路的已知類型的非易失性可重寫存儲器電路都在PLL非易失性存儲器一詞的范圍。
通信總線接收機302包括通信總線106之間的接口。接口由在機殼154上的微處理器102與PLL單元112電路控制。該通信總線接收機302產(chǎn)生在PLL集成電路203內(nèi)使用的數(shù)據(jù)、時鐘時序和控制信號。通信總線接收機302能雙向操作。即是，PLL單元112中輸出的信號也能被格式化，并經(jīng)通信線路發(fā)送用于外部使用。
移位寄存器303將來自通信總線接收機302的串行數(shù)據(jù)格式化成用于確定PLL單元112將被調(diào)諧到哪個PLL頻率的并行數(shù)據(jù)字。PLL頻率涉及選擇的信道、使用調(diào)諧器的國家與其它這樣的因素。鎖存器330鎖存確定PLL頻率的數(shù)字字。該鎖存器330的鎖存時間由來自通信總線接收機的信號來控制。
PLL可編程分頻器310獲得來自通信總線接收機302的串行數(shù)據(jù)并將其格式化成用于將向PLL非易失存儲器203寫入校準數(shù)據(jù)的并行數(shù)據(jù)字。
鎖存器312a到312d鎖存要被寫入PLL非易失性存儲器223的用于電校準的數(shù)字字。如果PLL非易失性存儲器223直接與移位寄存器310相接，則不需要鎖存器312a到312d。
通信解碼器308接受通過通信解碼器發(fā)送來的命令并生成控制信號。一組信號控制鎖存器312a到312d的時序，以保存校準數(shù)據(jù)。第二組信號控制PLL非易失性存儲器203接收和存儲數(shù)據(jù)。
PLL非易失性存儲器203以可尋址格式來存儲數(shù)字校準信息字。根據(jù)地址解碼器334的地址訪問糾錯校準數(shù)字字，并將其發(fā)送到轉(zhuǎn)換器318a到318c。存儲信息也可以包括D/A電壓步長信息、指令的輸出電壓和D/A電路使用的用于設(shè)置輸出電壓的其它信息。
D/A轉(zhuǎn)換器318a到318c從PLL非易失性存儲器203重新調(diào)入數(shù)字字并將它們轉(zhuǎn)換成用于控制調(diào)諧器校準和調(diào)諧器中其它功能的模擬電壓。放大器320a到320c分別將由D/A轉(zhuǎn)換器318a到318c輸出的模擬電壓放大到適于控制調(diào)諧器電路的電壓范圍。PLL電路(未示出)的另一個區(qū)產(chǎn)生的輸入調(diào)諧電壓VTUN，以通常方式被合成為D/A轉(zhuǎn)換器318a到318c的輸出電壓。
基準電壓指示一個電路，該電路產(chǎn)生一個由PLL單元電路內(nèi)的D/A和其它電路所使用的精確電壓。如果需要的話，該電壓能被類似于D/A電路306那樣校準。
上述實施例中的校準數(shù)據(jù)被包含在調(diào)諧器108中存儲的非易失性存儲器中。如此，當調(diào)諧模塊被傳輸時，其中的校準數(shù)據(jù)也被傳輸。安裝包含校準數(shù)據(jù)的調(diào)諧器避免了再一次輸入數(shù)據(jù)，改成必須在進行電視接收機中的元件裝配之后將校準數(shù)據(jù)編入各自電路元件。維修人員不再必需將單獨的校準數(shù)據(jù)編入非易失性存儲器104，例如，機殼EEPROM。
盡管已經(jīng)說明了構(gòu)成本發(fā)明示例的各種實施例，并在此進行詳細描述，本領(lǐng)域普通技術(shù)人員能夠容易地稍作改變而設(shè)計出許多依然采用本發(fā)明的教義的其它實施例。
權(quán)利要求
1.一種調(diào)諧器，包括一個鎖相環(huán)電路；一個存儲校準數(shù)據(jù)的非易失性存儲器。
2.根據(jù)權(quán)利要求1中的調(diào)諧器，其中校準數(shù)據(jù)能被鎖相環(huán)采用。
3.根據(jù)權(quán)利要求1中的調(diào)諧器，其中非易失性存儲器是EEPROM。
4.根據(jù)權(quán)利要求1中的調(diào)諧器，其中調(diào)諧器是用于電視接收機的。
5.根據(jù)權(quán)利要求4中的調(diào)諧器，其中調(diào)諧器被連接到一個微處理器，該微處理器包含在電視接收機中。
6.根據(jù)權(quán)利要求1中的調(diào)諧器，其中鎖相環(huán)電路是一個鎖相環(huán)集成電路。
7.根據(jù)權(quán)利要求6中的調(diào)諧器，其中可重寫存儲器被集成在鎖相環(huán)集成電路中。
8.根據(jù)權(quán)利要求6中的調(diào)諧器，其中可重寫存儲器被連接到鎖相環(huán)集成電路，但不集成在其中。
9.根據(jù)權(quán)利要求1中的調(diào)諧器，進一步包含一個D/A轉(zhuǎn)換器。
10.根據(jù)權(quán)利要求1中的調(diào)諧器，其中調(diào)諧器進一步包含一個地址解碼器。
11.根據(jù)權(quán)利要求10中的調(diào)諧器，其中地址解碼器進一步包括1對1的實際信道對校準信道的尋址方案。
12.根據(jù)權(quán)利要求10中的調(diào)諧器，其中，該地址解碼器包括多個對1的實際信道對校準信道的尋址方案。
13.根據(jù)權(quán)利要求10中的調(diào)諧器，其中地址解碼器是使用軟件來實現(xiàn)的。
14.根據(jù)權(quán)利要求10這的調(diào)諧器，其中地址解碼器是使用硬件來實現(xiàn)的。
15.一種電視接收機，包括一個微處理器；一個連接到微處理器的第一非易失性存儲器；一個連接到微處理器的調(diào)諧器，該調(diào)諧器包括一個連接到微處理器的鎖相環(huán)電路，及一個第二非易失性存儲器。
16.根據(jù)權(quán)利要求15的電視接收機，其中第二非易失性存儲器是一個能保存校準數(shù)據(jù)的EEPROM。
17.一種用于調(diào)諧想要的電視信號的電視控制系統(tǒng)，包括一個用于接收與電視信道相關(guān)RF信號的射頻(RF)源；一個調(diào)諧模塊，與所述RF源相連，用于從所述RF信號選擇想要電視信號，所述調(diào)諧模塊具有一個存儲器單元，其中所述存儲器單元包含用于所述調(diào)諧模塊的校準數(shù)據(jù)；以及一個微處理器，與所述調(diào)諧模塊相連，用于將與想要的電視信號對應的調(diào)諧指令傳輸?shù)剿稣{(diào)諧模塊。
18.根據(jù)權(quán)利要求17的電視控制系統(tǒng)，其中所述調(diào)諧模塊包括一個降頻轉(zhuǎn)換器，與所述RF源相連，用于選擇與想要的電視信號對應的RF信號；一個鎖相環(huán)(PLL)，與所述微處理器及所述降頻轉(zhuǎn)換器相連，用于接收所述調(diào)諧命令并產(chǎn)生頻調(diào)輸出；與一個地址解碼器，與所述PLL及所述存儲器單元相連，其中所述地址解碼器從所述存儲器單元中的存儲棧獲得用于想要電視信號的所述校準數(shù)據(jù)。
19.根據(jù)權(quán)利要求17的電視控制系統(tǒng)，其中所述微處理器經(jīng)一個內(nèi)集成電路總線連接到所述調(diào)諧模塊。
20.根據(jù)權(quán)利要求17的電視控制系統(tǒng)，其中所述存儲器單元包括一個電可擦除可編程只讀存儲器(EEPROM)。
21.一種用于接收想要電視信號的電視接收機，包括一個無線頻率(RF)源，用于接收與一個電視信道相關(guān)RF信號；一個調(diào)諧器模塊，與所述RF源連接，用于產(chǎn)生一個與想要電視信號相對應的RF信號，所述調(diào)諧器模塊具有一個存儲器單元，其中所述存儲器單元包含用于所述調(diào)諧模塊的校準數(shù)據(jù)；一個中頻(IF)模塊，與所述調(diào)諧器模塊相連，用于將與想要電視信號對應的所述RF信號轉(zhuǎn)化為IF信號；以及一個解調(diào)諧模塊，與所述IF模塊相連，用于解調(diào)和顯示想要的電視信號的電視信息。
22.根據(jù)權(quán)利要求21的電視接收機，其中所述調(diào)諧模塊包括一個降頻轉(zhuǎn)換器，與所述RF源相連，用于選擇與想要的電視信號對應的所述RF信號；一個鎖相環(huán)(PLL)，與所述微處理器及所述降頻轉(zhuǎn)換器相連，用于產(chǎn)生頻調(diào)輸出；以及一個地址解碼器，與所述PLL及所述存儲器單元相連，其中，所述地址解碼器從所述存儲器單元中的存儲棧中重新獲得用于想要電視信號的校準數(shù)據(jù)。
23.根據(jù)權(quán)利要求21中的電視接收機，其中所述微處理器經(jīng)內(nèi)集成電路總線與所述調(diào)諧模塊相連。
24.根據(jù)權(quán)利要求21的電視接收機，其中，所述存儲器單元包括一個電可擦除可編程只讀存儲器(EEPROM)。
全文摘要
一種具有模塊調(diào)諧器兼容性的電視控制系統(tǒng),包括一個經(jīng)通信總線連接到微處理器的調(diào)諧模塊。該調(diào)諧模塊包括具有調(diào)諧校準數(shù)據(jù)的存儲器單元。該微處理器將調(diào)諧命令經(jīng)通信總線傳輸?shù)秸{(diào)諧模塊,并且調(diào)諧模塊將與想要的電視信號相對應的調(diào)諧電路校準數(shù)據(jù)設(shè)置在存儲單元中用于執(zhí)行電子調(diào)諧電路校準。
文檔編號H04N5/50GK1375127SQ00813127
公開日2002年10月16日 申請日期2000年9月22日 優(yōu)先權(quán)日1999年9月22日
發(fā)明者E·A·哈爾, F·K·阿爾派瓦拉 申請人:湯姆森許可公司