專利名稱：有效晶圓布局的偏移場網(wǎng)格的制作方法
有效晶圓布局的偏移場網(wǎng)格
背景技術(shù)：
半導體晶圓(諸如硅、鍺和III-V材料晶圓)被用在集成電路的制造中，其中晶圓有效地充當襯底，在其上可使用各種半導體工藝(諸如光線光刻(例如圖案形成、蝕刻、沉積等)、外延生長、摻雜、拋光和其它此類已知工藝)形成微電子裝置。通常，在單個晶圓上形成若干相同的電子裝置，范圍從每個晶圓數(shù)十到每個晶圓數(shù)百甚至到每個晶圓數(shù)千個裝置，取決于裝置裸芯片的尺寸。一旦在晶圓上形成了，就可使用各種晶圓探測技術(shù)以電的方式測試這些裝置并且然后將它們分類成合格裸芯片和不合格裸芯片。晶圓然后可被分割成單獨裸芯片。可使用 已知技術(shù)(諸如劃片和斷開、切片或線狀鋸或激光切割)來執(zhí)行分割工藝。垂直笛卡爾網(wǎng)格用于劃出單獨裸芯片，使得在分割工藝期間在這個標準網(wǎng)格上能以線性方式切割裸芯片。在分割工藝之后，單獨裸芯片然后可被封裝到適當?shù)男酒庋b中，以提供分立集成電路。


圖Ia例證了由于需要在線性笛卡爾系中對齊每個場而在印刷晶圓上浪費的空間。圖Ib例證了根據(jù)本發(fā)明一實施例配置有場的行和列的非笛卡爾網(wǎng)格的晶圓。圖2a例證了角配準標記，并且圖2b例證了由四個角配準標記在一起形成的配準圖案。圖3例證了根據(jù)本發(fā)明一個實施例配置有角配準標記和中間配準標記的示例裝置場。圖4a和4b例證了根據(jù)本發(fā)明一個實施例彼此偏移但使用多個配準標記對齊的示例相鄰頂部場和底部場。圖5a至5f例證了根據(jù)本發(fā)明一個實施例用于從非笛卡爾網(wǎng)格分割裸芯片的方法。
具體實施例方式提供了用于有效晶圓布局的技術(shù)，該技術(shù)包含使用偏移網(wǎng)格來優(yōu)化對可用晶圓空間的使用。這樣，相對于標準垂直網(wǎng)格，在該晶圓上可制造的相同裸芯片的數(shù)量增大了。根據(jù)晶圓尺寸和裸芯片占用面積，該增大可在1%到5%的范圍內(nèi)，當投射在數(shù)千個晶圓上時，這是相當大的。一般概述
如前面所說明的，正常情況下，在標準垂直網(wǎng)格上以線性方式分割晶圓上制造的相同的集成電路裸芯片?？梢韵嗤绞街圃鞌?shù)千個晶圓以生產(chǎn)數(shù)十萬個單獨裸芯片。然而，當印刷每個晶圓時，沿外直徑邊緣浪費了每個晶圓的相當大的部分，這是因為定場的大小和禁止使用給定區(qū)域的晶圓切片需要的折中限制了工業(yè)標準笛卡爾布局?？稍谶@個區(qū)域中印刷部分裸芯片，并且有時甚至可在這個區(qū)域中印刷整個裸芯片，以便維持統(tǒng)一的制造操作，但這個邊緣排除區(qū)內(nèi)的整個裸芯片正常情況下不產(chǎn)出，并且部分裸芯片在切片操作期間被作為無用的廢棄了。有時，這個邊緣區(qū)只被留下作為在切片后廢棄的空硅。盡管浪費的晶圓量對于單個晶圓或非商業(yè)操作而言比較小，但是該浪費在全規(guī)模商業(yè)生產(chǎn)期間變得相當大。由此，并且根據(jù)本發(fā)明的一個實施例，提供了偏移光刻場布局，保守地講，偏移光刻場布局將可安在單個晶圓上的裸芯片數(shù)量增大了近似1%到2%，或更多。通過例如向場劃痕位置添加附加的配準標記，實現(xiàn)了可在何處印刷場的每行的靈活性的增大。這個增大的自由度等級又允許對每行可含有的裸芯片數(shù)量進行優(yōu)化，并直接轉(zhuǎn)化成每個晶圓的產(chǎn)出裸芯片數(shù)量的增大。此外，提供了允許以非笛卡爾坐標方式將單獨裸芯片切片的技術(shù)。然而，在對偏移網(wǎng)格線給予關(guān)注的情況下，也可使用常規(guī)分割技術(shù)。這些技術(shù)例如可實施在配置用于執(zhí)行光刻場布局和那些場內(nèi)的隨后印刷(裝置形成)的半導體加工設備中。除了它們是相同的之外，在晶圓上形成的裝置的實際類型不是特別重要。正在形成的裝置例如可以是處理器、存儲器裝置、晶體管或邏輯電路。在晶圓上可形成的許多其它微電子裝置將是顯然的，而無論該裝置是分立元件還是包含許多元件的電路。公開的方法論適合于在其中基于大規(guī)模生產(chǎn)制造微電子器件的工廠或甚至在較小 規(guī)模生產(chǎn)環(huán)境(例如客戶構(gòu)建的娃)中實踐。簡言之，本文提供的偏移網(wǎng)格技術(shù)可用于優(yōu)化或否則改進任何生產(chǎn)環(huán)境中的晶圓使用率。例如，因為假如可將優(yōu)化可產(chǎn)出輸出的場行居中(經(jīng)由本文所描述的偏移網(wǎng)格)，則在每個晶圓表面上單獨的裸芯片更均衡了，所以得到增大的產(chǎn)出。此外，場對齊工藝可實現(xiàn)得更快。具體地說，當?shù)湫偷墓饪坦ぞ咴诰A上印刷裸芯片時，該工具將每個場預先對齊在適當位置，這可使用機器視覺定位目標晶圓的配準標記實現(xiàn)。因為常規(guī)場網(wǎng)格不偏移，所以其中一些配準標記落在晶圓外部，這通過需要附加處理使對齊工藝復雜了。然而，用本文所描述的偏移網(wǎng)格，在晶圓內(nèi)部可印刷更多場，并且因此更少的配準標記在晶圓外部是可能的。這樣，對齊工藝可更快。注意，甚至工具速度的1%的改進可轉(zhuǎn)化成長期數(shù)百萬美元的節(jié)省，這取決于采用的工具數(shù)量和吞吐量。由此，光刻場布局的當前解決方案在裸芯片生產(chǎn)期間未優(yōu)化地利用可用晶圓表面，由于需要在圓形襯底的頂部表面上將方形或長方形裸芯片安在垂直網(wǎng)格或笛卡爾網(wǎng)格中，因此留下了浪費的空間。這導致沿襯底邊緣的區(qū)域浪費了。本文提供的技術(shù)可用于優(yōu)化單獨的場行(或列)放置，由此最大化在每個晶圓上實現(xiàn)的產(chǎn)出裸芯片。這種產(chǎn)出增大例如可以是每個晶圓中多近似I. 5%的裸芯片(或更多，取決于正在形成的裝置的具體細節(jié))，并且能以對工廠處理操作沒有或最小改變并且對于實際上相同的成本實現(xiàn)。偏移光刻場布局
圖Ia例證了由于需要在線性笛卡爾系中對齊每個場而在印刷晶圓上浪費的空間。已知的是，笛卡爾網(wǎng)格包含多行和多列相等尺寸的正方形，其中一行或一列與下一行或下一列沒有偏移(如圖Ia中最佳例證的)。在這個示例情況下，期望的場是I個裸芯片寬2個裸芯片聞。所得到的布局提供116場每晶圓(FPW),以及228裸芯片每晶圓(DPW)。注意，在頂部位置和底部位置都有浪費的空間。為了這個示例的目的，假設裸芯片尺寸是大約
0.130mm2，并且晶圓是12英寸晶圓，不過本文提供的技術(shù)可應用于任何晶圓尺寸，并且不管正在形成的裸芯片的尺寸如何。
可在圖Ib中看到，根據(jù)本發(fā)明的一個示例實施例，通過向上或向下移位各個場列，大量相同的裸芯片可被添加到同一尺寸的晶圓。一般而言，得到場的列中的每列都在該列的頂部用“+I”標出。更詳細地說，所得到的布局提供了 120 FPW(增大4個場，或3. 45%)和234 DPW(增大6個裸芯片，或2.6%)。常規(guī)的光刻工具可用于以這種偏移圖案印刷。注意，盡管通常廢棄的部分裸芯片(從4到6)有增大，但仍實現(xiàn)了這些增大。另外注意，在晶圓的頂部位置和底部位置浪費的空間都大大減少了。另外注意，在其它實施例中，這些行可能移位了(向左或向右)。由此，在此示例情況下，當僅在Y軸上應用優(yōu)化時，12英寸晶圓的場布局改進允許大約2. 6%的DPW增大。根據(jù)本公開將會認識到，在其它實施例中，該優(yōu)化可應用在X軸中，取決于諸如晶圓尺寸和裸芯片尺寸等因素。一般而言，裸芯片尺寸以及場尺寸在整個網(wǎng)格上能保持恒定。注意，場可以是一個裸芯片或多個裸芯片。

盡管圖Ib中未具體示出，但當創(chuàng)建配準圖案時，可沿場的X軸或Y軸使用偏移網(wǎng)格的配準標記方案(其包含場角之間的中間配準標記)。一般而言，當各個相鄰場在印刷在偏移坐標系中時聚集在一起以創(chuàng)建一個完整配準標記時，可形成配準圖案。將相對于圖2a_b、3和4a_b更詳細討論用中間標記的配準標記方案。例如可用任何數(shù)量的適當半導體材料(諸如硅、鍺或III-V材料)實現(xiàn)晶圓。襯底可以是以塊體形式，或以絕緣體上半導體配置，諸如絕緣體上硅(SOI)或絕緣體上硅鍺(SiGeOI)。襯底的頂部表面可以應變或不應變。根據(jù)本公開將認識到，這里可使用任何數(shù)量的適當晶圓配置，取決于諸如正在形成的裝置和期望的材料系等因素。配準標記
圖2a例證了 2個裸芯片乘3個裸芯片陣列的示例裝置場，以及在這些場的每個角都有配準標記的常規(guī)場形成。配準標記本身可使用范圍從簡單設計到復雜設計的任何數(shù)量的適當符號、形狀和配置來實現(xiàn)。例如，在一個實施例中，簡單的配準標記可實現(xiàn)為“X”或“ + ”或…或“一，，或“0”或“一”，或者適合于對齊更多項目(在此情況下是偏移場)中兩個項目的任何其它標記或此類標記的組合。在另一個實施例中，復雜配準標記可用組合圖案來實現(xiàn)，該復雜配準標記具有可與其它標記的類似特征重疊以便于高度精確對齊的主要特征和次要特征，其可能是必要的或者可能不是必要的，取決于諸如裸芯片和劃線寬度的規(guī)模以及切片工具等因素。在一個此類情況下，復雜配準標記可在較大形狀(例如正方形)內(nèi)包含較小形狀(例如圓圈)和/或代碼(例如字母/數(shù)字)，使得當與其它此類復雜配準標記對齊時，每個單獨標記的代碼是可見的，以便示出構(gòu)成整個配準圖案的相鄰配準標記。根據(jù)本公開將認識到，本發(fā)明實施例可以用任何類型的配準標記實現(xiàn)。在圖2a中示出的這個具體示例中，示出了場左下角的配準標記(概括地用字母A標出)。圖2b示出當四個單獨相鄰場的所有四個對應角(分別概括地用字母A、L、E和X標出)在印刷在標準笛卡爾坐標系中時聚集在一起以創(chuàng)建一個或多個完整配準標記時，這些常規(guī)配準標記看起來如何。注意，每個裸芯片可配置有任何期望元件部分，并且可使用任何數(shù)量的適當半導體工藝來制造每個裸芯片。圖3例證了根據(jù)本發(fā)明一個實施例的圖2a_b的示例裝置場，但在偏移網(wǎng)格中。僅示出2個裸芯片乘3個裸芯片陣列的底部兩個裸芯片。未示出每個裸芯片的配置，但可如前面所說明的那樣使用各種適當半導體工藝用任何期望的元件部分/材料實現(xiàn)每個裸芯片的配置。在這個示例情況下，根據(jù)本發(fā)明的一實施例，在X軸上進行偏移網(wǎng)格優(yōu)化。在這個示例實施例中看到，除了原始角配準標記L之外，沿場劃痕的X軸重復總共7個中間配準標記，其中這些配準標記彼此等距離以便于在圖案形成期間將場鎖定在一起。在這個示例中，中間配準標記包含部分A和L，它們可與下面行的部分E和X配對。然而，記住，其它實施例可在每個中間點使用簡單的配準標記，諸如線(或一系列線)或符號(例如“ + ”或“x”)。此外，根據(jù)本公開將認識到，其它實施例可具有更少(例如2到6個)配準標記或更多(例如8到14個)配準標記，只要它們彼此等距離即可。一般而言，配準標記的數(shù)量一般將取決于諸如場長度和匹配或?qū)R沿同一個X軸的相鄰但偏移的場的配準標記之一的機會的期望數(shù)量等因素。在所示的實施例中，每個場包含角配準標記然后還有三個中間配準標記，所有四個配準標記都彼此等距離間隔開。在另一實施例中，每個場側(cè)可能存在兩個或三個配準標記，包含該場的角中的任何原始配準標記。備選地，配準標記重復的頻率可設置得盡可能高(僅受用于一個接一個地印刷配準標記的可用空間限制)。在任何此類情況下，注意，在給定等距離間距的情況下，一旦一對相鄰配準標記對齊了，在那行或列中其余配準標記對就將對齊。 由此，該場可配置有任何適當類型和/或數(shù)量的配準標記。由于以等距離方式提供這些配準標記，所以當在X或Y軸中移位場行和列時，可容易地實現(xiàn)沿那些軸的相鄰場之間的配準標記對齊。這樣，(例如)較低行沿X軸的多個配準標記可容易地對齊相鄰較高行中的對應標記。類似地，(例如)左列沿Y軸的多個配準標記可容易地對齊相鄰右列中的對應標記。注意，如果必要的話，可以移動其它場特征和/或?qū)ζ渌鼒鎏卣髦匦露ǔ叽?例如特定度量/檢查/探測位置)以允許插入中間配準標記。圖4a和4b例證了根據(jù)本發(fā)明一個實施例彼此偏移但使用多個配準標記對齊的示例相鄰頂部場和底部場。假設，這些場是圖2a所示的2乘3陣列，但可使用任何場配置，這是根據(jù)本公開將認識到的。在這個示例情況下，這些場彼此偏移兩個配準標記。可進一步看到，在這個示例配置中存在示出的總共11個配準標記，不過在兩個場之間不全都嚙合。頂部場行沿X軸(相對于底部場行)向右偏移兩個配準標記。由此，在這兩個具體場的對齊中不直接涉及在底部場頂部的左角配準標記和第一中間配準標記。在頂部場底部的左角配準標記與在底部場頂部的第二中間配準標記(中間#2)對齊。在給定配準標記之間的等距離間距的情況下，對于每個場，沿X軸的接下來六個配準標記自動對齊。在給定兩個場之間偏移的情況下，在這兩個具體場的對齊中不直接涉及在頂部場底部的右角配準標記和第七中間配準標記。表I概括了配準標記的對齊。注意，X表示未參與這兩個場的對齊的配準標記。
底部場的配準標記I頂部場的配準標記—
權(quán)利要求
1.一種方法，包括 接收其上形成有多個相同裸芯片的晶圓，所述晶圓具有場的偏移網(wǎng)格，每個場由一個或多個裸芯片構(gòu)成； 將所述晶圓粘附到切片帶；以及 將所述晶圓切成單獨裸芯片。
2.如權(quán)利要求I所述的方法，其中將所述晶圓切成單獨裸芯片包括 對所述晶圓進行激光劃片以提供劃線用于隨后切片。
3.如權(quán)利要求2所述的方法，其中完成為了提供劃線而對所述晶圓進行的激光劃片，同時保持所述晶圓每個單位面積一致的激光脈沖，所述晶圓每個單位面積的所述激光脈沖變化20%或更少。
4.如權(quán)利要求2所述的方法，其中將所述晶圓切成單獨裸芯片包括 沿X軸或Y軸中的一個軸中的劃線進行切片，以致切穿所述晶圓并部分地進入所述切片帶，由此產(chǎn)生多個晶圓條。
5.如權(quán)利要求4所述的方法，其中將所述晶圓切成單獨裸芯片包括 暫時從所述切片帶搬走晶圓條，并將它向下放置回到所述切片帶上，但與其相鄰條對齊； 重復所述暫時搬走和放置，直到場的所述偏移網(wǎng)格被有效地轉(zhuǎn)換成笛卡爾網(wǎng)格。
6.如權(quán)利要求5所述的方法，其中將所述晶圓切成單獨裸芯片包括 沿X軸或Y軸中的另一個軸中的劃線進行切片，以致切穿所述晶圓并部分地進入所述切片帶，由此產(chǎn)生多個分割的裸芯片。
7.—種半導體晶圓,包括 場的行和列的非笛卡爾網(wǎng)格，其中，或者多個所述行彼此偏移，或者多個所述列彼此偏移；以及 在所述晶圓上形成的多個相同的裸芯片，每個場包含一個或多個所述裸芯片。
8.如權(quán)利要求7所述的半導體晶圓，還包括 圍繞每個場的場劃痕，其中每個場劃痕的至少一側(cè)包含角配準標記和所述角配準標記之間的中間配準標記，其中，一個場的所述角配準標記和中間配準標記的子集與另一個相鄰場的所述角配準標記和中間配準標記的子集對齊。
9.如權(quán)利要求7所述的半導體晶圓，其中所述晶圓在其上僅形成有一種裸芯片類型。
10.如權(quán)利要求7所述的半導體晶圓，其中所述晶圓相對于與所述晶圓在晶圓尺寸和場尺寸方面相同、但具有場的行和列的笛卡爾網(wǎng)格的第二晶圓具有更大數(shù)量的場。
11.如權(quán)利要求7所述的半導體晶圓，其中多個所述行彼此偏移。
12.如權(quán)利要求7所述的半導體晶圓，其中多個所述列彼此偏移。
13.如權(quán)利要求7所述的半導體晶圓，其中場尺寸在整個所述網(wǎng)格上是恒定的。
14.如權(quán)利要求7所述的半導體晶圓，其中晶圓是塊體晶圓。
15.如權(quán)利要求7所述的半導體晶圓，其中晶圓是絕緣體上半導體配置。
16.—種半導體晶圓,包括 場的行和列的非笛卡爾網(wǎng)格，其中，或者多個所述行彼此偏移，或者多個所述列彼此偏移，并且場尺寸在整個所述網(wǎng)格上是恒定的；圍繞每個場的場劃痕，其中每個場劃痕的至少一側(cè)包含角配準標記和所述角配準標記之間的中間配準標記，其中一個場的所述角配準標記和中間配準標記的子集與另一個相鄰場的所述角配準標記和中間配準標記的子集對齊；以及 在所述晶圓上形成的多個相同的裸芯片，每個場包含一個或多個所述裸芯片，其中所述晶圓在其上僅形成有一種裸芯片類型； 其中，所述晶圓相對于與所述晶圓在晶圓尺寸和場尺寸方面相同、但具有場的行和列的笛卡爾網(wǎng)格的第二晶圓具有更大數(shù)量的場。
17.如權(quán)利要求16所述的半導體晶圓，其中多個所述行彼此偏移。
18.如權(quán)利要求16所述的半導體晶圓，其中多個所述列彼此偏移。
19.如權(quán)利要求16所述的半導體晶圓，其中晶圓是塊體晶圓。
20.如權(quán)利要求16所述的半導體晶圓，其中晶圓是絕緣體上半導體配置。
全文摘要
提供了用于有效晶圓布局的技術(shù)，其包含使用偏移網(wǎng)格來優(yōu)化對可用晶圓空間的使用。這樣，相對于標準垂直網(wǎng)格，在晶圓上可制造的相同裸芯片數(shù)量可增大。通過添加附加的配準標記，實現(xiàn)了可在何處印刷場的每行/列的靈活性的增大。這個增大的自由度等級又允許優(yōu)化每行/列可含有的裸芯片數(shù)量，并直接轉(zhuǎn)化成每個晶圓的產(chǎn)出裸芯片數(shù)量的增大。此外，提供了允許以非笛卡爾坐標方式將單獨裸芯片切片的技術(shù)。然而，在對偏移網(wǎng)格線給予關(guān)注的情況下，也可使用常規(guī)分割技術(shù)。
文檔編號H01L21/301GK102656668SQ201080059026
公開日2012年9月5日 申請日期2010年11月19日 優(yōu)先權(quán)日2009年12月23日
發(fā)明者瓦雷拉 A., E. 文萊爾 D., L. 哈林 T. 申請人:英特爾公司