專利名稱：一種石墨烯器件及其制造方法
技術(shù)領(lǐng)域：
本發(fā)明通常涉及一種半導(dǎo)體器件及其制造方法，具體來說，涉及一種石墨烯的半 導(dǎo)體器件及其制造方法。
背景技術(shù)：
當(dāng)前，針對(duì)前瞻性先導(dǎo)研究，國(guó)際上最關(guān)心的是llnm-16nm技術(shù)代以后，CMOS器件 是否還能象現(xiàn)在這樣基于硅半導(dǎo)體襯底。一個(gè)研究熱點(diǎn)是開發(fā)新的具有更高載流子遷移率 的材料體系和新的技術(shù)手段來進(jìn)一步延展摩爾定律和超越硅CMOS (Beyond Si-CMOS)，推進(jìn) 集成電路技術(shù)的發(fā)展。石墨烯材料以其優(yōu)異的物理性質(zhì)得到了廣泛的關(guān)注，比如其高的載流子遷移率、 高導(dǎo)電性能以及高導(dǎo)熱性能等，是被人們很看好的一種碳基材料。雖然石墨烯材料展現(xiàn)出 了很多優(yōu)異的物理特性，但由于其幾乎為零的帶隙，使其作為高遷移率溝道材料在CMOS器 件中的應(yīng)用還面臨著許多挑戰(zhàn)。目前，一些研究表明能夠在一定程度上通過增大石墨烯的 帶隙，來提高石墨烯器件的開關(guān)比，但同時(shí)，都會(huì)或多或少會(huì)犧牲石墨烯載流子遷移率或器 件的速度。因此，有必要提出一種能增加石墨烯器件開關(guān)比而又無需增大石墨烯材料的帶 隙，從而不影響器件速度的石墨烯器件結(jié)構(gòu)及其制造方法。

發(fā)明內(nèi)容
鑒于上述問題，本發(fā)明提供了一種石墨烯器件結(jié)構(gòu)，所述器件結(jié)構(gòu)包括石墨烯 層；與石墨烯層相接觸的柵極區(qū)；形成于柵極區(qū)兩側(cè)的、與石墨烯層相接觸的半導(dǎo)體摻雜 區(qū)，其中所述半導(dǎo)體摻雜區(qū)與所述柵極區(qū)相互隔離；形成于柵極區(qū)上的接觸以及形成于半 導(dǎo)體摻雜區(qū)上的接觸。此外，本發(fā)明還提供了上述石墨烯器件的制造方法，所述方法包括A、提供SOI襯 底，所述SOI襯底包括頂層硅、埋氧化層以及背襯底；B、在所述頂層硅內(nèi)、埋氧化層上形成 包括柵電極和其上的柵介質(zhì)層的背柵極區(qū)，所述柵電極側(cè)壁由隔離層包圍，以及在所述柵 電極兩側(cè)的頂層硅內(nèi)形成半導(dǎo)體摻雜區(qū)；C、部分覆蓋所述背柵極區(qū)以及半導(dǎo)體摻雜區(qū)以形 成石墨烯層；D、在所述器件上形成絕緣層；E、在所述絕緣層內(nèi)、未被石墨烯覆蓋的柵電極 上形成接觸，以及在所述絕緣層內(nèi)、未被石墨烯覆蓋的半導(dǎo)體摻雜區(qū)上形成接觸。通過采用本發(fā)明所述的器件結(jié)構(gòu)，在柵極區(qū)的兩側(cè)形成了與石墨烯層相接觸的半 導(dǎo)體摻雜區(qū)，通過所述半導(dǎo)體摻雜區(qū)來提高石墨烯器件的開關(guān)比，而不必增大石墨烯的帶 隙，因而不會(huì)降低石墨烯材料的遷移率即器件的速度，從而使石墨烯材料在CMOS器件中的 得到更好的應(yīng)用。


圖1示出了根據(jù)本發(fā)明實(shí)施例的石墨烯器件結(jié)構(gòu)的示意圖2示出了根據(jù)本發(fā)明的實(shí)施例的η型石墨烯器件在各個(gè)工作模式下的能帶圖；圖3示出了根據(jù)本發(fā)明的實(shí)施例的ρ型石墨烯器件在各個(gè)工作模式下的能帶圖；圖4-圖9Β示出了根據(jù)本發(fā)明石墨烯器件的實(shí)施例各個(gè)制造階段的示意圖。
具體實(shí)施例方式本發(fā)明通常涉及一種石墨烯器件及其制造方法。下文的公開提供了許多不同的實(shí) 施例或例子用來實(shí)現(xiàn)本發(fā)明的不同結(jié)構(gòu)。為了簡(jiǎn)化本發(fā)明的公開，下文中對(duì)特定例子的部 件和設(shè)置進(jìn)行描述。當(dāng)然，它們僅僅為示例，并且目的不在于限制本發(fā)明。此外，本發(fā)明可 以在不同例子中重復(fù)參考數(shù)字和/或字母。這種重復(fù)是為了簡(jiǎn)化和清楚的目的，其本身不 指示所討論各種實(shí)施例和/或設(shè)置之間的關(guān)系。此外，本發(fā)明提供了的各種特定的工藝和 材料的例子，但是本領(lǐng)域普通技術(shù)人員可以意識(shí)到其他工藝的可應(yīng)用于性和/或其他材料 的使用。另外，以下描述的第一特征在第二特征之“上”的結(jié)構(gòu)可以包括第一和第二特征形 成為直接接觸的實(shí)施例，也可以包括另外的特征形成在第一和第二特征之間的實(shí)施例，這 樣第一和第二特征可能不是直接接觸。參考圖1，圖1示出了根據(jù)本發(fā)明實(shí)施例的石墨烯器件結(jié)構(gòu)的示意圖，所述器件結(jié) 構(gòu)包括石墨烯層202，所述石墨烯層202可以包括單層或多層的石墨烯原子；與石墨烯層 202相接觸的柵極區(qū)204，所述柵極區(qū)包括柵介質(zhì)層204-1和柵電極204-2，所述柵介質(zhì)層包 括Si02、Si0N或高k介質(zhì)材料(和SiA相比，具有高的介電常數(shù))，高k介質(zhì)材料的例子包 括Hf02、HfSiO、HfSiON、HfTaO, HfTiO, HfZrO, A1203、La2O3, ZrO2, LaAlO,其組合和 / 或者其 它適當(dāng)?shù)牟牧?，所述柵電極包括多晶硅或金屬材料(例如TiN)；形成于柵極區(qū)204兩側(cè)的、 與石墨烯層202相接觸的半導(dǎo)體摻雜區(qū)206，所述半導(dǎo)體摻雜區(qū)包括半導(dǎo)體材料，且具有η 型或P型摻雜，所述η型或ρ型摻雜為重?fù)诫s，所述半導(dǎo)體摻雜區(qū)206與所述柵極區(qū)204相 互隔離，所述半導(dǎo)體摻雜區(qū)206為器件的源極區(qū)和漏極區(qū)；形成于柵極區(qū)204上的接觸208 以及形成于半導(dǎo)體摻雜區(qū)206上的接觸208。為了更好理解本發(fā)明，以下將詳細(xì)介紹η型和ρ型石墨烯器件的能帶圖，參考圖2 和圖3所示，所述η型石墨烯器件指半導(dǎo)體摻雜區(qū)為η型摻雜，所述ρ型石墨烯器件指半導(dǎo) 體摻雜區(qū)為P型摻雜，其中Vgs為柵-源電壓，Vds為漏-源電壓，VthruVthp分別為η型、 P型器件的閾值電壓。參考圖2，圖2為η型石墨烯器件在各個(gè)工作模式下的能帶圖，當(dāng)柵極偏置低于閾 值電壓時(shí)(此例為Vgs ^ 0)，器件處于在截止?fàn)顟B(tài)，參考圖2中所示截止?fàn)顟B(tài)的能帶圖，此 時(shí)石墨烯中費(fèi)米能級(jí)低于狄拉克點(diǎn)，因而載流子為空穴，而由于兩端半導(dǎo)體摻雜區(qū)為η型， 石墨烯中的空穴需要越過較高的勢(shì)壘才能到達(dá)源漏區(qū)，因此器件關(guān)斷，并且漏電流大小與 勢(shì)壘高度成指數(shù)反比。當(dāng)柵極偏置高于閾值電壓時(shí)(Vgs >0)，石墨烯內(nèi)費(fèi)米能級(jí)高于狄 拉克點(diǎn)，載流子為電子，兩端η型半導(dǎo)體摻雜區(qū)對(duì)電子基本不會(huì)形成勢(shì)壘，因而器件導(dǎo)通， 參考圖2中所示的線性導(dǎo)電或飽和狀態(tài)的能帶圖。而由于此器件中對(duì)石墨烯的帶隙沒有限 制，因而可以達(dá)到非常高的遷移率。參考圖3，圖3為ρ型石墨烯器件在各個(gè)工作模式下的能帶圖，當(dāng)柵極偏置高于閾 值電壓時(shí)(Vgs >0)，器件處于在截止?fàn)顟B(tài)，參考圖3所示截止?fàn)顟B(tài)的能帶圖，此時(shí)石墨烯中 費(fèi)米能級(jí)高于狄拉克點(diǎn)，載流子為電子，而由于兩端半導(dǎo)體摻雜區(qū)為P型，石墨烯中的電子需要越過較高的勢(shì)壘才能到達(dá)源漏區(qū)，因此器件關(guān)斷，并且漏電流大小與勢(shì)壘高度成指數(shù) 反比。當(dāng)柵極偏置低于閾值電壓時(shí)(Vgs <0)，石墨烯內(nèi)費(fèi)米能級(jí)低于狄拉克點(diǎn)，載流子為 空穴，兩端P型半導(dǎo)體摻雜區(qū)對(duì)空穴基本不會(huì)形成勢(shì)壘，因而器件導(dǎo)通，參考圖3中所示的 線性導(dǎo)電或飽和狀態(tài)的能帶圖。而由于此器件中對(duì)石墨烯的帶隙沒有限制，因而可以達(dá)到 非常高的遷移率。以上對(duì)本發(fā)明所述的石墨烯器件及能帶圖進(jìn)行了詳細(xì)介紹，通過采用本發(fā)明石墨 烯器件結(jié)構(gòu)，通過η型或ρ型的半導(dǎo)體摻雜區(qū)來提高石墨烯器件的開關(guān)比，同時(shí)不影響石墨 烯載流子遷移率亦即不犧牲器件的速度，從而使石墨烯材料在CMOS器件中的得到更好的應(yīng)用。以下將詳細(xì)描述形成上述石墨烯器件的制造方法的一個(gè)實(shí)施例，具體參考圖 4-圖9B為本發(fā)明石墨烯器件制造方法實(shí)施例的中間步驟的示意圖，包括俯視圖、AA'向視 圖、BB’向視圖。在步驟SO1，提供襯底，所述襯底包括絕緣層以及其上的半導(dǎo)體層。在本實(shí)施例中， 所述襯底可以是SOI襯底200，參考圖4A所示，所述SOI襯底200包括頂層硅200-3、埋氧 化層200-2以及背襯底200-1，所述埋氧化層200-2即為襯底的絕緣層，所述頂層硅200-3 即為襯底的半導(dǎo)體層。在步驟S02，在所述襯底的半導(dǎo)體層200-3內(nèi)、絕緣層200_2上形成包括柵電極 204-2和其上的柵介質(zhì)層204-1的背柵極區(qū)204，所述柵電極204-2側(cè)壁由隔離層207包圍， 以及在所述柵電極204-2兩側(cè)的半導(dǎo)體層200-3內(nèi)形成半導(dǎo)體摻雜區(qū)206，參考圖5 (俯視 圖)、圖5A(AA’向視圖)。在本發(fā)明實(shí)施例中，具體來說，首先，刻蝕所述頂層硅200-3形成柵溝槽，并進(jìn)行 重離子摻雜，以在柵溝槽兩側(cè)的頂層硅200-3形成半導(dǎo)體摻雜區(qū)206，而后在柵溝槽的側(cè)壁 形成隔離層207，例如SW2或Si3N4等，而后在柵溝槽內(nèi)形成柵電極204-2，在本發(fā)明實(shí)施例 中柵電極204-2包括多晶硅，在其他實(shí)施例中柵電極204-2還可以包括金屬等合適的材料， 可以通過在所述器件上沉積多晶硅，而后進(jìn)行平坦化，例如CMP的方法，在柵溝槽內(nèi)形成柵 電極204-2，可選地，可以在所述多晶硅的柵電極內(nèi)形成與半導(dǎo)體摻雜區(qū)相同類型的摻雜， 參考圖4(俯視圖)、圖4A(AA’向視圖)所示。而后，進(jìn)一步去除半導(dǎo)體摻雜區(qū)206上的隔 離層207，并在柵電極204-2上形成柵介質(zhì)層204-1，從而形成背柵極區(qū)204，參考圖5 (俯視 圖)、圖5A (AA'向視圖)。所述柵介質(zhì)層包括Si02、Si0N或高k介質(zhì)材料(和SW2相比，具 有高的介電常數(shù))。在步驟S03，部分覆蓋所述背柵極區(qū)204以及半導(dǎo)體摻雜區(qū)206以形成石墨烯層 202。在所述器件上形成石墨烯層，并進(jìn)行圖形化，在柵長(zhǎng)方向上形成部分覆蓋所述背柵極 區(qū)204以及半導(dǎo)體摻雜區(qū)206的石墨烯層，參考圖6(俯視圖)、圖6A(AA’向視圖)?？梢?利用CVD、熱分解法、微機(jī)械剝離法，以及他們的鍵合轉(zhuǎn)移法或其他合適的方法來形成單層 或多層的石墨烯材料。在步驟S04，在所述器件上形成層間介質(zhì)層208，參考圖7 (俯視圖)、圖7A(AA’向 視圖)?？梢酝ㄟ^在所述器件上沉積介質(zhì)材料，例如SiO2，而后將其平坦化，例如CMP (化學(xué) 機(jī)械拋光)的方法，形成層間介質(zhì)層208，所述層間介質(zhì)層208可以是但不限于例如未摻雜 的氧化硅(SiO2)、摻雜的氧化硅(如硼硅玻璃、硼磷硅玻璃等)和氮化硅(Si3N4)15
在步驟S05，在所述層間介質(zhì)層208內(nèi)、未被石墨烯層206覆蓋的柵電極204_2上 形成接觸212，以及在所述層間介質(zhì)層208內(nèi)、未被石墨烯層206覆蓋的半導(dǎo)體摻雜區(qū)206 上形成接觸212，參考圖9(俯視圖)、圖9A(AA’向視圖)和圖9B(BB’向視圖)。在本發(fā)明實(shí) 施例中，具體來說，首先，通過掩膜刻蝕所述層間介質(zhì)層208以及柵介質(zhì)層204-1，暴露所述 柵電極204-2以及半導(dǎo)體摻雜區(qū)206以形成接觸孔210，參考圖8 (俯視圖)、圖8B (BB'向視 圖)，其中圖8A(AA’向視圖)為在該步驟時(shí)包括石墨烯層部分的器件的示意圖。而后，用金 屬材料，例如W、Cu等，填充所述接觸孔210以形成接觸212，參考圖9 (俯視圖)、圖9B (BB' 向視圖)，其中圖9A(AA’向視圖)為在該步驟時(shí)包括石墨烯層部分的器件的示意圖。優(yōu)選 地，在形成接觸212前可以對(duì)所述半導(dǎo)體摻雜層206以及多晶硅柵電極204-2進(jìn)行金屬硅 化，形成金屬硅化物層，以減小接觸電阻。以上僅是實(shí)現(xiàn)本發(fā)明石墨烯器件結(jié)構(gòu)的一個(gè)實(shí)施例，所述制造方法僅僅是示例， 本領(lǐng)域的技術(shù)人員還可以通過其他的方法形成本發(fā)明所述石墨烯器件結(jié)構(gòu)。以上對(duì)形成本發(fā)明的石墨烯器件結(jié)構(gòu)及制造方法的實(shí)施例進(jìn)行了詳細(xì)的描述，通 過形成和石墨烯層接觸的η型或ρ型的半導(dǎo)體摻雜層，來增加石墨烯的帶隙，同時(shí)不影響石 墨烯載流子遷移率，提高石墨烯器件的開關(guān)比，且不必犧牲器件的速度，從而使石墨烯材料 在CMOS器件中的得到更好的應(yīng)用。雖然關(guān)于示例實(shí)施例及其優(yōu)點(diǎn)已經(jīng)詳細(xì)說明，應(yīng)當(dāng)理解在不脫離本發(fā)明的精神和 所附權(quán)利要求限定的保護(hù)范圍的情況下，可以對(duì)這些實(shí)施例進(jìn)行各種變化、替換和修改。對(duì) 于其他例子，本領(lǐng)域的普通技術(shù)人員應(yīng)當(dāng)容易理解在保持本發(fā)明保護(hù)范圍內(nèi)的同時(shí)，工藝 步驟的次序可以變化。此外，本發(fā)明的應(yīng)用范圍不局限于說明書中描述的特定實(shí)施例的工藝、機(jī)構(gòu)、制 造、物質(zhì)組成、手段、方法及步驟。從本發(fā)明的公開內(nèi)容，作為本領(lǐng)域的普通技術(shù)人員將容 易地理解，對(duì)于目前已存在或者以后即將開發(fā)出的工藝、機(jī)構(gòu)、制造、物質(zhì)組成、手段、方法 或步驟，其中它們執(zhí)行與本發(fā)明描述的對(duì)應(yīng)實(shí)施例大體相同的功能或者獲得大體相同的結(jié) 果，依照本發(fā)明可以對(duì)它們進(jìn)行應(yīng)用。因此，本發(fā)明所附權(quán)利要求旨在將這些工藝、機(jī)構(gòu)、制 造、物質(zhì)組成、手段、方法或步驟包含在其保護(hù)范圍內(nèi)。
權(quán)利要求
1.一種石墨烯器件結(jié)構(gòu)，所述結(jié)構(gòu)包括石墨烯層；與石墨烯層相接觸的柵極區(qū)；形成于柵極區(qū)兩側(cè)的、與石墨烯層相接觸的半導(dǎo)體摻雜區(qū)，其中所述半導(dǎo)體摻雜區(qū)與 所述柵極區(qū)相互隔離；形成于柵極區(qū)上的接觸以及形成于半導(dǎo)體摻雜區(qū)上的接觸。
2.根據(jù)權(quán)利要求1所述的器件結(jié)構(gòu)，其中所述半導(dǎo)體摻雜區(qū)具有η型或P型摻雜。
3.根據(jù)權(quán)利要求1所述的器件結(jié)構(gòu)，其中所述半導(dǎo)體摻雜區(qū)具有重?fù)诫s。
4.根據(jù)權(quán)利要求1所述的器件結(jié)構(gòu)，其中所述柵極區(qū)包括柵介質(zhì)層和柵電極。
5.根據(jù)權(quán)利要求4所述的器件結(jié)構(gòu)，其中所述柵電極包括多晶硅或金屬材料。
6.根據(jù)權(quán)利要求1所述的器件結(jié)構(gòu)，在所述器件施加特定電壓時(shí)，所述器件的工作電 流的流向是從其一半導(dǎo)體摻雜區(qū)經(jīng)石墨烯層到另一半導(dǎo)體摻雜區(qū)。
7.—種石墨烯器件的制造方法，所述方法包括Α、提供襯底，所述襯底包括絕緣層以及其上的半導(dǎo)體層；B、在所述襯底的半導(dǎo)體層內(nèi)、絕緣層上形成包括柵電極和其上的柵介質(zhì)層的背柵極 區(qū)，所述柵電極側(cè)壁由隔離層包圍，以及在所述柵電極兩側(cè)的半導(dǎo)體層內(nèi)形成半導(dǎo)體摻雜 區(qū)；C、部分覆蓋所述背柵極區(qū)以及半導(dǎo)體摻雜區(qū)以形成石墨烯層；D、在所述器件上形成層間介質(zhì)層；Ε、在所述層間介質(zhì)層內(nèi)、未被石墨烯層覆蓋的柵電極上形成接觸，以及在所述層間介 質(zhì)層內(nèi)、未被石墨烯層覆蓋的半導(dǎo)體摻雜區(qū)上形成接觸。
8.根據(jù)權(quán)利要求7所述的方法，其中所述襯底為SOI襯底，所述SOI襯底包括頂層硅、 埋氧化層以及背襯底。
9.根據(jù)權(quán)利要求8所述的方法，其中所述步驟B包括刻蝕所述頂層硅，以形成柵溝槽；在柵溝槽兩側(cè)的頂層硅內(nèi)形成半導(dǎo)體摻雜區(qū)；在所述柵溝槽的側(cè)壁形成隔離層，以及柵溝槽內(nèi)形成包括柵電極和其上的柵介質(zhì)層的 背柵極區(qū)。
10.根據(jù)權(quán)利要求7所述的方法，其中所述半導(dǎo)體摻雜區(qū)具有重?fù)诫s。
11.根據(jù)權(quán)利要求7所述的方法，其中所述半導(dǎo)體摻雜區(qū)具有η型或ρ型摻雜。
12.根據(jù)權(quán)利要求7所述的方法，其中所述柵電極包括多晶硅或金屬材料。
全文摘要
本發(fā)明公開了一種石墨烯器件結(jié)構(gòu)及其制造方法，所述器件結(jié)構(gòu)包括石墨烯層；與石墨烯層相接觸的柵極區(qū)；形成于柵極區(qū)兩側(cè)的、與石墨烯層相接觸的半導(dǎo)體摻雜區(qū)，其中所述半導(dǎo)體摻雜區(qū)與所述柵極區(qū)相互隔離；形成于柵極區(qū)上的接觸以及形成于半導(dǎo)體摻雜區(qū)上的接觸。通過所述半導(dǎo)體摻雜區(qū)來提高石墨烯器件的開關(guān)比，而不必增大石墨烯材料本身的帶隙亦即不犧牲材料的遷移率和器件的速度，從而使石墨烯材料在CMOS器件中的得到更好的應(yīng)用。
文檔編號(hào)H01L29/06GK102054869SQ201010287078
公開日2011年5月11日 申請(qǐng)日期2010年9月17日 優(yōu)先權(quán)日2010年9月17日
發(fā)明者劉新宇, 朱慧瓏, 梁擎擎, 王文武, 金智, 鐘匯才 申請(qǐng)人:中國(guó)科學(xué)院微電子研究所