專利名稱：集成電路結(jié)構(gòu)的制作方法
技術領域：
本發(fā)明涉及一種集成電路，尤其涉及一種倒裝芯片式(filp-chip)接合墊結(jié)構(gòu)及 其制造方法。
背景技術：
在半導體芯片制造中，集成電路裝置先形成于半導體芯片中半導體基底的表面 上，例如晶體管。接著內(nèi)連(interconnect)結(jié)構(gòu)形成于集成電路裝置上方。凸塊(bump) 形成于半導體芯片的表面，而得以應用半導體裝置。在半導體芯片的封裝(packaging)中，半導體芯片時常利用倒裝芯片接合 (flip-chip bonding)而接合至封裝基底。焊料(solder)使用于連接半導體芯片內(nèi)的凸塊 與封裝基底內(nèi)的接合墊。傳統(tǒng)上，含鉛(Pb)及錫(Sn)的共晶(eutectic)焊料作為凸塊接 合的材料。舉例而言，一般使用的含鉛共晶焊料含63%的錫與37%的鉛。上述組合使焊料 具有適當?shù)娜埸c及低電阻率。另外，共晶焊料的抗龜裂性佳。鉛為有毒材料，因而法規(guī)及工業(yè)規(guī)定已要求使用無鉛焊料凸塊。因此，開始研究以 無鉛焊料取代含鉛焊料的解決之道。然而，公知無鉛材料過脆而有龜裂的問題，例如SnAg、 SnAgCu及其內(nèi)部的金屬成分。因此，由無鉛焊料所構(gòu)成的焊料接點時常不牢靠而無法通過 可靠度測試，例如熱循環(huán)測試。焊料龜裂通常由應力所造成。應力產(chǎn)生的主要原因之一在于封裝組件中材料之間 不匹配的熱膨脹系數(shù)(coefficient of thermal expansion，CTE)。舉例而言，硅基底的CTE 通常約為3ppm/°C，低介電常數(shù)(low-k)材料的CTE通常約為20ppm/°C，而封裝基底的CTE 通常約為17ppm/°C。CTE的明顯差異導致在發(fā)生熱變化時，于結(jié)構(gòu)內(nèi)產(chǎn)生應力。凸塊內(nèi)所 使用的銅將使問題更為嚴重。由于銅不易彎曲，高應力會施加于鄰接的銅凸塊，使焊料更容 易龜裂。

發(fā)明內(nèi)容
為了解決現(xiàn)有技術的問題，根據(jù)本發(fā)明的一形態(tài)，一種集成電路結(jié)構(gòu)，包括一第 一工作部件及一第二工作部件。第一工作部件包括一半導體基底以及位于半導體基底上方 的一銅凸塊。第二工作部件包括一接合墊。一焊料鄰接于第一工作部件與第二工作部件之 間，其中焊料將銅凸塊電性連接至接合墊。焊料包括鈀。本發(fā)明也揭示其他實施例。本發(fā)明提供一種集成電路結(jié)構(gòu)，包括一半導體基底；一金屬墊，位于該半導體基 底上方；一銅凸塊，位于該金屬墊上方且與其電性連接；一含鎳阻障層，位于該銅凸塊上 方；以及一鈀層，位于該含鎳阻障層上方。本發(fā)明使焊料的可靠度有明顯的改善。


圖IA示出一半導體芯片，其包括銅凸塊及位于銅凸塊上方的鈀層。圖IB示出一封裝基底，其包括接合墊及位于接合墊上方的焊球。圖2示出圖IA及圖IB中結(jié)構(gòu)的接合；圖3A示出一半導體芯片，其包括銅凸塊、位于銅凸塊上方的鈀層及位于鈀層上方 的焊料層；圖;3B示出一封裝基底，其包括接合墊，其中焊料可選擇性形成于接合墊上；圖4A示出一半導體芯片，其包括接合墊及位于接合墊上方的焊球；及圖4B示出一封裝基底，其包括銅凸塊、位于銅凸塊上方的鈀層及位于鈀層上方的 焊料層。其中，附圖標記說明如下2 工作部件/ (半導體)芯片；10 基底；12 內(nèi)連結(jié)構(gòu)；14 半導體裝置；28、122 金屬墊；30 鈍化保護層；32 凸塊底部金屬化層；34 銅凸塊；36、124 阻障層；38、1洸 鈀層；40 焊料層；100 工作部件/封裝基底110、114 接合墊；112 金屬內(nèi)連線；116 介電基底；130 焊球；132 金屬間化合物/(富含鈀的)晶粒。
具體實施例方式以下說明本發(fā)明實施例的制作與使用。然而，可輕易了解本發(fā)明實施例提供許多 合適的發(fā)明概念而可實施于廣泛的各種特定背景。所揭示的特定實施例僅僅用于說明以特 定方法制作及使用本發(fā)明，并非用以局限本發(fā)明的范圍。根據(jù)一實施例，提供一種新的集成電路制造。以下說明制造一實施例的部分階段， 并敘述實施例中的變化。不同的實施例中，相同的部件使用相同的附圖標記。請參照圖1A，提供一工作部件2，其可為包括基底10的半導體芯片2。以下內(nèi)文中， 工作部件2雖以芯片2表示，然其也可為封裝基底或介層(interposer)基底。在一實施例 中，基底10是一半導體基底，例如一硅塊材(bulk silicon)基底，而其可包括其他半導體 材料，例如三族、四族、及/或五族元素。半導體裝置14，例如晶體管，可形成于基底10的表面。內(nèi)連結(jié)構(gòu)12形成于基底10上方，其包括金屬線及連接窗(via)(未示出)且連接至半 導體裝置14。金屬線及連接窗可由銅或銅合金所構(gòu)成，且可借由熟悉的鑲嵌(damascene) 工藝來制作。內(nèi)連結(jié)構(gòu)12可包括一般公知的內(nèi)層介電(inter-layer dielectric，ILD)及 (inter-metal dielectric， IMD)。金屬墊觀形成于內(nèi)層結(jié)構(gòu)12上方。金屬墊觀可包括鋁、銅(Cu)、銀(Ag)、金(Au)、 鎳(Ni)、鎢(W)、其合金、及/或其多層金屬。金屬墊觀可電性連接至半導體裝置14，例如 經(jīng)由下方的內(nèi)連結(jié)構(gòu)12?？尚纬赦g化保護層30以覆蓋金屬墊觀的邊緣部分。在一實施例 中，鈍化保護層由聚亞酰胺(polyimide)或其他公知介電材料所構(gòu)成。凸塊底部金屬化層(under bump metallurgy, UBM) 32形成于金屬墊28上方且與 其電性連接。凸塊底部金屬化層32可包括一銅層及一鈦層(未示出)。銅凸塊34形成于 凸塊底部金屬化層32上方。在一實施例中，銅凸塊34借由電鍍而成。電鍍工藝包括在凸 塊底部金屬化層上形成一掩模、圖案化掩模以形成一開口、在開口內(nèi)電鍍形成銅凸塊34、及 去除掩模以及未被覆蓋的凸塊底部金屬化層部分。銅凸塊34的厚度可大于30微米(μπι) 或大于45微米。銅凸塊34可由純銅所構(gòu)成。阻障層36可接著借由電鍍而形成于銅凸塊34上方。阻障層36可由鎳所構(gòu)成，然 而也可加入其他的金屬。在一實施例中，一鈀層38形成于阻障層36上方。在另一實施例 中，未形成阻障層36，而鈀層38與銅凸塊34接觸。阻障層36及/或鈀層38的制作可利用 相同于電鍍銅凸塊34所使用的掩模(未示出)來進行電鍍，因而使阻障層36及/或鈀層 38被限制于銅凸塊34的正上方區(qū)域，而不會形成于銅凸塊34的側(cè)壁。在另一實施例中，在 去除電鍍銅凸塊34所使用的掩模之后才進行阻障層36及/或鈀層38的電鍍。如此一來， 阻障層36及/或鈀層38也會形成于銅凸塊34的側(cè)壁，如圖中虛線所示。鈀層38的厚度在0. 01微米至0. 1微米的范圍。在一實施例中，鈀層38由純鈀所 構(gòu)成。舉例而言，鈀層38中鈀重量百分比大于95%或甚至大于99%或99.9%。上述鈀層 38由"純"鈀所構(gòu)成的范例中，任何本領域普通技術人員可以知道此限制條件在于涵蓋工 藝中非刻意導入雜質(zhì)的范圍以及涵蓋工藝最佳化所刻意導入雜質(zhì)的范圍。圖IB示出工作部件100。在一實施例中，工作部件100為一封裝基底(且以下以 封裝基底100表示)，然其也可為一半導體芯片或一介層基底等等。封裝基底100可包括一 接合墊110，其經(jīng)由金屬內(nèi)連線112而電性連接至接合墊114。接合墊114及110硅位于封 裝基底100的相對側(cè)。金屬內(nèi)連線112可形成于介電基底116內(nèi)。接合墊110包括金屬墊122，其可為由銅(例如純銅或大抵為純銅)、鋁、銀及其合 金所構(gòu)成的接合墊。阻障層1 接著借由無電(electroless)電鍍或電鍍而形成于金屬墊 122上方。阻障層IM可由鎳所構(gòu)成，然而也可加入其他金屬。在一實施例中，接合墊110 還包括一鈀層126，位于阻障層IM上方。在另一實施例中，未形成阻障層124，因而鈀層 126與金屬墊122直接接觸。鈀層126的厚度及材料實質(zhì)上相同于前述的鈀層38 (圖1A)。焊球130裝貼于鈀層1 上方。在一實施例中，焊球130由含SnAg、SnAgCu等等 無鉛焊料所構(gòu)成，然而焊球130也可由含鉛(Pb)及錫(Sn)的共晶(eutectic)焊料所構(gòu)成。工作部件2及100可經(jīng)由倒裝芯片接合進行接合，如圖2所示。焊球130將工作 部件2及100連結(jié)在一起。進行一回流(reflow)工藝，以熔化焊球130。在一實施例中，回 流溫度可在220°C至280°C的范圍?；亓鳒囟燃俺掷m(xù)時間可進行調(diào)整，以對鈀層38及/或126中鈀的擴散進行最佳化，使焊球130回流之后更具抗龜裂能力。在進行回流之后，由于鈀層38及/或126中鈀擴散進入焊球130，焊球130內(nèi)包 括重量百分比小于0.3%的鈀。在一實施例中，焊球130內(nèi)包括平均重量百分比在0. 15% 至0.3%范圍的鈀。然而，鈀可能會聚集而形成富含鈀的晶粒(grain)，如圖中所示的晶粒 132。此處晶粒132也可表示為金屬間化合物132，其包括銅、鎳、錫、鈀及/或其他金屬，且 鈀的重量百分比在5%至10%的范圍，大于金屬間化合物132外側(cè)鈀的重量百分比。此處 晶粒132也可表示為富含鈀的晶粒132。另外，在焊球130與原鈀層38及1 之間的界面 處，會留有或未留下每個鈀層38及126的剩余部。若留有鈀層38及126的剩余部，其可能 為銅、鈀、鎳及/或焊球130內(nèi)焊料的合金，且取決于膜層34、36、38、130、1沈、1對及122的 組成(參見圖IA及圖1B)。另外，焊球130內(nèi)具有一區(qū)域，其中鈀的重量百分比自靠近銅凸 塊34(或金屬墊12 的一側(cè)往焊球130中心處逐漸下降。鈀可從芯片2側(cè)及封裝基底100側(cè)加入于焊球130內(nèi)。因此，盡管需形成鈀層38及 鈀層126中至少之一或之二，但鈀層38及鈀層126的其中之一是非必需的。對應的鈀層38及 /或126的厚度可由焊球130內(nèi)所需的鈀重量百分比以及焊球130總量而定且可由實驗得知。鈀層及焊料可以任何組合方式形成于芯片2或是封裝基底100上方，只要鈀層能 靠近于焊料，而使鈀能擴散入內(nèi)。圖3A及圖;3B示出另一實施例，其中一焊料層40形成于 芯片2側(cè)，而焊球130可選擇性地形成于封裝基底100上。在本實施例中，焊料層40相對 較薄，舉例而言，其厚度小于40微米，且可利用相同于電鍍銅凸塊34、阻障層36及鈀層38 所使用的掩模(未示出)來進行電鍍。因此，焊料層40的邊緣會垂直對準于銅凸塊34所 對應的邊緣。換句話說，焊料層40會被限制于銅凸塊34正上方的區(qū)域。圖4A及圖4B示出又另一實施例，其中銅凸塊34、阻障層36及鈀層38形成于封裝 基底100側(cè)，而阻障層124、鈀層1 及焊球130形成于半導體芯片2側(cè)。在形成圖3ΑΛΒ 或圖4A/4B的結(jié)構(gòu)之后，可進行半導體芯片2與封裝基底100的接合，而任何本領域普通技 術人員可經(jīng)由上述章節(jié)所教示而得知其最終結(jié)構(gòu)。從可靠度測試中可觀察到由于鈀擴散進入焊料內(nèi)，焊料的可靠度有明顯的改善。 上述可靠度測試是進行熱循環(huán)，以對相似于圖2的結(jié)構(gòu)(具有或不具有鈀層38及126)施 加應力。可觀察到未形成鈀層38及126的第一多個樣品在熱循環(huán)之后產(chǎn)生長度大于70微 米至80微米的裂縫，同時具有鈀層38及1 的第二多個樣品則裂縫長度有明顯縮短，其中 大部分的樣品的裂縫長度小于20微米，且某些樣品的裂縫長度約為6微米。第二多個樣品 的裂縫長度通常為第一多個樣品的裂縫長度的10%至20%之間。雖然本發(fā)明已以優(yōu)選實施例揭示如上，然其并非用以限定本發(fā)明，任何本領域普 通技術人員，在不脫離本發(fā)明的精神和范圍內(nèi)，當可作更動與潤飾。另外，本發(fā)明的保護 范圍并未局限于說明書內(nèi)所述特定實施例中的工藝、機器、制造、物質(zhì)組成、裝置、方法及步 驟，任何本領域普通技術人員可從本發(fā)明揭示內(nèi)容中理解現(xiàn)行或未來所發(fā)展出的工藝、機 器、制造、物質(zhì)組成、裝置、方法及步驟，只要可以在此處所述實施例中實施大體相同功能或 獲得大體相同結(jié)果均可使用于本發(fā)明中。因此，本發(fā)明的保護范圍包括上述工藝、機器、制 造、物質(zhì)組成、裝置、方法及步驟。另外，每一權利要求構(gòu)成個別的實施例，且本發(fā)明的保護 范圍也包括各個權利要求及實施例的組合。
權利要求
1.一種集成電路結(jié)構(gòu)，包括 一第一工作部件，包括 一半導體基底；以及一銅凸塊，位于該半導體基底上方； 一第二工作部件，其包括一接合墊；以及一焊料，鄰接于該第一工作部件與該第二工作部件之間，其中該焊料將該銅凸塊電性 連接至該接合墊，且其中該焊料包括鈀。
2.如權利要求1所述的集成電路結(jié)構(gòu)，其中該第一工作部件包括集成電路的一半導體 芯片，而該第二工作部件是一封裝基底。
3.如權利要求1所述的集成電路結(jié)構(gòu)，其中該第一工作部件是一封裝基底，而該第二 工作部件包括集成電路的一半導體芯片。
4.如權利要求1所述的集成電路結(jié)構(gòu)，其中該焊料內(nèi)還包括一金屬間化合物，且該金 屬間化合物包括銅、焊錫及鈀。
5.如權利要求4所述的集成電路結(jié)構(gòu)，其中該金屬間化合物中鈀重量百分比在5%至 10%的范圍。
6.如權利要求1所述的集成電路結(jié)構(gòu)，其中該焊料內(nèi)平均鈀重量百分比在0.15%至 0. 3%的范圍。
7.如權利要求4所述的集成電路結(jié)構(gòu)，其中該金屬間化合物是一界面層，位于該焊料 與該銅凸塊之間。
8.如權利要求7所述的集成電路結(jié)構(gòu)，還包括一含鎳阻障層，位于該界面層與該銅凸 塊之間。
9.如權利要求1所述的集成電路結(jié)構(gòu)，其中該第二工作部件包括 一鈀層，位于該接合墊與該焊料之間；以及一阻障層，位于該接合墊與該鈀層之間。
10.一種集成電路結(jié)構(gòu)，包括 一半導體基底；一金屬墊，位于該半導體基底上方； 一銅凸塊，位于該金屬墊上方且與其電性連接； 一含鎳阻障層，位于該銅凸塊上方；以及 一鈀層，位于該含鎳阻障層上方。
11.如權利要求10所述的集成電路結(jié)構(gòu)，還包括一焊料，位于該鈀層上方。
12.如權利要求10所述的集成電路結(jié)構(gòu)，其中該鈀層的鈀重量百分比大于99%。
13.如權利要求10所述的集成電路結(jié)構(gòu)，其中該銅凸塊包括上表面及側(cè)壁，且該含鎳 阻障層位于該銅凸塊的上表面或側(cè)壁。
全文摘要
本發(fā)明揭示一種集成電路結(jié)構(gòu)，包括一第一工作部件及一第二工作部件。第一工作部件包括一半導體基底以及位于半導體基底上方的一銅凸塊。第二工作部件包括一接合墊。一焊料鄰接于第一工作部件與第二工作部件之間，其中焊料將銅凸塊電性連接至接合墊。焊料包括鈀。本發(fā)明使焊料的可靠度有明顯的改善。
文檔編號H01L23/488GK102054811SQ201010158589
公開日2011年5月11日 申請日期2010年4月7日 優(yōu)先權日2009年10月29日
發(fā)明者吳俊毅, 蕭景文, 陳承先, 黃儒瑛 申請人:臺灣積體電路制造股份有限公司