專利名稱：集成電路中的缺陷監(jiān)測用結(jié)構(gòu)的制作方法
技術(shù)領(lǐng)域：
本實用新型涉及集成電路技術(shù)領(lǐng)域，特別涉及一種集成電路中的缺陷監(jiān)測用結(jié)構(gòu)。
背景技術(shù)：
隨著微電子工藝的不斷發(fā)展，集成電路規(guī)模如莫爾定律所述成幾何級數(shù)增長。而今深亞微米乃至納米工藝技術(shù)的不斷投入應用，使集成電路制造遇到越來越多的困難。由于線寬越來越小，制造過程中缺陷對成品率的影響也越來越大。因此缺陷的檢測對集成電路制造過程是至關(guān)重要的。業(yè)內(nèi)主要的缺陷檢測設備廠家都會制造標準片以校準設備、監(jiān)測設備的穩(wěn)定性和可靠性?，F(xiàn)有的標準片的缺陷類型主要是顆粒(光片)和制作于圖形上的單個缺陷(圖形片)。這些標準的缺陷結(jié)構(gòu)能對檢測監(jiān)控缺陷檢測設備的能力起很大的幫助。然而目前尚無一種能方便地將劃痕分類的標準缺陷，因為劃痕具有較多的存在形態(tài)和方向的不確定性，現(xiàn)有技術(shù)需要若干個曝光區(qū)(die)連接起來，才能得到一個具有劃痕特征的測試結(jié)構(gòu)， 所以現(xiàn)有技術(shù)的標準片僅具有特定形態(tài)和方向的劃痕缺陷，有很大的局限性，使缺陷檢測設備的檢測能力無法得到很好的檢驗。

實用新型內(nèi)容本實用新型提出一種集成電路中的缺陷監(jiān)測用結(jié)構(gòu)，用一種新型的劃痕標準片， 解決現(xiàn)有技術(shù)中在校準、檢測、監(jiān)控設備時無法直接對劃痕缺陷進行分類校準的問題。為了達到上述目的，本實用新型提出一種集成電路中的缺陷監(jiān)測用結(jié)構(gòu)，包括半導體襯底；形成于所述半導體襯底上的凹陷狀結(jié)構(gòu)，該結(jié)構(gòu)呈線狀結(jié)構(gòu)或線形分布的點狀結(jié)構(gòu)或其組合，所述結(jié)構(gòu)中線狀結(jié)構(gòu)或線形分布的點狀結(jié)構(gòu)或其組合呈任意方向分布和排列，所述凹陷狀結(jié)構(gòu)形成于一個曝光區(qū)中。進一步的，所述凹陷的點狀結(jié)構(gòu)的尺寸直徑為0. 05 5um，間隔為0. 05 lOOum， 個數(shù)為4 1000個；線狀結(jié)構(gòu)寬為0. 05 5um，長為2um 30mm。進一步的，所述凹陷狀結(jié)構(gòu)的深度為0. 05 0. 5um。進一步的，該結(jié)構(gòu)表面具有覆蓋材料。進一步的，所述表面的覆蓋材料為SW2或SiN或SiON或金屬層或以上組合。進一步的，所述覆蓋材料的厚度為Onm-lum。本實用新型提出的集成電路中的缺陷監(jiān)測用結(jié)構(gòu)因采用了簡潔的結(jié)構(gòu)設計和兼容的工藝，可極為方便地形成標準的缺陷測試結(jié)構(gòu)，具有廣泛的工藝適應性。根據(jù)本實用新型，僅需一個曝光區(qū)(die)就可以得到具有劃痕特征的測試結(jié)構(gòu)，不僅方便，而且可以提高測試的可重復性，從而避免了由于光刻時有偏差，就有可能不具備劃痕特征的缺點。由此， 本實用新型使對缺陷檢測設備的檢驗有了一個比較好的驗證標準，對驗證測試設備的可靠
3性、重復性、準確性以及軟件計算都有很大幫助。本實用新型的另一大優(yōu)點在于其可實施性。由于目前光刻最大的曝光區(qū)(die)為 26X33(mm2)，本實用新型可充分利用此有限區(qū)域形成清晰可辨的缺陷結(jié)構(gòu)，以供校準之用。
圖1所示為本實用新型的集成電路中的缺陷監(jiān)測用結(jié)構(gòu)俯視圖。圖2所示為本實用新型的線狀結(jié)構(gòu)或線形分布的點狀結(jié)構(gòu)或其組合與水平方向所成角度的示意圖。圖3A至圖3F所示為本實用新型的缺陷監(jiān)測用結(jié)構(gòu)中凹陷狀結(jié)構(gòu)的俯視圖及剖面圖。圖4所示為本實用新型的集成電路中的缺陷監(jiān)測用結(jié)構(gòu)的制造方法流程圖。
具體實施方式
為了更了解本實用新型的技術(shù)內(nèi)容，特舉具體實施例并配合所附圖式說明如下。請參考圖1 圖3F，圖1所示為本實用新型的集成電路中的缺陷監(jiān)測用結(jié)構(gòu)俯視圖，圖2所示為本實用新型的線狀結(jié)構(gòu)或線形分布的點狀結(jié)構(gòu)或其組合與水平方向所成角度的示意圖，圖3A 圖3C所示缺陷監(jiān)測用結(jié)構(gòu)中凹陷狀結(jié)構(gòu)依次為線狀結(jié)構(gòu)、線形分布的點狀結(jié)構(gòu)及線點結(jié)合結(jié)構(gòu)的俯視圖，圖3D 圖3F所示缺陷監(jiān)測用結(jié)構(gòu)中凹陷狀結(jié)構(gòu)依次為線狀結(jié)構(gòu)、線形分布的點狀結(jié)構(gòu)及線點結(jié)合結(jié)構(gòu)的剖面圖。本實用新型提出一種集成電路中的缺陷監(jiān)測用結(jié)構(gòu)，包括半導體襯底；形成于所述半導體襯底上的凹陷狀結(jié)構(gòu)；以及上述結(jié)構(gòu)表面的覆蓋材料(圖中未示)，所述凹陷狀結(jié)構(gòu)形成于一個曝光區(qū)中。進一步的，該結(jié)構(gòu)呈線狀結(jié)構(gòu)或線形分布的點狀結(jié)構(gòu)或其組合，所述結(jié)構(gòu)中線狀結(jié)構(gòu)或線形分布的點狀結(jié)構(gòu)或其組合呈任意方向分布和排列，其在水平方向所成角度θ 為0 360° ；所述凹陷的點狀結(jié)構(gòu)的尺寸直徑為0. 05 5um，間隔為0. 05 lOOum，個數(shù)為4 1000個；線狀結(jié)構(gòu)寬為0. 05 5um，長為2um 30mm ；所述凹陷狀結(jié)構(gòu)的深度為 0. 05 0. 5um ；所述表面的覆蓋材料為SW2或SiN或SiON或金屬層或以上組合。再請參考圖4，圖4所示為本實用新型的集成電路中的缺陷監(jiān)測用結(jié)構(gòu)的制造方法流程圖。本實用新型還提出一種集成電路中的缺陷監(jiān)測用結(jié)構(gòu)的制造方法，包括以下步驟提供一半導體襯底；在所述半導體襯底上進行圖形化，形成凹陷狀結(jié)構(gòu)，其中，該結(jié)構(gòu)呈線狀結(jié)構(gòu)或線形分布的點狀結(jié)構(gòu)或其組合，所述結(jié)構(gòu)中線狀結(jié)構(gòu)或線形分布的點狀結(jié)構(gòu)或其組合呈任意方向分布和排列，所述凹陷狀結(jié)構(gòu)形成于一個曝光區(qū)中；在上述結(jié)構(gòu)上淀積覆蓋材料。進一步的，所用覆蓋材料為SiO2或SiN或SiON或金屬層或以上組合，所述覆蓋材料的厚度為Onm-lum。綜上所述，本實用新型提出的集成電路中的缺陷監(jiān)測用結(jié)構(gòu)及其制造方法，因采用了簡潔的結(jié)構(gòu)設計和兼容的工藝，可極為方便地形成標準的缺陷測試結(jié)構(gòu)，具有廣泛的工藝適應性。根據(jù)本實用新型，僅需一個曝光區(qū)(die)就可以得到具有劃痕特征的測試結(jié)構(gòu)，不僅方便，而且可以提高測試的可重復性，從而避免了由于光刻時有偏差，就有可能不具備劃痕特征的缺點。由此，本實用新型對驗證測試設備的可靠性、重復性、準確性以及軟件計算都有很大幫助。本實用新型的另一大優(yōu)點在于其可實施性。由于目前光刻最大的曝光區(qū)(die)為 ^5X33 (mm2)，本實用新型可充分利用此有限區(qū)域形成清晰可辨的缺陷結(jié)構(gòu)，以供校準之用。雖然本實用新型已以較佳實施例揭露如上，然其并非用以限定本實用新型。本實用新型所屬技術(shù)領(lǐng)域中具有通常知識者，在不脫離本實用新型的精神和范圍內(nèi)，當可作各種的更動與潤飾。因此，本實用新型的保護范圍當視權(quán)利要求書所界定者為準。
權(quán)利要求1.一種集成電路中的缺陷監(jiān)測用結(jié)構(gòu)，其特征在于，包括半導體襯底；形成于所述半導體襯底上的凹陷狀結(jié)構(gòu)，其中，該結(jié)構(gòu)呈線狀結(jié)構(gòu)或線形分布的點狀結(jié)構(gòu)或其組合，所述結(jié)構(gòu)中線狀結(jié)構(gòu)或線形分布的點狀結(jié)構(gòu)或其組合呈任意方向分布和排列，所述凹陷狀結(jié)構(gòu)形成于一個曝光區(qū)中。
2.根據(jù)權(quán)利要求1所述的缺陷監(jiān)測用結(jié)構(gòu)，其特征在于，所述凹陷的點狀結(jié)構(gòu)的尺寸直徑為0. 05 5um，間隔為0. 05 lOOum，個數(shù)為4 1000個；線狀結(jié)構(gòu)寬為0. 05 5um， 長為2um 30mm。
3.根據(jù)權(quán)利要求1所述的缺陷監(jiān)測用結(jié)構(gòu)，其特征在于，所述凹陷狀結(jié)構(gòu)的深度為 0. 05 0. 5um。
4.根據(jù)權(quán)利要求1所述的缺陷監(jiān)測用結(jié)構(gòu)，其特征在于，該結(jié)構(gòu)表面具有覆蓋材料。
5.根據(jù)權(quán)利要求4所述的缺陷監(jiān)測用結(jié)構(gòu)，其特征在于，所述表面的覆蓋材料為SiO2 或SiN或SiON或金屬層或以上組合。
6.根據(jù)權(quán)利要求4所述的缺陷監(jiān)測用結(jié)構(gòu)，其特征在于，所述覆蓋材料的厚度為 Onm-Ium0
專利摘要本實用新型提出一種集成電路中的缺陷監(jiān)測用結(jié)構(gòu)，該結(jié)構(gòu)包括半導體襯底；形成于所述半導體襯底上的凹陷狀結(jié)構(gòu)，其中，該結(jié)構(gòu)呈線狀結(jié)構(gòu)或線形分布的點狀結(jié)構(gòu)或其組合，所述結(jié)構(gòu)中線狀結(jié)構(gòu)或線形分布的點狀結(jié)構(gòu)或其組合呈任意方向分布和排列，所述凹陷狀結(jié)構(gòu)形成于一個曝光區(qū)中。本實用新型提出的集成電路中的缺陷監(jiān)測用結(jié)構(gòu)及其制造方法，解決現(xiàn)有技術(shù)中在設備校準、檢測、監(jiān)控時無法直接對劃痕缺陷進行分類校準的問題。
文檔編號H01L21/66GK202008987SQ20102052581
公開日2011年10月12日 申請日期2010年9月10日 優(yōu)先權(quán)日2010年9月10日
發(fā)明者儲佳 申請人:上海集成電路研發(fā)中心有限公司