專利名稱：半導(dǎo)體器件及其制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種半導(dǎo)體器件技術(shù)，更具體地，涉及一種半導(dǎo)體 器件及其制造方法。
背景技術(shù)：
通常，由于半導(dǎo)體器件變的更加高度集成，所以實(shí)施制造工藝 變的更加困難。例如，在MOS晶體管中，由于4冊電才及/源電4及/漏電 極在尺寸上降低，所以溝道長度也降低。由于溝道長度降低，柵極 絕緣層的厚度也降低，降低了電子的遷移率。
此外，由于溝道雜質(zhì)的濃度上升，閃爍 桑聲(flicker noise )增 加到影響模擬信號特性。因此，在制造用于SoC (片上系統(tǒng))技術(shù) 的半導(dǎo)體器件的過程中，難于確保操作的可靠性。閃爍噪聲是一種
在有源器件中固有的"^喿聲。由于閃爍，噪聲與頻率成反比，所以可以 將閃爍噪聲稱做"l/f噪聲"。閃爍噪聲在低頻帶上迅速地增加。閃爍 噪聲與電子遷移率、溝道雜質(zhì)及其類似物相關(guān)。在用于穩(wěn)、定的射頻 信號的SoC中，閃爍噪聲可能引起嚴(yán)重的問題。

發(fā)明內(nèi)容
本發(fā)明實(shí)施例涉及一種半導(dǎo)體器件技術(shù)，更具體地，涉及一種 半導(dǎo)體器件及其制造方法。本發(fā)明實(shí)施例涉及一種半導(dǎo)體器件及其
制造方法，通過該半導(dǎo)體器件及其制造方法提高了溝道的遷移率并
且可以使得閃爍噪聲的影響最小化。
一種#4居本發(fā)明實(shí)施例的半導(dǎo)體器件包括在襯底上方的第一 外延層(epi-layer),在第一外延層上方的第二外延層，在第二外延 層上方的4冊電才及，在沖冊電才及的兩側(cè)上方的隔離4牛，以及形成在隔離 件下方并達(dá)到第一外延層深度的LDD區(qū)。第一外延層可以包括4參 雜有溝道雜質(zhì)的外延層而第二外延層可以包括不含有溝道雜質(zhì)的 未摻雜外延層。該半導(dǎo)體可以進(jìn)一步包括用來形成源區(qū)/漏區(qū)的第三 外延層，該第三外延層鄰近隔離體的兩側(cè)并位于包括第一和第二外 延層的襯底的被蝕刻部分的上方。
本發(fā)明實(shí)施例涉及一種制造半導(dǎo)體器件的方法，該方法包括 在襯底上方形成第一外延層，在第一外延層上方形成第二外延層， 在第二外延層上方形成柵電極，在柵電極的兩側(cè)上方形成隔離件， 蝕刻與隔離件的兩側(cè)相鄰的區(qū)域至襯底的深度，在隔離件下方的區(qū) i或中形成LDD區(qū)，以及在鄰近隔離件兩側(cè)的蝕刻區(qū)i或上方形成用 于源區(qū)/漏區(qū)的第三外延層。
隔離件形成步驟可以包括在與柵電極兩側(cè)相鄰的第二外延層 上方形成氧化層，在4冊電才及上方形成第一氮化層，該氮化層具有的 寬度大于4冊電才及的寬度，并在氧化層的頂部上方延伸，以及使用第 一氮化層作為掩模去除氧化層的一部分。在形成隔離件后，第一氮 化層可以進(jìn)一步在部分蝕刻第 一氮化層至襯底的深度的過程中祐L 用作掩模。
在蝕刻與隔離件兩側(cè)相鄰的區(qū)i或至^H"底的深度之后，該方法可 以進(jìn)一步包4舌在垂直方向上施加應(yīng)力(stress)給通過蝕刻步驟暴露 的襯底。在垂直方向上施加應(yīng)力給襯底可以包括在包含柵電極和隔 離件的襯底上方形成第二氮化層。
應(yīng)力可以在垂直方向上施加紿、所暴露的襯底以1"吏應(yīng)力能夠存 儲在柵電極的溝道區(qū)中。


實(shí)例圖1是在已經(jīng)形成第二外延層之后根據(jù)本發(fā)明實(shí)施例的半 導(dǎo)體器件的截面圖。
器件的截面圖。
實(shí)例圖3是在已經(jīng)形成氧化層之后^^艮據(jù)本發(fā)明實(shí)施例的半導(dǎo)體 器件的截面圖。
實(shí)例圖4是在已經(jīng)形成氮化層和光刻膠層之后根據(jù)本發(fā)明實(shí)施 例的半導(dǎo)體器件的截面圖。
實(shí)例圖5是在已經(jīng)去除氧化層和部分襯底之后才艮據(jù)本發(fā)明實(shí)施 例的半導(dǎo)體器件的截面圖。
實(shí)例圖6是在已經(jīng)形成第二氮化層之后才艮據(jù)本發(fā)明實(shí)施例的半 導(dǎo)體器件的截面圖。
實(shí)例圖7是在已經(jīng)去除第二氮化層之后才艮據(jù)本發(fā)明實(shí)施例的半 導(dǎo)體器件的截面圖。
實(shí)例圖8是在已經(jīng)形成LDD區(qū)之后根據(jù)本發(fā)明實(shí)施例的半導(dǎo) 體器件的截面圖。
實(shí)例圖9是#4居本發(fā)明實(shí)施例的完成的半導(dǎo)體器件的截面圖。
具體實(shí)施例方式
實(shí)例圖1是在已經(jīng)形成第二外延層130之后根據(jù)本發(fā)明實(shí)施例 的半導(dǎo)體器件的截面圖。參照實(shí)例圖1，大量#^雜有溝道雜質(zhì)的第
一外延層120生長在半導(dǎo)體4于底110，例如，單晶石圭4于底的上方。 第一外延層120可以包含在大約2xl013離子/cm2到2xl016離子 /cm2之間的溝道雜質(zhì)量級(level )。例如，在NMOS晶體管中，溝 道雜質(zhì)可以包^"硼(B)或其類似。例如，在PMOS晶體管中，溝 道雜質(zhì)可以包括砷、 -疇或其類似。
在第一外延層120已經(jīng)長成并摻雜溝道雜質(zhì)之后，第二外延層 130可以生長在第一外延層120上方。第二外延層130不摻雜雜質(zhì)。 每個(gè)外延層120和130可以具有相同的厚度，該厚度可以為大約10 nm到30 nm。在已經(jīng)形成分別對應(yīng)于4參雜溝道雜質(zhì)的外延層和不 摻雜溝道雜質(zhì)的外延層的第 一外延層和第二外延層之后，可以形成 在以下描述中"i兌明的4冊電才及140。
器件的截面圖。參照實(shí)例圖2,為了形成4冊電才及140,可以在第二 外延層130上方生長4冊極氧化物(gate oxide )。然后，可以用多晶 石圭涂覆該沖冊才及IUL物。可以4侖流^吏用光刻月交和干蝕刻工藝來形成才冊 電才及140。通過干蝕刻工藝蝕刻的柵4及氧化物成為棚-才及絕纟彖層141, 而尋皮蝕刻的多晶石圭成為電才及142。在以下的描述中，術(shù)語4冊電才及140 將指的是柵極絕緣層141和電極142兩者。柵電極140可以為大約 130 ■到170 nm高。
實(shí)例圖3是在已經(jīng)形成氧化層152之后根據(jù)本發(fā)明實(shí)施例的半 導(dǎo)體器件的截面圖。參照實(shí)例圖3，可以通過沉積和平坦化在4冊電 極140兩側(cè)上方形成氧化層152。具體地，在已經(jīng)形成4冊電極140 之后，可以在包括4冊電極140的第二外延層130上方沉積氧化物。 該氧化物可以通過CVD (化學(xué)氣相沉積)來沉積?？梢酝ㄟ^諸如 CMP U匕學(xué)積4戒拋光)的平坦4匕(planarization)來拋光該fU匕物直 到暴露柵電極140的頂部表面。
實(shí)例圖4是在已經(jīng)形成氮化層154和光刻膠層156之后根據(jù)本 發(fā)明實(shí)施例的半導(dǎo)體器件的截面圖。參照實(shí)例圖4,完成在氧化物 上方實(shí)施的平坦4匕(planarization)以在4冊電才及140兩側(cè)的上方形成 氧化層152之后，可以在包括柵電極140的氧化層152上方形成第 一氮化層154?？梢孕纬晒饪棠z層156以覆蓋斥冊電才及140和位于棚-電才及140兩側(cè)上方的部分第一氮4b層154。光刻力交層156可以纟皮形 成具有的寬度大于柵電極140的寬度。更具體地，光刻膠層156可 以#皮形成/人4冊電才及140的兩側(cè)延伸大約45 nm到55 nm。
可以使用光刻力交層156作為掩才莫來蝕刻第一氮化層154?？梢?通過4吏用光刻月交層156蝕刻形成第一氮化層154a。第一氮化層154a (在圖5中示出)可以被形成具有的寬度大于柵電極140的寬度以 在氧化層152上方延伸。可以4吏用第一氮化層154a作為蝕刻掩才莫 來形成虛才以隔離4牛(dummy spacer )。
實(shí)例圖5是在已經(jīng)去除氧化層和部分襯底之后根據(jù)本發(fā)明實(shí)施 例的半導(dǎo)體器件的截面圖。參照實(shí)例圖5,在已經(jīng)通過使用光刻膠 層156作為掩模蝕刻形成第一氮化層154a之后，可以去除光刻膠 層156?？梢允褂玫谝坏瘜?54a作為掩才莫通過第一干蝕刻工藝去 除部分氧化層152。在4冊電極140兩側(cè)上方殘留的部分氧化層成為 虛擬隔離件152a 。
在已經(jīng)去除部分氧化層152之后，可以實(shí)施使用第一氮化層 154a作為掩模的第二干蝕刻工藝。在第二干蝕刻工藝中，襯底IIO 可以凈皮蝕刻至距離襯底110的表面大約95 nm到105 nm的深度。 因此，可以去除包括沒有^皮隔離件152a兩側(cè)覆蓋的第一外延層120 和第二外延層130的部分襯底110?？梢匀コ瘜?54a，該氮化 層154a在形成虛擬隔離件152a和去除包4舌第一外延層120和第二 外延層130的部分襯底110的過程中用作蝕刻掩才莫。
實(shí)例圖6是在已經(jīng)形成第二氮化層160之后4艮據(jù)本發(fā)明實(shí)施例 的半導(dǎo)體器件的截面圖，而實(shí)例圖7是在已經(jīng)去除第二氮化層160 之后根據(jù)本發(fā)明實(shí)施例的半導(dǎo)體器件的截面圖。在已經(jīng)去除第一氮 化層154a之后，可以在包括沖冊電才及140和隔離件152a的4皮部分蝕 刻的4十底110a上方形成第二氮〗匕層160，以施加垂直的應(yīng)力纟會通過 々蟲刻暴露的^H"底110a。應(yīng)力可以通過高溫退火(high-temperature annealing)來相對于4冊電才及140下方的溝道區(qū)垂直i也集中。應(yīng)力可 以存儲在柵電極140的溝道區(qū)中。第二氮化層160可以由SIN基材 料(SIN based material)形成。在完成應(yīng)力的溝道存儲過程之后， 可以去除第二氮化層160。通過在溝道區(qū)中存儲應(yīng)力，4冊電極140 的溝道區(qū)^皮活4b (activated),并且在溝道區(qū)中沖是高了電子遷移率。
實(shí)例圖8是在已經(jīng)形成LDD區(qū)170之后根據(jù)本發(fā)明實(shí)施例的 半導(dǎo)體器件的截面圖。在已經(jīng)去除第二氮化層160之后，可以通過 離子注入來形成LDD區(qū)170。例》口，在形成p-型LDD區(qū)的過禾呈中， 可以4吏用具有5 KeV到50 KeV能量和lx1014離子/cm2到5xl015 離子/cn^劑量的BF2離子來實(shí)施離子注入。在形成n-型LDD區(qū)的 過程中，可以Y吏用具有10 KeV到70 KeV能量和lxl014離子/cm2 到5xl015離子/cm2劑量的砷離子來實(shí)施離子注入。通過上述的 LDD結(jié)構(gòu)，降低了在溝道區(qū)和源極/漏極結(jié)(junction)周圍的漏極-
4冊才及電壓并且減少了才目當(dāng)大的電<立>皮動(dòng)(potential fluctuation )。 因 此，該LDD結(jié)構(gòu)有助于抑制熱載流子的產(chǎn)生。
通過控制離子注入的能量，可以制成第 一外延層120和襯底110 以限制LDD區(qū)170。換句話說，可以根據(jù)與襯底110 —起蝕刻的第 一外延層120a的結(jié)構(gòu)來限定LDD區(qū)170。因此，LDD區(qū)170可以 形成在隔離件152a下方并且達(dá)到通過第二干蝕刻工藝蝕刻的第一 外延層120a的深度。
截面圖。在已經(jīng)形成LDD區(qū)170之后，可以形成第三外延層180 以覆蓋通過第二干蝕刻工藝蝕刻的部分襯底。第三外延層180可以 被形成具有與隔離件152a的底部相同的高度。具體地，可以在與 隔離件152a兩側(cè)相鄰的被蝕刻的襯底區(qū)域上方形成第三外延層 180。每個(gè)襯底區(qū)域起到源區(qū)/漏區(qū)的作用。更具體地，可以在鄰近 隔離件152a兩側(cè)的通過第二干蝕刻工藝蝕刻的部分襯底110上方 形成第三外延層180,該蝕刻的部分襯底110包括第一外延層120 和第二外延層130。第三外延層180成為源區(qū)和漏區(qū)。
隨后，可以通過自乂t準(zhǔn)多晶石圭化(salicidation )在源區(qū)和漏區(qū) 的第三外延層180和柵電極140上方形成硅化物層。然后，可以實(shí) 施一系列的后續(xù)工藝，例如，用于接觸件、金屬導(dǎo)線及其類似物的 工藝。由于缺乏與本發(fā)明實(shí)施例的關(guān)l關(guān)性，將省略后續(xù)工藝的細(xì)節(jié)。
因此，本發(fā)明實(shí)施例l是供了以下的作用和/或優(yōu)點(diǎn)。本發(fā)明實(shí)施 例使用氮化層集中地施加應(yīng)力給使用了溝道存儲的溝道區(qū)，從而提 高了電子遷移率。本發(fā)明實(shí)施例在溝道區(qū)中形成多層的外延層結(jié) 構(gòu)，從而降低了溝道雜質(zhì)的劑量并同樣因此提高了電子遷移率。因 此，即使在幾十納米或更^f氐的級別上集成半導(dǎo)體器件，本發(fā)明實(shí)施 例也可使器件的可靠性最大化。本發(fā)明實(shí)施例使由閃爍噪聲引起的
影響最小化，從而增強(qiáng)了器件的模擬特性。在將SoC技術(shù)應(yīng)用到半 導(dǎo)體器件的過程中，本發(fā)明實(shí)施例使相鄰器件之間的干擾信號的影 響最小化。
在所披露的本發(fā)明實(shí)施例中可以作各種修改及變形，這對于本 領(lǐng)域的4支術(shù)人員而言是顯而易見且明顯的。因此，本發(fā)明意在涵蓋 在所附權(quán)利要求及其等同替換的范圍內(nèi)的對披露的本發(fā)明實(shí)施例 的顯而易見且明顯的^f務(wù)改和變形。
權(quán)利要求
1. 一種裝置，包括:第一外延層，位于襯底上方；第二外延層，位于所述第一外延層上方；柵電極，位于所述第二外延層上方；隔離件，位于所述柵電極的兩側(cè)上方；以及LDD區(qū)，形成在所述隔離件的下方并且達(dá)到所述第一外延層的深度。
2. 根據(jù)權(quán)利要求1所述的裝置， 溝道雜質(zhì)的外延層。
3. 根據(jù)權(quán)利要求1所述的裝置， 含溝道雜質(zhì)的未摻雜外延層。其中，所述第一外延層包括摻雜 其中，所述第二外延層包4舌不包根據(jù)權(quán)利要求1所述的裝置，進(jìn)一步包括第三外延層，所述第 三外延層與所述隔離件的兩側(cè)相鄰并且位于包括所述第一外 延層和第二外延層的被蝕刻的部分襯底上方，其中所述第三外延層用作源區(qū)/漏區(qū)。
4.一種方法，包括在4于底上方形成第 一外延層； 在所述第一外延層上方形成第二外延層； 在所述第二外延層上方形成4冊電才及； 在所述柵電極的兩側(cè)上方形成隔離件；
5.蝕刻與所述隔離件的兩側(cè)相鄰的區(qū)域至襯底的深度；在所述隔離件下方的區(qū)域中形成LDD區(qū)；以及在與所述隔離件的兩側(cè)相鄰的蝕刻區(qū)域上方形成用于源 區(qū)/漏區(qū)的第三外延層。
6. 根據(jù)權(quán)利要求5所述的方法， 道雜質(zhì)。
7. 根據(jù)權(quán)利要求5所述的方法， 道雜質(zhì)。
8. 根據(jù)權(quán)利要求5所述的方法， 延層具有基本上相同的厚度。其中，所述第一外延層摻雜有溝 其中，所述第二外延層不包含溝 其中，所述第一外延層和第二外
9. 根據(jù)權(quán)利要求5所述的方法，其中，在所述柵電極的兩側(cè)上方 形成隔離件包括在與所述4冊電^l的兩側(cè)相鄰的所述第二外延層上方形成 氧化層；在所述柵電才及上方形成第一氮化層，所述氮化層具有的 寬度大于所述才冊電4及的寬度，并且在所述氧化層的頂部上方 延伸；以及使用所述第一氮化層作為掩模去除所述氧化層的一部分。
10. 根據(jù)權(quán)利要求9所述的方法，其中，在形成所述隔離件之后， 所述第一氮化層進(jìn)一步在部分蝕刻所述第一氮化層至所述襯 底的深度的過程中#皮用作掩才莫。
11. 4艮據(jù)4又利要求10所述的方法，其中，所述第一氮化層在已經(jīng)凈皮部分蝕刻至所述襯底的深度之后,皮去除。
12. 才艮據(jù);f又利要求5所述的方法，其中，在蝕刻與所述隔離件兩側(cè) 相鄰的區(qū)域至所述襯底的深度之后，所述方法包括施加垂直的 應(yīng)力纟合通過所述蝕刻暴露的所述4十底。
13. 根據(jù)權(quán)利要求12所述的方法，其中，在垂直方向上施加所述 應(yīng)力給所述襯底的步驟包括，在包括所述柵電極和所述隔離件 的所述襯底上方形成第二氮化層的步驟。
14. 根據(jù)權(quán)利要求13所述的方法，其中，所述第二氮化層由SiN 形成。
15. 根據(jù)權(quán)利要求13所述的方法，包括去除所述第二氮化層。
16. 根據(jù)權(quán)利要求12所述的方法，其中，所述應(yīng)力存儲在所述柵 電才及的溝道區(qū)中。
17. 根據(jù)權(quán)利要求8所述的方法，其中，每個(gè)所述第一外延層和第 二外延層的厚度在10nm到30nm之間。
18. 根據(jù)權(quán)利要求12所述的方法，其中，所述柵電極形成為大約 130 ■到170 ■高。
19. 根據(jù)權(quán)利要求9所述的方法，其中，所述第一氮化層延伸超出 所述4冊電才及大約45 nm到55 nm。
20. 才艮據(jù)權(quán)利要求12所述的方法，其中，所述應(yīng)力可以通過高溫 退火來相對于所述柵電極下方的溝道區(qū)垂直地集中。
全文摘要
本發(fā)明披露了一種半導(dǎo)體器件及其制造方法，通過該半導(dǎo)體器件及其制造方法提高了溝道的遷移率并且可以使閃爍噪聲的影響最小化。本發(fā)明實(shí)施例涉及一種制造半導(dǎo)體器件的方法，該方法包括在襯底上方形成第一外延層，在第一外延層上方形成第二外延層，在第二外延層上方形成柵電極，在柵電極的兩側(cè)上方形成隔離件，蝕刻與隔離件的兩側(cè)相鄰的區(qū)域至襯底的深度，在隔離件下方的區(qū)域中形成LDD區(qū)，以及在與隔離件的兩側(cè)相鄰的蝕刻區(qū)域上方形成用于源區(qū)/漏區(qū)的第三外延層。
文檔編號H01L29/06GK101378080SQ20081021390
公開日2009年3月4日 申請日期2008年8月28日 優(yōu)先權(quán)日2007年8月29日
發(fā)明者趙勇洙 申請人:東部高科股份有限公司