專利名稱：圖像傳感器及其制造方法
技術(shù)領(lǐng)域：
本發(fā)明的實(shí)施例涉及圖像傳感器及其制造方法。
背景技術(shù)：
圖像傳感器是用于將光學(xué)圖像轉(zhuǎn)換為電信號(hào)的半導(dǎo)體器件，可分為電荷
耦合器件(CCD)和CMOS圖像傳感器(CIS)。CMOS圖像傳感器在每個(gè)單元像 素中包括一個(gè)光電二極管和至少一個(gè)MOS晶體管，并且在開(kāi)關(guān)模式下依次 檢測(cè)每個(gè)單元像素的電信號(hào)，以獲得圖像。
在CMOS圖像傳感器的結(jié)構(gòu)中，光電二極管區(qū)接收光(例如光信號(hào))，并 將光信號(hào)轉(zhuǎn)換為電信號(hào)。處理電信號(hào)的晶體管通常相對(duì)于光電二極管水平地 設(shè)置在半導(dǎo)體襯底上。當(dāng)CMOS圖像傳感器中光電二極管與半導(dǎo)體襯底上的 晶體管(多個(gè)晶體管)水平相鄰時(shí)，在襯底上需要額外區(qū)域用于光電二極管。

發(fā)明內(nèi)容
本發(fā)明的實(shí)施例提供一種圖像傳感器及其制造方法，能夠?qū)⒒诰w管 的電路與光電二極管垂直地結(jié)合。
根據(jù)一個(gè)實(shí)施例，圖像傳感器可包括半導(dǎo)體襯底，包括CMOS電路(例 如單元像素的晶體管)；介電層，位于所述半導(dǎo)體襯底上，所述介電層包括位 于其中的一個(gè)或多個(gè)金屬互連;底部電極，位于所述介電層和/或金屬互連上， 所述底部電極具有至少一個(gè)突起；光電二極管，位于所述介電層和所述底部 電極上；以及頂部電極，位于所述光電二極管上。
根據(jù)另一個(gè)實(shí)施例，圖像傳感器的制造方法可包括以下步驟在半導(dǎo)體 襯底上形成CMOS電路；在所述半導(dǎo)體襯底上形成介電層，所述介電層包括 金屬互連；在所述金屬互連上形成底部電極，所述底部電極包括至少一個(gè)突 起；在所述介電層和所述底部電極上形成光電二極管；以及在所述光電二極 管上形成頂部電極。
由于底部電極的形狀造成的電勢(shì)集中，從而能夠提高底部電極的電子接 收能力。此外，當(dāng)?shù)撞侩姌O的形狀有利于光電二極管產(chǎn)生的電荷的電勢(shì)集中 時(shí)，能夠減少或防止相鄰底部電極之間的干擾(例如串?dāng)_和/或噪聲)。


圖1至圖6是示出根據(jù)一個(gè)實(shí)施例，制造圖像傳感器的示例性方法； 圖7是示出圖6中區(qū)域A的放大剖視圖8是傳統(tǒng)4Tr型單元像素的電路圖，傳統(tǒng)4Tr型單元像素包括一個(gè)光 電二極管和四個(gè)晶體管使移(transfer)晶體管、復(fù)位晶體管、驅(qū)動(dòng)晶體管和 選擇晶體管)；以及
圖9是傳統(tǒng)3Tr型單元像素，包括一個(gè)光電二極管和三個(gè)晶體管(復(fù)位晶 體管、驅(qū)動(dòng)晶體管和選擇晶體管)。
具體實(shí)施例方式
下面參照附圖描述根據(jù)本發(fā)明實(shí)施例的示例性圖像傳感器及其示例性 制造方法。
圖6是示出根據(jù)各個(gè)實(shí)施例的示例性圖像傳感器的剖視圖。 參照?qǐng)D6，其中示出半導(dǎo)體襯底10和CMOS電路11。 CMOS電路11 對(duì)應(yīng)于每個(gè)像素而設(shè)置，并且包括遷移晶體管(圖8中的Tx20)或者復(fù)位晶體 管(圖9中的Rx)，遷移晶體管或者復(fù)位晶體管與光電二極管80(也可以參見(jiàn) 圖8中的PD 10和圖9中的PD)相連接，光電二極管80設(shè)置在半導(dǎo)體10的 上部，用于將接收到的光信號(hào)和/或電荷轉(zhuǎn)換為電信號(hào)。CMOS電路(例如對(duì) 于每個(gè)單元像素)還可以包括復(fù)位晶體管(例如圖8中的Rx 30)、驅(qū)動(dòng)晶體管 (例如圖8中的Dx 40和圖9中的Dx)和選擇晶體管(例如圖8中的Sx 50和圖 9中的Sx)。
包括金屬互連30的層間介電層20設(shè)置在半導(dǎo)體襯底10上?？梢栽O(shè)置 多個(gè)層間介電層20和多個(gè)金屬互連30，如圖1和圖6所示。每個(gè)介電層20 可獨(dú)立包括底蝕刻停止層(例如氮化硅)、 一個(gè)或多個(gè)共形(conformal)和/ 或間隙填充介電層(例如TEOS、等離子體硅垸、或者富硅氧化物)、 一個(gè)或多 個(gè)體介電層(bulk dielectric layer)(例如碳氧化硅(SiOC)，碳氧化硅可以
氫化(例如SiOCH);無(wú)摻雜的二氧化硅(例如USG或者等離子體硅垸)；
或者，摻氟的二氧化硅(例如FSG)或摻硼和/或摻磷的二氧化硅(例如BSG、 PSG或BPSG))、和/或一個(gè)或多個(gè)覆蓋(cap)層(例如TEOS、 USG、等離子 體硅烷等等)。每個(gè)金屬互連30可獨(dú)立包括一個(gè)或多個(gè)底粘合部和/或擴(kuò)散阻 擋層(例如鈦、氮化鈦、鉭、氮化鉭等等，例如位于鈦上的氮化鈦雙分子層 (titanium nitride-on-titanium bilayer))、體導(dǎo)電層(bulk conductive layer)(例 如鋁、鋁合金(例如鋁和重量百分比為0.5%到4%的銅以及重量百分比達(dá)2 %的鈦、和/或重量百分比達(dá)1%的硅)、或銅)、和/或一個(gè)或多個(gè)最上粘合 部、小丘(hillock)防止和/或抗反射涂覆層(例如鈦、氮化鈦、鈦鉤合金等 等，例如由氮化鈦和鈦形成的雙層)。最低的金屬互連30可通過(guò)傳統(tǒng)的鎢插 塞或通路(via)電連接至襯底10中的源極/漏極端(例如遷移晶體管或復(fù)位晶 體管的源極/漏極端)，在最低的金屬互連30與介電層20之間還可以包括粘 合部和/或擴(kuò)散阻擋層(例如由氮化鈦和鈦形成的雙層)。上方(overlying)的 金屬互連30可通過(guò)這樣的鉤插塞而電連接至下方的金屬互連(例如最低的金 屬互連:)?；蛘撸饘倩ミB30(當(dāng)金屬互連是上方的金屬互連30時(shí))和下方的 插塞或通路可包括傳統(tǒng)的雙鑲嵌銅互連件(在銅互連件與介電層20之間還可 以包括粘合部和/或擴(kuò)散阻擋層(例如由氮化鈦和鈦形成的雙層)、籽晶層(例如 濺射銅、釕或其它金屬))。
底部電極45設(shè)置在金屬互連30上(例如與其電連通)。例如，底部電極 45可包括諸如鉻(Cr)、鈦(Ti)、鈦鎢(TiW)和/或鉭(Ta)這樣的金屬?；蛘?，底 部電極45 (還)可以包括鉬(Mo)、氮化鈦(TiN)、鎢(W)、氮化鎢(WN)、或 氮化鉅(TaN)。底部電極45設(shè)置在金屬互連30和層間介電層20上，因此不 暴露金屬互連30。此外，底部電極45設(shè)置在在每個(gè)像素中或?qū)?yīng)于每個(gè)像 素設(shè)置的金屬互連30上，因此底部電極45對(duì)應(yīng)于單元像素相互分離。
底部電極45的表面上可形成突起41。通常，底部電極45包括多個(gè)這樣 的突起41。突起41的形狀可以是三角形、多邊形、圓形其中之一。尖銳形 狀的突起41可導(dǎo)致頂部電極45表面上的電勢(shì)集中(potential concentration) (例如電荷的集中)。
光電二極管80設(shè)置在層間介電層20和/或底部電極45上。光電二極管 80包括第一導(dǎo)電型層50、本征(intrinsic)層60以及第二導(dǎo)電型層70。例如，第一導(dǎo)電型層50可包括n型非結(jié)晶硅，本征層60可包括本征非結(jié)晶硅，第 二導(dǎo)電型層70可包括p型非結(jié)晶硅。或者，光電二極管80可以只包括本征 層60和第二導(dǎo)電型層70。
頂部電極90可設(shè)置在光電二極管80的上部。頂部電極90可包括透明 電極，透明電極具有極佳的和/或較高的透光率以及極佳的和/或較高的導(dǎo)電 性。例如，頂部電極90可包括ITO(銦錫氧化物)、CTO(鎘錫氧化物)、ZnOx(例 如ZnO (氧化鋅)或Zn02 (二氧化鋅))的至少其中一種。光電二極管80 和頂部電極90還可以被圖案化，以沿著每個(gè)單元像素的邊界或邊沿形成溝 槽，溝槽中可沉積光阻擋材料(light-blocking material)以減少和/或防止單 元像素之間的串?dāng)_。
如上所述，CMOS電路11垂直地與光電二極管80結(jié)合，因此能夠增大 圖像傳感器的填充因數(shù)(fill factor)。
此外，在底部電極45表面可形成具有尖銳形狀的突起(多個(gè)突起)41，因 此能夠提高用于接收由光電二極管80產(chǎn)生的電子的能力。由于在底部電極 45表面上形成的突起(多個(gè)突起)41，會(huì)出現(xiàn)電勢(shì)集中(例如電荷的集中)，因 此，能夠?qū)⒐怆姸O管80的電子集中在底部電極45上。此外，將光電二極 管80的電子集中在底部電極45的對(duì)應(yīng)部分上能夠減少相鄰像素之間的串?dāng)_ 和噪聲。
下面參照?qǐng)D1至圖6描述根據(jù)各個(gè)實(shí)施例制造圖像傳感器的示例性方法。
參照?qǐng)D1，在設(shè)置有CMOS電路11的半導(dǎo)體襯底10上形成包括金屬互 連30的層間介電層20?？梢酝ㄟ^(guò)如下方法形成層間介電層20和金屬互連 30的不同層傳統(tǒng)的沉積方法(例如金屬的濺射，可以在包含導(dǎo)電化合物形 成(conductive compound-forming)氣體(例如氮?dú)?的大氣中進(jìn)行；通過(guò) 適當(dāng)?shù)那膀?qū)物(precursor)對(duì)介電材料或?qū)щ姴牧线M(jìn)行化學(xué)氣相沉積(CVD) 方法，可以是等離子體輔助的、等離子體增強(qiáng)的(PECVD)、高密度等離子 體輔助的(HDP-CVD)等等)，以及圖案化(例如對(duì)光致抗蝕劑進(jìn)行沉積和光 刻圖案化，然后用圖案化后的光致抗蝕劑和/或圖案化后的上方材料作為掩 模，進(jìn)行(選擇性)濕蝕刻或干蝕刻，然后去除該圖案化后的光致抗蝕劑)。
在半導(dǎo)體襯底10上可形成CMOS電路11，如下所述，CMOS電路11
包括遷移晶體管，遷移晶體管與光電二極管80(例如在圖8的實(shí)例中)相連接， 將接收到的光和/或光學(xué)產(chǎn)生的電荷轉(zhuǎn)換為電信號(hào)。CMOS電路ll(例如每個(gè) 單元像素)(還)可以包括復(fù)位晶體管、驅(qū)動(dòng)晶體管和選擇晶體管(例如參見(jiàn) 圖8和圖9)。
在設(shè)置有CMOS電路11的半導(dǎo)體襯底10上形成層間介電層20和金屬 互連30，用于包括將單元像素連接到電源線和/或信號(hào)線的連接。為清楚起 見(jiàn)，附圖中未示出將單元像素連接到外部電源線和/或信號(hào)線的特定金屬互連 30。圖1至圖6所示的特定金屬互連30可充當(dāng)將下電極45與襯底10上的 CMOS電路11之間的接觸部/通路電連接的焊盤(pán)(pad)。層間介電層20可 包括多層，如上所述。例如，層間介電層20可包括氧化層。
層間介電層20中可設(shè)置多個(gè)金屬互連30。例如，金屬互連30可包括金 屬、合金、或各種導(dǎo)電材料(例如鋁、銅、鈷或鎢)，包括金屬硅化物或自對(duì) 準(zhǔn)多晶硅化物(例如CoSix、 TiSix、 NiSix、 WSix等等)。金屬互連30將由光 電二極管80產(chǎn)生的電子傳遞給在襯底10下部設(shè)置的CMOS電路11。
參照?qǐng)D5，在層間介電層20上(包括在金屬互連30上)形成底部電極45。 例如，底部電極45可包括諸如鉻(Cr)、鈦(Ti)、鈦鎢(TiW)和/或鉭(Ta)這樣的 金屬。或者，底部電極45(還)可以包括鉬(Mo)、氮化鈦(TiN)、鎢(W)、氮化 鴿(WN)、或氮化鉭(TaN)的金屬或金屬化合物。
底部電極45形成在金屬互連30上，對(duì)應(yīng)于像素而排列。此外，突起41 從底部電極45的(上)表面突出。
在底部電極45表面上形成的突起(多個(gè)突起)41能夠接收由光電二極管 80產(chǎn)生的電子，并將電子傳遞給金屬互連30。換而言之，當(dāng)在底部電極45 的表面上形成的突起41具有尖銳形狀時(shí)，會(huì)出現(xiàn)電勢(shì)集中。由于突起41的 電勢(shì)集中，提高了底部電極45的電子接收能力，因此能夠?qū)⒐怆姸O管80 中產(chǎn)生的電子有效地傳遞給金屬互連30。此外，將光電二極管80的電子集 中在相對(duì)應(yīng)的底部電極45上能夠減少或防止在相鄰像素禾n/或底部電極45之 間的干擾(例如串?dāng)_和噪聲)。
下面參照?qǐng)D2至圖5描述形成底部電極45的方法。
參照?qǐng)D2，在層間介電層20和金屬互連30上形成底部電極層40。例如， 可以通過(guò)PVD(物理氣相沉積)工藝或?yàn)R射工藝沉積鉻(Cr)來(lái)形成底部電極層
參照?qǐng)D3，利用濺射工藝、蝕刻工藝以及反應(yīng)離子蝕刻(RIE)工藝的至少 其中一種工藝，將底部電極層40表面變粗糙或進(jìn)行蝕刻。例如，如果相對(duì) 于底部電極層40的表面進(jìn)行濺射工藝或RIE工藝，則在底部電極層40的表 面上可以形成具有尖銳三角形的突起41。此外，如果在底部電極層40的表 面上進(jìn)行濕蝕刻工藝，則在底部電極層40的表面上可以形成具有多邊形或 圓形的突起41。在不同的實(shí)施例中，底部電極層40變粗糙的上表面的平均 表面粗糙度為至少10Arms(均方根)。例如，底部電極層40的上表面的平均 表面粗糙度為至少15、 20、 25、 30或50Arms。
參照?qǐng)D4和圖5，在底部電極層40上形成光致抗蝕劑圖案100。在對(duì)應(yīng) 于金屬互連30的區(qū)域中，圖案覆蓋底部電極層40。然后，用光致抗蝕劑圖 案100作為蝕刻掩模對(duì)底部電極層40進(jìn)行t蟲(chóng)刻，從而在金屬互連30上形成 具有突起(多個(gè)突起)41的底部電極45。
雖然沒(méi)有示出，但是可以通過(guò)對(duì)層間介電層20上形成的底部電極層40 進(jìn)行圖案化來(lái)形成底部電極45。此外，可以通過(guò)濺射工藝、蝕刻工藝以及反 應(yīng)離子蝕刻(RIE)工藝的至少其中一種工藝對(duì)底部電極45的表面進(jìn)行蝕刻， 從而在底部電極45的表面上形成突起(多個(gè)突起)41。
參照?qǐng)D6，在層間介電層20和底部電極45上形成光電二極管80，使得 光電二極管80連接至金屬互連30?？蛇x擇地，例如通過(guò)預(yù)先在下電極層40 上沉積用于光電二極管的材料層以圖案化下電極層40，也可以僅在底部電極 45上形成光電二極管80。
根據(jù)一個(gè)實(shí)施例，光電二極管80包括NIP 二極管。NIP 二極管的結(jié)構(gòu) 包括金屬或其它導(dǎo)體、n型非結(jié)晶硅層、本征非結(jié)晶硅層、以及p型非結(jié)晶 硅層。在NIP 二極管這種光電二極管的結(jié)構(gòu)中，本征非結(jié)晶硅層(基本上純 凈的半導(dǎo)體，可摻雜適當(dāng)?shù)膿诫s劑以在本征層中提供受控的和/或可再生 (reproducible)的電特性)位于p型硅層與該金屬之間。本征非結(jié)晶硅層充 當(dāng)耗盡區(qū)，因此能夠更容易地產(chǎn)生和存儲(chǔ)電荷。根據(jù)另一實(shí)施例，將IP二極 管用作光電二極管，IP 二極管可具有P-I-N結(jié)構(gòu)、N-I-P結(jié)構(gòu)或I-P結(jié)構(gòu)。
具體而言，根據(jù)本實(shí)施例，以具有N-I-P結(jié)構(gòu)的光電二極管為例。n型 非結(jié)晶硅層、本征非結(jié)晶硅層、以及p型非結(jié)晶硅層可以更一般地稱為第一
導(dǎo)電型層50、本征層60以及第二導(dǎo)電型層70。
下面參照?qǐng)D6描述利用NIP 二極管形成光電二極管的方法。 在半導(dǎo)體襯底10上形成第一導(dǎo)電型層50。如果必要，不需要先形成第 一導(dǎo)電型層50就可以進(jìn)行下面的工藝。根據(jù)一個(gè)實(shí)施例，第一導(dǎo)電型層50 可以充當(dāng)N-I-P二極管的N層。換而言之，第一導(dǎo)電型層50可以是N型導(dǎo) 電層，包括N型摻雜劑，例如磷(P)、砷(As)禾B/或銻(Sb)。但是本實(shí)施例不限 于此。例如，可以用n摻雜的非結(jié)晶硅形成第一導(dǎo)電型層50，但是本實(shí)施例 不限于此。例如，第一導(dǎo)電型層50包括通過(guò)等離子體增強(qiáng)化學(xué)氣相沉積
(PECVD)工藝，從磷源(例如PH3或P2H6)與硅源(例如SiH4或Si2Hs)的混合
物沉積摻雜磷的硅來(lái)獲得的非結(jié)晶硅。
本征層60形成在第一導(dǎo)電型層50上。根據(jù)不同的實(shí)施例，本征層60 可充當(dāng)N-I-P二極管的I層?？衫帽菊鞣墙Y(jié)晶硅形成本征層60。例如，可 以利用硅源(例如SiH4或Si2H6)，通過(guò)PECVD工藝形成本征層60。在這種 情況下，本征層60的厚度對(duì)應(yīng)于第二導(dǎo)電型層70厚度的大約10到1000倍。 這有利于產(chǎn)生和存儲(chǔ)大量光電荷，因?yàn)殡S著本征層60厚度的增加，PIN二極 管的耗盡區(qū)擴(kuò)展。
第二導(dǎo)電型層70形成在本征層60上?？梢栽谛纬杀菊鲗?0的工藝之 后形成第二導(dǎo)電型層70。根據(jù)不同的實(shí)施例，第二導(dǎo)電型層70可充當(dāng)N-I-P 二極管的P層。換而言之，第二導(dǎo)電型層70可包括p型導(dǎo)電層。但是本實(shí) 施例不限于此。例如，利用PECVD工藝，從硅源(例如SiH4或Si2H。與p 摻雜劑(例如BH3化合物(例如BH3醚合物))的混合物沉積摻雜p的非結(jié)晶硅來(lái) 形成第二導(dǎo)電型層70。
頂部電極90形成在光電二極管80上。頂部電極90可包括透明電極， 透明電極具有極佳的和域較高的透光率以及極佳的和域較高的傳導(dǎo)性。例 如，頂部電極90可包括ITO(銦錫氧化物)、CTO(鎘錫氧化物)、ZnO(氧化鋅) 和Zn02(二氧化鋅)的其中一種。
雖然沒(méi)有示出，但是在對(duì)應(yīng)于每個(gè)單元像素的頂部電極90上可另外形 成濾色鏡和微透鏡。
光電二極管80(包括上述的第一導(dǎo)電型層50、本征層60以及第二導(dǎo)電型 層70)垂直地與CMOS電路11結(jié)合，因此光電二極管80的填充因數(shù)能夠
接近或達(dá)到大約100%。
參照?qǐng)D7，在底部電極45上可形成具有尖銳形狀的多個(gè)突起41，因此 光電二極管80產(chǎn)生的電子集中在底部電極45上。因此，電子可以有效地傳 遞給CMOS電路。
此外，由于底部電極45的形狀造成的電勢(shì)集中，從而能夠提高底部電 極45的電子接收能力。此外，當(dāng)?shù)撞侩姌O45的形狀有利于光電二極管80 產(chǎn)生的電荷的電勢(shì)集中時(shí)，能夠減少或防止相鄰底部電極之間的干擾(例如串 擾和/或噪聲)。
說(shuō)明書(shū)中所涉及的"一實(shí)施例"、"實(shí)施例"、"示例性實(shí)施例"等， 其含義是結(jié)合實(shí)施例描述的特定特征、結(jié)構(gòu)、或特性均包括在本發(fā)明的至少 一個(gè)實(shí)施例中。說(shuō)明書(shū)中出現(xiàn)于各處的這些短語(yǔ)并不一定都涉及同一個(gè)實(shí)施 例。此外，當(dāng)結(jié)合任何實(shí)施例描述特定特征、結(jié)構(gòu)或特性時(shí)，都認(rèn)為其落在 本領(lǐng)域技術(shù)人員結(jié)合其它實(shí)施例就可以實(shí)現(xiàn)這些特征、結(jié)構(gòu)或特性的范圍 內(nèi)。
盡管對(duì)實(shí)施例的描述中結(jié)合了其中多個(gè)示例性實(shí)施例，但可以理解的是 本領(lǐng)域技術(shù)人員完全可以推導(dǎo)出許多其它變化和實(shí)施例，并落入本公開(kāi)內(nèi)容 的原理的精神和范圍之內(nèi)。尤其是，可以在該公開(kāi)、附圖和所附權(quán)利要求的 范圍內(nèi)對(duì)組件和/或附件組合設(shè)置中的排列進(jìn)行多種變化和改進(jìn)。除組件和/ 或排列的變化和改進(jìn)之外，其他可選擇的應(yīng)用對(duì)于本領(lǐng)域技術(shù)人員而言也是 顯而易見(jiàn)的。
權(quán)利要求
1、一種圖像傳感器，包括半導(dǎo)體襯底，包括CMOS電路；介電層，位于所述半導(dǎo)體襯底上，且包括金屬互連；底部電極，位于所述金屬互連的表面上，所述底部電極具有至少一個(gè)突起；光電二極管，位于所述介電層和所述底部電極上；以及頂部電極，位于所述光電二極管上。
2、 如權(quán)利要求l所述的圖像傳感器，其中，所述突起的形狀為三角形、 多邊形和圓形中至少之一。
3、 如權(quán)利要求l所述的圖像傳感器，其中，所述底部電極包括鉻、鈦、 鈦鉤和鉭中至少之一。
4、 一種制造圖像傳感器的方法，所述方法包括以下步驟 在半導(dǎo)體襯底上形成CMOS電路；在所述半導(dǎo)體襯底上形成介電層，所述介電層包括金屬互連； 在所述金屬互連上形成底部電極，所述底部電極包括至少一個(gè)突起； 在所述介電層和所述底部電極上形成光電二極管；以及 在所述光電二極管上形成頂部電極。
5、 如權(quán)利要求4所述的方法，其中，形成所述底部電極的步驟包括 在所述介電層上形成底部電極層；在所述底部電極層的表面上通過(guò)實(shí)施濺射工藝或蝕刻工藝，形成所述突 起；以及以與所述金屬互連相對(duì)應(yīng)的方式圖案化所述底部電極層。
6、 如權(quán)利要求4所述的方法，其中，形成所述底部電極的步驟包括 在所述層間介電層上形成底部電極層；通過(guò)圖案化所述底部電極層，在所述金屬互連上形成所述底部電極；以及通過(guò)濺射或蝕刻所述底部電極的表面，形成所述突起。
7、 如權(quán)利要求4所述的方法，其中，所述底部電極包括鉻、鈦、鈦鎢 和鉭中至少之一。
8、 如權(quán)利要求4所述的方法，其中，所述突起為尖銳的三角形，并通過(guò)干蝕刻工藝形成。
9、 如權(quán)利要求4所述的方法，其中，所述突起為多邊形或圓形，并通 過(guò)濕蝕刻工藝形成。
10、 一種用于CMOS圖像傳感器的單元像素，包括-半導(dǎo)體襯底，包括多個(gè)MOS晶體管；介電層，位于所述半導(dǎo)體襯底上； 一個(gè)或多個(gè)金屬互連，位于所述介電層中；底部電極，位于所述介電層的表面上，與至少一個(gè)所述金屬互連電連通， 所述底部電極的上表面上包括多個(gè)突起；以及 光電二極管，位于所述底部電極上； 頂部電極，位于所述光電二極管上。
11、 如權(quán)利要求10所述的單元像素，其中，所述底部電極的上表面的 平均表面粗糙度為至少10 A均方根。
12、 如權(quán)利要求10所述的單元像素，其中，所述底部電極包括從以下 群組中選擇的材料鉻、鉬、鈦、氮化鈦、鈦鎢、鎢、氮化鎢、鉭以及氮化 鉭。
13、 如權(quán)利要求10所述的單元像素，其中，所述多個(gè)MOS晶體管包括 選擇晶體管、驅(qū)動(dòng)晶體管和復(fù)位晶體管。
14、 如權(quán)利要求13所述的單元像素，其中，所述多個(gè)MOS晶體管還包 括遷移晶體管。
15、 一種制造圖像傳感器的方法，所述方法包括以下步驟 在半導(dǎo)體襯底上形成多個(gè)晶體管； 在所述半導(dǎo)體襯底上形成介電層； 在所述介電層上和/或在所述介電層中形成金屬互連； 在所述金屬互連上形成底部電極，所述底部電極的上表面包括多個(gè)突起，以及；在所述底部電極上形成光電二極管。
16、 如權(quán)利要求15所述的方法，其中，形成所述底部電極的步驟包括: 在所述介電層上形成底部電極層；以及 圖案化所述底部電極層，以形成與所述金屬互連電連接的所述底部電極。
17、 如權(quán)利要求16所述的方法，其中，形成所述多個(gè)突起的步驟包括濺射或蝕刻所述底部電極的表面，或?yàn)R射或蝕刻所述底部電極層。
18、 如權(quán)利要求17所述的方法，其中，形成所述多個(gè)突起的步驟包括 干蝕刻工藝。
19、 如權(quán)利要求17所述的方法，其中，形成所述多個(gè)突起的步驟包括 濕蝕刻工藝。
20、 如權(quán)利要求15所述的方法，其中，所述底部電極包括從以下群組 中選擇的材料鉻、鉬、鈦、氮化鈦、鈦鎢、鎢、氮化鎢、鉭以及氮化鉭。
全文摘要
本發(fā)明公開(kāi)了一種圖像傳感器及其制造方法。所述圖像傳感器包括半導(dǎo)體襯底，包括CMOS電路；介電層，在所述半導(dǎo)體襯底上，所述介電層包括金屬互連；底部電極，在所述金屬互連上，其中所述底部電極具有至少一個(gè)突起；光電二極管，在所述介電層和所述底部電極上；以及頂部電極，在所述光電二極管上。通過(guò)本發(fā)明的圖像傳感器及其制造方法，能夠提高底部電極的電子接收能力，并且能夠減少或防止相鄰底部電極之間的干擾(例如串?dāng)_和/或噪聲)。
文檔編號(hào)H01L31/102GK101383365SQ20081021382
公開(kāi)日2009年3月11日 申請(qǐng)日期2008年9月8日 優(yōu)先權(quán)日2007年9月7日
發(fā)明者李秉鎬 申請(qǐng)人:東部高科股份有限公司