專利名稱：半導(dǎo)體結(jié)構(gòu)的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及半導(dǎo)體元件，尤其涉及MOS結(jié)構(gòu)元件與其制造方法，且尤 其涉及p型MOS元件的柵極電極的形成。
背景技術(shù)：
MOS元件為集成電路中的基礎(chǔ)構(gòu)成元件。常見的MOS元件一般具有柵 極電極，其包括使用例如離子摻雜或熱擴(kuò)散方法進(jìn)行的以p型或n型雜質(zhì)摻 雜的多晶硅。柵極電極的功函數(shù)較佳調(diào)整為硅的帶緣(band-edge);對NMOS 元件而言調(diào)整功函數(shù)接近導(dǎo)電帶(conduction band)而對PMOS元件而言，則 調(diào)整功函數(shù)接近價電帶(valenceband)?？赏ㄟ^選擇適合的摻雜來達(dá)成調(diào)整多 晶硅柵極電極的功函數(shù)。
具有多晶硅柵極電極的MOS元件存在著載流子耗盡的現(xiàn)象(carrier depletion effect),也稱為多晶硅耗盡效應(yīng)(poly-depletion effect)。當(dāng)應(yīng)用電場 從接近柵極介電層的區(qū)域清除載流子，而形成耗盡層時會產(chǎn)生多晶硅耗盡效 應(yīng)。在n摻雜多晶硅層中，耗盡層包括離子化非移動性供給位(ionized non-mobile donor site),而在p摻雜多晶硅層中，耗盡層則包括離子化非移動 性接受位(ionized non-mobile acceptor site)。耗盡效應(yīng)導(dǎo)致有效柵極介電層的 厚度增加，造成更難在半導(dǎo)體表面產(chǎn)生反轉(zhuǎn)層(inversion layer)。
而薄柵極介電層使載流子耗盡的現(xiàn)象更嚴(yán)重。對薄柵極介電層而言，在 多晶硅柵極中的耗盡層厚度相較于薄柵極介電層的厚度而言變?yōu)楦语@著， 且因此造成元件性能降低。于是，在柵極電極中的載流子耗盡效應(yīng)限制了柵 極介電層有效厚度的下限，因此限制了元件尺寸的縮小化。
使用薄柵氧化層的另一個問題是增加了柵極漏電流。因此，常以高介電 常數(shù)介電層來減少柵極漏電流。然而高介電常數(shù)介電材料由于費米能級釘扎 效應(yīng)(Fermi level pinning)不與多晶硅柵極電極相容。
多晶硅耗盡效應(yīng)與高介電常數(shù)不相容的問題可通過形成金屬柵極電極 或金屬硅化柵極電極來解決，其中在NMOS與PMOS元件中所使用金屬柵 極較佳也具有帶緣功函數(shù)?，F(xiàn)今已發(fā)現(xiàn)形成NMOS元件柵極電極的適合材 料。然而對于PMOS元件而言，雖然可獲得具有帶緣功函數(shù)的金屬材料，但 這些材料的熱穩(wěn)定性差。當(dāng)暴露于前端工藝(front-end-of-line)步驟的高溫時， 這些金屬材料的功函數(shù)偏移，例如朝向中間能帶(mid gap)程度，而影響了 PMOS元件的功效。此外，在暴露于高溫之后，這些功函數(shù)金屬的電容等價 厚度(capacitance-equivalent-thickness， CET)變得高于具有低功函數(shù)的金屬。 銥與鉑為具有高功函數(shù)的最有希望的金屬。然而鉑的工藝處理并不容
易，且其很難以常見的反應(yīng)離子蝕刻(reactive ion etch, RIE)來把鉑層圖案化作 為柵極。另一方面，銥的工藝處理較容易。然而已發(fā)現(xiàn)純銥柵極存在嚴(yán)重的 擴(kuò)散問題，其中在IOOO'C快速熱活化之后，銥會穿透過高介電常數(shù)材料。
因此本技術(shù)領(lǐng)域需要半導(dǎo)體結(jié)構(gòu)與其形成方法，其利用與帶緣功函數(shù)相 關(guān)的優(yōu)勢，且同時克服現(xiàn)有技術(shù)的不足。

發(fā)明內(nèi)容
本發(fā)明提供一種半導(dǎo)體結(jié)構(gòu)，包括耐火金屬硅化層；富硅耐火金屬硅 化層，位于該耐火金屬硅化層上；以及富金屬耐火金屬硅化層，位于該富硅 耐火金屬硅化層上。該耐火金屬硅化層、該富硅耐火金屬硅化層與富金屬耐 火金屬硅化層包括相同的耐火材料。
本發(fā)明提供另一種半導(dǎo)體結(jié)構(gòu)，包括基底；柵極介電層，位于該基底 上；耐火金屬硅化層，位于該柵極介電層上；以及富硅耐火金屬硅化層，位 于該耐火金屬硅化層上。該耐火金屬硅化層與該富硅耐火金屬硅化層包括相 同的耐火材料。
在所述的半導(dǎo)體結(jié)構(gòu)中，還包括富金屬耐火金屬硅化層，位于該富硅 耐火金屬硅化層上。
在所述的半導(dǎo)體結(jié)構(gòu)中，還包括多晶硅層，位于該富硅耐火金屬硅化 層上。
在所述的半導(dǎo)體結(jié)構(gòu)中，還包括蓋層，位于該富硅耐火金屬硅化層與 該多晶硅層之間。
在所述的半導(dǎo)體結(jié)構(gòu)中，該耐火金屬包括銥、鉬、鎢、錸、鉭、鉑或上 述的組合。
在所述的半導(dǎo)體結(jié)構(gòu)中，該耐火金屬只包括銥。
在所述的半導(dǎo)體結(jié)構(gòu)中，該富硅耐火金屬硅化層的硅原子百分比大于約
70%。
在所述的半導(dǎo)體結(jié)構(gòu)中，該耐火金屬硅化層與該富硅耐火金屬硅化層的
厚度皆為約io-iooA。
在所述的半導(dǎo)體結(jié)構(gòu)中，該柵極介電層包括高介電常數(shù)材料，其包括氮
化硅、氮氧化硅、Hf02、 HfZrOx、 HfSiOx、 HfTiON、 A1203、 HfA10x、 Zr02、 HfZrO、 HfZrON、 HfTaO、 HfTaTiO或上述的組合。
本發(fā)明還提供一種半導(dǎo)體結(jié)構(gòu)，包括基底；柵極介電層，位于該基底 上；以及層疊式硅化銥層。該層疊式硅化銥層包括硅化銥層，位于該柵極 介電層上；富硅硅化銥層，位于該硅化銥層上；以及富銥硅化銥層，位于該 富硅硅化銥層上。該半導(dǎo)體結(jié)構(gòu)還包括多晶硅層，位于該富銥硅化銥層上； 柵極間隙壁，位于該層疊式硅化銥層與該多晶硅層的側(cè)壁上；以及p型源/ 漏極區(qū)，位于該半導(dǎo)體基底中且與該柵極介電層相鄰。
在所述的半導(dǎo)體結(jié)構(gòu)中，該富硅硅化銥層的硅原子百分比大于約70%， 且該富銥硅化銥層的銥原子百分比大于約70%。
在所述的半導(dǎo)體結(jié)構(gòu)中，該層疊式硅化銥層的厚度為約50-300 A。
在所述的半導(dǎo)體結(jié)構(gòu)中，該硅化銥層、該富硅硅化銥層與該富銥硅化銥 層的厚度皆大于約10A。
本發(fā)明還提供一種形成半導(dǎo)體結(jié)構(gòu)的方法，包括形成耐火金屬硅化層； 形成富硅耐火金屬硅化層，位于該耐火金屬硅化層上；以及形成富金屬耐火 金屬硅化層，位于該富硅耐火金屬硅化層上。該耐火金屬硅化層、該富硅耐 火金屬硅化層與富金屬耐火金屬硅化層包括相同的耐火材料。
本發(fā)明另提供一種形成半導(dǎo)體結(jié)構(gòu)的方法，包括提供基底；形成柵極 介電層，位于該基底上；形成耐火金屬硅化層，位于該柵極介電層上；以及 形成富硅耐火金屬硅化層，于該耐火金屬硅化層上。
本發(fā)明又提供一種形成半導(dǎo)體結(jié)構(gòu)的方法，包括提供基底；形成高介 電常數(shù)柵極介電層，位于該基底上；以及形成層疊式硅化銥層，其形成方法 包括形成硅化銥層，位于該高介電常數(shù)柵極介電層上；形成富硅硅化銥層， 位于該硅化銥層上；以及形成富銥硅化銥層，位于該富硅硅化銥層上。方法還包括形成多晶硅層，位于該富硅硅化銥層上；形成柵極間隙壁，位于該層
疊式硅化銥層與該多晶硅層的側(cè)壁上；以及形成源/漏極區(qū)，位于該半導(dǎo)體基
底中且與該高介電常數(shù)柵極介電層相鄰。
本發(fā)明利用與帶緣功函數(shù)相關(guān)的優(yōu)勢，且同時克服現(xiàn)有技術(shù)的不足。 為了讓本發(fā)明的上述和其他目的、特征、和優(yōu)點能更明顯易懂，下文特
舉優(yōu)選實施例，并配合所附附圖，作詳細(xì)說明如下-


圖1顯示本發(fā)明實施例的工藝剖面圖，其顯示提供基底與形成界面層。 圖2顯示本發(fā)明實施例的工藝剖面圖，其顯示柵極介電層與層疊式金屬 硅化層的形成。
圖3顯示本發(fā)明實施例的工藝剖面圖，其顯示蓋層28與多晶硅層30的 形成。
圖4顯示本發(fā)明實施例的工藝剖面圖，其顯示將堆疊層圖案化，形成柵 極堆疊。
圖5顯示本發(fā)明實施例的工藝剖面圖，其顯示PMOS元件剩余組成的形成。
圖6顯示本發(fā)明優(yōu)選實施例的變化例。
其中，附圖標(biāo)記說明如下
20 基底 22 界面層
23 界面層22的一部分
24 柵極介電層
26、 36 層疊式金屬硅化層
26, 硅化銥層
262 富硅硅化銥層
263 富銥硅化銥層
28、 38 蓋層
30、 40 多晶硅層
32 柵極堆疊
34 柵極介電層
42 輕摻雜源/漏極區(qū)
44 柵極間隙壁與
46 源/漏極區(qū)
48 硅化區(qū)
60 非晶硅層
62 耐火金屬層
具體實施例方式
本發(fā)明提供具有一層疊式柵極結(jié)構(gòu)的MOS元件與形成方法。已繪出本 發(fā)明制造優(yōu)選實施例的中間步驟。在本發(fā)明的內(nèi)容與附圖中，相同的標(biāo)號代 表相同的元件。
在圖1中，提供基底20，其較佳為硅基底?；?0也可包括其他含硅 半導(dǎo)體材料，例如硅鍺。此外，基底20可為塊狀半導(dǎo)體、應(yīng)力半導(dǎo)體、化 合物半導(dǎo)體絕緣層上半導(dǎo)體(semiconductor-on-insulator， SOI)等形式。較佳通 過在基底20中蝕刻溝槽且以絕緣體(例如，氧化硅)填滿溝槽以在基底20 中形成淺溝槽隔離(Shallow trench isolation, STI)區(qū)。
在基底20之上形成界面層(interfacial layer)22。界面層22的較佳厚度小 于約10A，且可包括化學(xué)氧化硅，其較佳由化學(xué)反應(yīng)或UV-03氧化硅形成， 而UV-03氧化硅是通過在含臭氧環(huán)境中將基底20暴露于紫外光下來形成。 或者，界面層22可包括氮氧化硅、氮化硅等。行業(yè)相關(guān)技術(shù)人員將能了解 其個別的形成工藝。
圖2顯示柵極介電層24與層疊式金屬硅化層26的形成。在一個實施例 中，柵極介電層包括氧化硅。在另一個實施例中，柵極介電層24包括介電 材料具有高介電常數(shù)(k值)，例如大于約3.9。適當(dāng)?shù)牟牧习ǖ?、氮?化硅、Hf02、 HfZrOx、 HfSiOx、 HfTiON、 A1203、 HfA10x、 Zr02、 HfZrO、 HfZrON、 HfTaO、 HfSiON、 HfAlON、 HfTaTiO等、上述的組合或其的多層。 較佳厚度為約10-100 A。形成方法包括一般使用的方法，例如原子層沉積 (atomic layer deposition, ALD)、化學(xué)氣相沉積、金屬有機(jī)化學(xué)氣相沉積(metalorganic chemical vapor deposition, MOCVD)與物理氣相沉積等。若需要，可通 過電槳氮化(plasma nitridation)或熱氮化(thermal nitridation)將氮加入柵極介 電層24中，其中氮的比例較佳小于約30%。
在沉積柵極介電層24之后，執(zhí)行后沉積退火(post- deposition annealing)。 在一個實施例中，在含N2、 02、 H2、 D2、 NH3、鈍氣或上述的組合的環(huán)境中 執(zhí)行后沉積退火。也可包括載體氣體，例如氬氣。后沉積退火的溫度較佳為 400-1200°C。
之后沉積層疊式金屬硅化層26。在優(yōu)選實施例中，層疊式金屬硅化層包 括硅化銥層26,、富硅硅化銥層262在硅化銥層26,上，以及富銥硅化銥層263 在富硅硅化銥層262上。沉積方法包括一般使用的方法，例如物理氣相沉積、 原子層沉積、金屬有機(jī)化學(xué)氣相沉積與濺鍍等。在實施例中，沉積方法為物 理氣相沉積，其以銥靶材與硅靶材來執(zhí)行，且通過調(diào)整實施于銥靶材與實施 于硅耙材的能量比率來調(diào)整硅化銥層26,、 262與263。在另一個實施例中， 通過從銥硅化靶材濺鍍來形成硅化銥層26i、 262與263，其中通過使用具有 不同成分的硅化銥靶材及/或通過調(diào)整能量設(shè)定來達(dá)到硅化銥層26,、 262與 263的不同成分。
26i、 262與263各層的較佳厚度為約10-100 A，且硅化銥層26i、 262與 263層的結(jié)合厚度為約50-300 A。在硅化銥層26,中銥原子數(shù)與硅原子數(shù)的比 例為約0.5-1.5。富硅硅化銥層262的硅原子百分比較佳為大于約70%，其中
硅原子百分比是以硅的原子數(shù)除以硅與銥的原子數(shù)來計算。富銥硅化銥層 263的銥原子百分比較佳為大于約70%,其中銥原子百分比是以銥的原子數(shù) 除以硅與銥的原子數(shù)來計算。在另一個實施例中，只形成硅化銥層26,與富 硅硅化銥層262而省略富銥硅化銥層263。
在優(yōu)選實施例中，金屬硅化層26為層疊式硅化銥層。在另一個實施例 中，金屬硅化層26包括其他耐火材料的層疊式硅化層，例如鉬硅化物、鎢 硅化物、錸硅化物、鉭硅化物、鉑硅化物與上述的組合。較佳為在層疊式結(jié) 構(gòu)中的耐火材料具有相似的原子百分比例如同硅化銥層26,、 262與263。
在圖3中，形成蓋層28與多晶硅層30。蓋層28可包括Mo、 TaN、 TiN、 TaSiN、 TaC或上述的組合，且其具有避免硅化銥層26氧化的功能。蓋層28 的厚度較佳為約10-100A。 多晶硅層30的厚度為約400-1500 A。多晶硅層30的功能包括避免金屬 層26被污染，且維持柵極堆疊的高度至與目前的集成電路工藝相容的程度。
在圖4中，將堆疊層圖案化，形成柵極堆疊32，其包括柵極介電層34、 層疊式金屬硅化層36、蓋層38與多晶硅層40。在一個優(yōu)選實施例中，以反 應(yīng)離子蝕刻來執(zhí)行圖案化，雖然也可使用其他常用的圖案化方法。在圖案化 之后，剩下界面層22的一部分23。之后形成輕摻雜源/漏極(lightly doped source/drain，LDD)區(qū)42，其較佳通過注入p型雜質(zhì)(例如硼)于半導(dǎo)體基底 20中來形成。
圖5顯示PMOS元件剩余組成的形成，其包括柵極間隙壁44與源/漏極 區(qū)46。可通過毯覆式沉積介電層例如氮化硅來形成柵極間隙壁44，并且之 后將不需要的部分蝕刻去除。柵極間隙壁44也可具有混合結(jié)構(gòu)，例如氧化 物上氮化物(nitride-on-oxide)或氧化物-氮化物-氧化物(oxide-nitride-oxide， ONO)結(jié)構(gòu)。
之后形成源/漏極區(qū)46與硅化區(qū)48。在優(yōu)選實施例中，通過注入p型雜 質(zhì)，例如硼及/或銦進(jìn)入基底20中來形成源/漏極區(qū)46，其中在進(jìn)行注入時， 將柵極間隙壁44作為掩模以使源/漏極區(qū)46的邊緣實質(zhì)上分別與柵極間隙壁 44對齊。源/漏極區(qū)46的形成也可包括使基底20產(chǎn)生凹陷且在凹陷處外延 成長半導(dǎo)體材料，例如硅鍺。為了形成硅化區(qū)48，可先形成一個薄金屬層(未 顯示)于元件上，例如鈷、鎳、鉑或上述的組合。之后將元件進(jìn)行退火以在 沉積金屬與下層硅區(qū)之間形成硅化區(qū)48。而之后將未反應(yīng)的金屬層移除。
圖6顯示優(yōu)選實施例的變化例。此變化例的起始步驟實質(zhì)上與圖1所顯 示相同。之后如圖6所示，形成非晶硅層60。在優(yōu)選實施例中，非晶硅層 60的厚度為約50-500 A，且更佳為約50-100 A。之后將耐火金屬層62沉積 于非晶硅層60上。在優(yōu)選實施例中，耐火金屬層62由銥形成。在另一個實 施例中，耐火金屬層62包括銥、鉬、鎢、錸、鉭、鉑與上述的組合。又在 另一個實施例中，耐火金屬層62可包括金屬硅化物，例如IrSi、 MoSi2、 WSi2、 ReSi/ReSi2、 TaSi2、 PtSi等。耐火金屬層62的厚度較佳為約100-500 A。
之后將非晶硅層60與耐火金屬層62進(jìn)行退火以產(chǎn)生硅化反應(yīng)，形成如 圖2所示的結(jié)構(gòu)。為了形成層疊式硅化區(qū)，需小心調(diào)控工藝條件。在一個實 施例中，退火為快速熱退火(rapid thermal annealing, RTA)，其中退火溫度較 佳為約400-1200°C，更佳為約800-1100°C。退火持續(xù)時間較佳為約5-30秒， 更佳為約5-15秒。而且非晶硅層60與耐火金屬層62的厚度會影響所形成的 硅化結(jié)構(gòu)。在一個實施例中，對上述所討論的退火溫度與時間而言，非晶硅 層60與耐火金屬層62的厚度較佳分別為約50 A與200A。在此工藝下，形 成層疊式結(jié)構(gòu)包括硅化銥層26^富硅硅化銥層262與富銥硅化銥層263。
在接下來的工藝步驟中，沉積蓋層28與多晶硅層30以形成如圖3所示 的結(jié)構(gòu)。之后將工藝持續(xù)以形成PMOS元件的剩余結(jié)構(gòu)，如圖4與圖5所示。
本領(lǐng)域相關(guān)技術(shù)人員應(yīng)當(dāng)可以了解，雖然所述附圖是對于形成PMOS元 件，但本發(fā)明的示范也可以實施于形成NMOS元件上。較佳為NMOS元件 包括具有低功函數(shù)的之帶緣金屬柵極。較佳的金屬包括TaC、 TaN、 TaSiN、 HfN、 La或上述的組合，且其可通過物理氣相沉積、原子層沉積或金屬有機(jī) 化學(xué)氣相沉積來進(jìn)行沉積。金屬厚度為約1-30 nm。本領(lǐng)域相關(guān)技術(shù)人員當(dāng) 可了解相對應(yīng)的形成步驟。
本發(fā)明的實施例具有需多優(yōu)點。已發(fā)現(xiàn)的有，層疊式硅化銥層的平能帶 電位(flat band voltage)為約0.848 V，此代表功函數(shù)大于約5.0 eV。高介電常 數(shù)材料與層疊式硅化層的組合使電容等價厚度減少，其甚至比得上HfCb上 的TaC。硅化銥的擴(kuò)散較少，且沒有發(fā)現(xiàn)硅化銥與高介電常數(shù)材料間的相互 擴(kuò)散(inter-difflision)。此外，在所產(chǎn)生的PMOS元件中，由于銥擴(kuò)散減少， 界面層的增加變?yōu)槲⒉蛔愕馈?br> 雖然本發(fā)明已經(jīng)以優(yōu)選實施例公開如上，然而其并非用以限定本發(fā)明， 任何本領(lǐng)域相關(guān)技術(shù)人員，在不脫離本發(fā)明的精神和范圍內(nèi)，當(dāng)可作出部分 改動，因此本發(fā)明的保護(hù)范圍當(dāng)視后附的權(quán)利要求書所界定的范圍為準(zhǔn)。
權(quán)利要求
1.一種半導(dǎo)體結(jié)構(gòu)，包括基底；柵極介電層，位于該基底上；耐火金屬硅化層，位于該柵極介電層上；以及富硅耐火金屬硅化層，位于該耐火金屬硅化層上，其中該耐火金屬硅化層與該富硅耐火金屬硅化層包括相同的耐火材料。
2. 如權(quán)利要求1所述的半導(dǎo)體結(jié)構(gòu)還包括富金屬耐火金屬硅化層，位 于該富硅耐火金屬硅化層上。
3. 如權(quán)利要求1所述的半導(dǎo)體結(jié)構(gòu)還包括多晶硅層，位于該富硅耐火 金屬硅化層上。
4. 如權(quán)利要求3所述的半導(dǎo)體結(jié)構(gòu)還包括蓋層，位于該富硅耐火金屬硅化層與該多晶硅層之間。
5. 如權(quán)利要求l所述的半導(dǎo)體結(jié)構(gòu)，其中該耐火金屬包括銥、鉬、鎢、 錸、鉭、鉑或上述的組合。
6. 如權(quán)利要求l所述的半導(dǎo)體結(jié)構(gòu)，其中該耐火金屬只包括銥。
7. 如權(quán)利要求1所述的半導(dǎo)體結(jié)構(gòu)，其中該富硅耐火金屬硅化層的硅原 子百分比大于約70%。
8. 如權(quán)利要求1所述的半導(dǎo)體結(jié)構(gòu)，其中該耐火金屬硅化層與該富硅耐 火金屬硅化層的厚度均為約10-100A。
9. 如權(quán)利要求l所述的半導(dǎo)體結(jié)構(gòu)，其中該柵極介電層包括高介電常 數(shù)材料，其包括氮化硅、氮氧化硅、Hf02、 HfZrOx、 HfSiOx、 HfTiON、 A1203、 HfA10x、 Zr02、 HfZrO、 HfZrON、 HfTaO、 HfTaTiO或上述的組合。
10. —種半導(dǎo)體結(jié)構(gòu)，包括 基底；柵極介電層，位于該基底上； 層疊式硅化銥層，包括硅化銥層，位于該柵極介電層上；富硅硅化銥層，位于該硅化銥層上；以及富銥硅化銥層，位于該富硅硅化銥層上；多晶硅層，位于該富銥硅化銥層上；柵極間隙壁，位于該層疊式硅化銥層與該多晶硅層的側(cè)壁上；以及 源/漏極區(qū)，位于該基底中且與該柵極介電層相鄰。
11. 如權(quán)利要求IO所述的半導(dǎo)體結(jié)構(gòu)，其中該富硅硅化銥層的硅原子百 分比大于約70%，且該富銥硅化銥層的銥原子百分比大于約70%。
12. 如權(quán)利要求IO所述的半導(dǎo)體結(jié)構(gòu)，其中該層疊式硅化銥層的厚度為 約50-300 A。
13. 如權(quán)利要求10所述的半導(dǎo)體結(jié)構(gòu)，其中該硅化銥層、該富硅硅化銥層與該富銥硅化銥層的厚度均大于約io A。
全文摘要
一種半導(dǎo)體結(jié)構(gòu)，包括耐火金屬硅化層；富硅耐火金屬硅化層，位于該耐火金屬硅化物上；以及富金屬耐火金屬硅化層，位于該富硅耐火金屬硅化層上。該耐火金屬硅化層、該富硅耐火金屬硅化層與富金屬耐火金屬硅化層包括相同的耐火材料。該半導(dǎo)體結(jié)構(gòu)構(gòu)成金屬氧化物半導(dǎo)體元件的柵極電極的一部分。本發(fā)明利用與帶緣功函數(shù)相關(guān)的優(yōu)勢，且同時克服現(xiàn)有技術(shù)的不足。
文檔編號H01L29/78GK101345260SQ20081013783
公開日2009年1月14日 申請日期2008年7月8日 優(yōu)先權(quán)日2007年7月9日
發(fā)明者林綱正, 洪彬舫, 荊鳳德, 趙元舜, 顏豐裕, 黃國泰 申請人:臺灣積體電路制造股份有限公司