專(zhuān)利名稱(chēng)：閃速存儲(chǔ)器陣列中的頁(yè)式擦除的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及閃速存儲(chǔ)器陣列中的擦除方式。更詳細(xì)地說(shuō)，本發(fā)明涉及閃速存儲(chǔ)器陣列中的頁(yè)擦除方式和多頁(yè)擦除方式。
在傳統(tǒng)的閃速存儲(chǔ)器陣列中，閃速存儲(chǔ)器陣列通常排列成字線(xiàn)和位線(xiàn)的矩陣，以形成交點(diǎn)，閃速存儲(chǔ)單元就以本專(zhuān)業(yè)技術(shù)人員熟知的方式處在交點(diǎn)上。對(duì)閃速存儲(chǔ)器陣列中的存儲(chǔ)單元可以執(zhí)行的操作是READ(讀出)，PROGRAM(編程)和ERASE(擦除)。
PROGRAM操作往往通過(guò)以下方法進(jìn)行把連接到閃速存儲(chǔ)單元漏區(qū)的選中的位線(xiàn)驅(qū)動(dòng)到第一電壓，并把連接到選中的字線(xiàn)的閃速存儲(chǔ)單元的柵極驅(qū)動(dòng)到較高電壓，以便以本專(zhuān)業(yè)技術(shù)人員熟知的方法進(jìn)行熱電子注入。
ERASE操作是通過(guò)把閃速存儲(chǔ)單元的柵極驅(qū)動(dòng)到一個(gè)遠(yuǎn)小于位線(xiàn)上電壓的電壓來(lái)進(jìn)行的。這樣做時(shí)，電子以本專(zhuān)業(yè)技術(shù)人員熟知的方式隧道貫穿(tunnel off)閃速存儲(chǔ)單元的浮動(dòng)?xùn)艠O。對(duì)于傳統(tǒng)的閃速存儲(chǔ)器陣列，已知或者一次擦除整個(gè)閃速存儲(chǔ)器陣列，稱(chēng)為BULKERASE(整體擦除)，或者一次擦除閃速存儲(chǔ)器陣列的一個(gè)扇區(qū)，稱(chēng)為SECTOR ERASE(扇區(qū)擦除)。閃速存儲(chǔ)器陣列BULK ERASE的一個(gè)例子可在題為“一個(gè)90毫微秒100K擦除-編程周期兆位閃速存儲(chǔ)器”1989IEEE International Solid State Circuits Conference，140和141頁(yè)，1989年二月的一文中找到。SECTOR ERASE操作的例子可從題為“極省電的(DEEP-POWER-DOWN)55毫微秒0．35微米僅5伏16M(兆)閃速存儲(chǔ)器”1996IEEE International Solid-State Circuits Conference，44和45頁(yè)1996年二月的一文中找到。
之所以把ERASE操作或者限于SECTOR或者限于BULKERASE，是考慮到這樣一個(gè)事實(shí)，即當(dāng)單獨(dú)一行被選中來(lái)擦除時(shí)，有可能未被選中行的閃速存儲(chǔ)單元的浮動(dòng)?xùn)艠O上存儲(chǔ)的數(shù)值會(huì)由于出現(xiàn)不希望有的隧道貫穿而受影響。因而，本發(fā)明的一個(gè)目的是提供一種擦除方式，其中可以擦除一個(gè)扇區(qū)中的單獨(dú)一行或一個(gè)扇區(qū)中的多行，而同時(shí)減小對(duì)未被選中的扇區(qū)中的閃速存儲(chǔ)單元的干擾現(xiàn)象。
按照本發(fā)明的第一方面，為閃速存儲(chǔ)器陣列中的扇區(qū)提供PAGEERASE(頁(yè)擦除)操作方式。在PAGE ERASE操作方式中，把約-10伏的最佳隧道貫穿電位加在被選中進(jìn)行PAGE ERASE的行上的閃速存儲(chǔ)單元的柵極，而連接到閃速存儲(chǔ)單元的漏極的位線(xiàn)則被驅(qū)動(dòng)到約6．5伏的最佳電壓。為了減小選中行以外的各行中存儲(chǔ)單元出現(xiàn)不希望有的擦除，在選中行以外的各行中所有的閃速存儲(chǔ)單元的柵極上都施加約1至2伏最佳偏置電壓。
按照本發(fā)明的第二方面，提供MULTI PAGE ERASE(多頁(yè)擦除)方式。在MULTI PAGE ERASE方式下，把一個(gè)扇區(qū)中的各行劃分成組，一個(gè)組中可以有多于一行被選中進(jìn)行擦除或不同組中可以有相應(yīng)的多行被選中進(jìn)行擦除。在MULTI PAGE ERASE方式下，給被選中進(jìn)行擦除的各行中的閃速存儲(chǔ)單元的柵極施加約-10伏的最佳隧道貫穿電壓，而把連接到閃速存儲(chǔ)單元漏極的位線(xiàn)驅(qū)動(dòng)到約6．5伏的最佳電壓。為了減小不被選中的各行上閃速存儲(chǔ)單元出現(xiàn)不希望有的擦除，給不被選中進(jìn)行擦除的各行上的閃速存儲(chǔ)單元的柵極施加約1-2伏的最佳偏置電壓。


圖1舉例說(shuō)明按照本發(fā)明的閃速存儲(chǔ)器陣列的方框圖；圖2舉例說(shuō)明圖1中按照本發(fā)明的閃速存儲(chǔ)器陣列中一個(gè)扇區(qū)的一部分的簡(jiǎn)明線(xiàn)路圖；圖3舉例說(shuō)明一個(gè)信號(hào)表，所述信號(hào)在按照本發(fā)明的閃速存儲(chǔ)器陣列的READ，PROGRAM和PAGE ERASE方式期間加到示于圖2中的扇區(qū)的各元件上；以及圖4舉例說(shuō)明適合于按照本發(fā)明使用的可變基準(zhǔn)發(fā)生電路的簡(jiǎn)明線(xiàn)路圖。
本專(zhuān)業(yè)的技術(shù)人員將會(huì)理解，以下對(duì)本發(fā)明的描述只是示范性的，而絕非限制性的。對(duì)本專(zhuān)業(yè)的技術(shù)人員而言，不難想象本發(fā)明的其他實(shí)施例。
在圖1中，舉例說(shuō)明了按照本發(fā)明的閃速存儲(chǔ)器陣列10。閃速存儲(chǔ)器陣列10具有M行，其中每一行有N字節(jié)。閃速存儲(chǔ)器陣列10中M行中的每一行一般都稱(chēng)作存儲(chǔ)器的一頁(yè)。在數(shù)據(jù)閃速存儲(chǔ)器陣列10中，M行以本專(zhuān)業(yè)技術(shù)人員熟知的方式分成扇區(qū)或塊。下面將指出，包括在閃速存儲(chǔ)器陣列10的一個(gè)扇區(qū)中的行數(shù)一般是設(shè)計(jì)選擇的問(wèn)題，另外，可以把整個(gè)閃速存儲(chǔ)器陣列10看作是一個(gè)扇區(qū)。在4兆字節(jié)閃速存儲(chǔ)器陣列的最佳實(shí)施例中，2048行(或頁(yè))，每一行264字節(jié)，分成4個(gè)扇區(qū)，各含有512行。
如上所述，可以在閃速存儲(chǔ)器陣列中的存儲(chǔ)單元上執(zhí)行的操作一般有3種。這3種操作是READ，PROGRAM和ERASE。先有技術(shù)已知一次擦除整個(gè)閃速存儲(chǔ)器陣列，稱(chēng)為BULK ERASE，和一次擦除整個(gè)扇區(qū)，稱(chēng)為SECTOR ERASE。按照本發(fā)明，可以在一個(gè)扇區(qū)中的單獨(dú)一行上執(zhí)行擦除，稱(chēng)為PAGE ERASE或在一個(gè)扇區(qū)中的多個(gè)頁(yè)上執(zhí)行擦除，稱(chēng)為MULTI PAGE ERASE。
現(xiàn)翻到圖2，其中舉例說(shuō)明按照本發(fā)明的扇區(qū)12中的一部分14。在扇區(qū)12的這部分14中，行20分成K組，其中K組中的每一組都有J行。在上述4兆字節(jié)閃速存儲(chǔ)器陣列的最佳實(shí)施例中，該扇區(qū)的512行分成64組，其中64組中的每一組各包括8行。在扇區(qū)12的部分14中，第一組20-1直至20-J各行表示為組1，最后一組的10-1直至20-J行表示為組K。
正如本專(zhuān)業(yè)技術(shù)人員都很理解的，閃速存儲(chǔ)器陣列10中20-1直至20-J各行中的每一行都是字線(xiàn)。20-1直至20-J各行中的每一條字線(xiàn)都與位線(xiàn)形成交點(diǎn)。通常，閃速存儲(chǔ)器陣列10中位線(xiàn)的數(shù)目等于行20中的字?jǐn)?shù)乘以每一個(gè)字的位數(shù)。例如，在上述4兆字節(jié)閃速存儲(chǔ)器陣列的最佳實(shí)施例中，每一行有264字，而每一個(gè)字8位。結(jié)果，閃速存儲(chǔ)器陣列10有2112條位線(xiàn)。在扇區(qū)12的部分14中，只畫(huà)出一條位線(xiàn)22用于舉例說(shuō)明的目的。
位于字線(xiàn)20和位線(xiàn)22之間交點(diǎn)處的是閃速存儲(chǔ)單元24。這里將不再描述閃速存儲(chǔ)單元具體的實(shí)施例，以免使本公開(kāi)變得過(guò)于復(fù)雜，從而使本發(fā)明變得模糊不清。適合于按照本發(fā)明使用的閃速存儲(chǔ)單元在1986年5月30提交的并轉(zhuǎn)讓給與本發(fā)明相同的受讓人的美國(guó)專(zhuān)利No．4，783，766中已有描述，此專(zhuān)利包括在此作參考。
連接到每一條字線(xiàn)20一端的是一對(duì)N溝道MOS(金屬氧化物半導(dǎo)體)晶體管26-1和26-2。在每一對(duì)N溝道MOS晶體管26-1和26-2中，第一N溝道MOS晶體管26-1的漏極連接到行選擇電位Xd，第二N溝道MOS晶體管26-2的源極連接到柵極偏置電位Vwg，第一N溝道MOS晶體管26-1和第二N溝道MOS晶體管26-2各自的源極和漏極連接到字線(xiàn)20。
每一個(gè)N溝道MOS晶體管26-1的柵極都連接到組選擇信號(hào)Xs，而每一個(gè)N溝道MOS晶體管26-2的柵極都連接到由反相器28提供的組選擇信號(hào)Xs的反信號(hào)Xs。應(yīng)該指出，反相器28在Xs上提供一個(gè)電壓電位，它比Xs上的電壓或者高或者低一個(gè)要求的量。組選擇信號(hào)Xs及其反信號(hào)Xs由解碼器提供，它的實(shí)現(xiàn)都在本專(zhuān)業(yè)技術(shù)人員的知識(shí)范圍之內(nèi)，因而在此不再公開(kāi)，以免使本公開(kāi)變得過(guò)于復(fù)雜，而使本發(fā)明變得模糊不清。
對(duì)于每一個(gè)位于字線(xiàn)20和位線(xiàn)22交點(diǎn)上的閃速存儲(chǔ)單元，閃速存儲(chǔ)單元的漏極連接到位線(xiàn)22，閃速存儲(chǔ)單元24的源極由陣列電源線(xiàn)30連接到陣列電源電壓，而閃速存儲(chǔ)單元24的柵極連接到字線(xiàn)20。對(duì)于每一條字線(xiàn)20，都有一個(gè)P溝道MOS隔離通過(guò)晶體管(isolationpass frasistor)32串聯(lián)在每一對(duì)N溝道MOS晶體管26-1和26-2與位于字線(xiàn)20和位線(xiàn)22交點(diǎn)上的第一閃速存儲(chǔ)單元24之間。連接到每一條字線(xiàn)20的位于P溝道MOS隔離通過(guò)晶體管32和設(shè)置在字線(xiàn)20和位線(xiàn)22交點(diǎn)上的第一閃速存儲(chǔ)單元24的柵極之間的部分的，是通過(guò)字線(xiàn)泵線(xiàn)36連接到約-15伏至-4伏，最好-10伏的負(fù)電壓電源的字線(xiàn)泵34。
現(xiàn)翻到圖3，圖中是一個(gè)簡(jiǎn)要說(shuō)明一些信號(hào)的表，所述信號(hào)加在圖2中示出的電路中的各個(gè)元件上，以實(shí)現(xiàn)按照本發(fā)明的閃速存儲(chǔ)器陣列的READ，PROGRAM和ERASE方式。按照本發(fā)明，這里只描述ERASE操作過(guò)程中信號(hào)的施加情況。
為了選擇特定的一行進(jìn)行PAGE ERASE，通過(guò)組選擇信號(hào)線(xiàn)Xs把Vcc電壓加到包含被選擇進(jìn)行PAGE ERASE的行20-1至20-J的組中的N溝道MOS晶體管26-1的柵極，而通過(guò)組選擇信號(hào)線(xiàn)的反信號(hào)線(xiàn)Xs把地電壓(0伏)加到包含被選擇進(jìn)行PAGE ERASE的行20-1至20-J的組中的N溝道MOS晶體管26-2的柵極。對(duì)于具有被選擇進(jìn)行PAGE ERASE的行20-1至20-J的組以外各組中的行20-1至20-J，通過(guò)組選擇信號(hào)線(xiàn)Xs把地電壓(0伏)加到N溝道MOS晶體管26-1的柵極，而通過(guò)組選擇信號(hào)線(xiàn)的反信號(hào)線(xiàn)Xs把Vcc電壓加到N溝道MOS晶體管26-2的柵極。
當(dāng)通過(guò)Xs和Xs組選擇信號(hào)線(xiàn)施加所述電壓時(shí)，地電壓(0伏)將加到被選擇進(jìn)行PAGE ERASE的行20-1和20-J的N溝道MOS晶體管26-1的漏極，而范圍約1伏至約5伏，而最好約1伏至約2伏的偏置電壓將加到與被選擇進(jìn)行PAGE ERASE的行20-1至20-J處于同一組內(nèi)但不被行選擇信號(hào)Xd選擇進(jìn)行PAGE ERASE的行20-1至20-J的漏極。
地電壓(0伏)還將加到非選擇組中對(duì)應(yīng)于選擇行20-1至20-J的行20-1至20-J的N溝道MOS晶體管26-1的漏極，而范圍在約1伏至約5伏、最好約1伏至約2伏的偏置電壓還將加到對(duì)應(yīng)于選擇組中非選擇行20-1至20-J的非選擇的組中的行20-1至20-J的N溝道MOS晶體管26-1的漏極。
例如，當(dāng)要選擇的行20-1至20-J是組1中的行20-2時(shí)，地電壓(0伏)將加到行20-2的N溝道MOS晶體管26-1的漏極，還加到組2至組K中行20-2的N溝道MOS晶體管26-1的漏極。另外，偏置電壓將加到組1中行20-1，20-3至20-J所有各行的N溝道MOS晶體管26-1的漏極，還加到組2至組K中的所有行20-1，20-3至20-J的N溝道MOS晶體管26-1的漏極。
當(dāng)通過(guò)組選擇信號(hào)線(xiàn)Xs和Xs施加所述電壓時(shí)，除了把信號(hào)加到N溝道MOS晶體管26-1的漏極上之外，范圍在約1伏至約5伏、最好約1伏至約2伏的偏置電壓通過(guò)信號(hào)線(xiàn)Vwg加到N溝道MOS晶體管26-2的源極。
當(dāng)這些電壓加到N溝道MOS晶體管26-1和26-2的柵極、N溝道MOS晶體管26-1的漏極和N溝道MOS晶體管26-2的源極時(shí)，P溝道MOS隔離通過(guò)晶體管32-1至32-j導(dǎo)通。
結(jié)果，地電壓(0伏)將加到選擇行20-1至20-J中的閃速存儲(chǔ)單元24的柵極，而偏置電壓將加到所有其他行20-1至20-J的閃速存儲(chǔ)單元上。從以上討論應(yīng)該理解，對(duì)于包含選中行20-1至20-J的選中組1至組K，加到選中組中非選中行20-1至20-J的閃速存儲(chǔ)單元24的柵極上的偏置電壓是通過(guò)連接到N溝道MOS晶體管26-1的漏極的信號(hào)線(xiàn)Xd提供的，而對(duì)于非選中組1至組K中所有其他行20-1至20-J，加到閃速存儲(chǔ)單元24的柵極上的偏置電壓，是由通過(guò)Vwg信號(hào)線(xiàn)加到N溝道MOS晶體管26-2源極的電壓提供的。
一旦地電壓(0伏)加到選中行20-1至20-J上的閃速存儲(chǔ)單元24的柵極，而范圍在約1伏至約5伏、最好約1伏至約2伏的偏置電壓加在所有其他閃速存儲(chǔ)單元24的柵極，就把一個(gè)電壓加在P溝道MOS隔離通過(guò)晶體管32-1至32-J的柵極，使得連接到選中行20-1至20-J的P溝道MOS隔離通過(guò)晶體管32-1至32-J由于柵-源電壓而截止。由連接到選中行20-1至20-J的字線(xiàn)泵34把范圍在約-15伏至約-4伏、最好在約-10伏的負(fù)電壓加在選中的組1至組K中的選中行20-1至20-J。
為了避免使本公開(kāi)變得過(guò)于復(fù)雜，從而使本發(fā)明變得模糊不清，這里將不再描述對(duì)本專(zhuān)業(yè)技術(shù)人員熟知的用來(lái)向選中行20-1至20-J提供負(fù)電壓的字線(xiàn)泵34或其他裝置的實(shí)現(xiàn)。適合于按照本發(fā)明使用的字線(xiàn)泵34的實(shí)現(xiàn)在轉(zhuǎn)讓給與本發(fā)明的相同的受認(rèn)人的1982年2月8日提交的美國(guó)專(zhuān)利No．4，511，811和1985年2月8日提交的美國(guó)專(zhuān)利No．4，673，829中已有描述，所述專(zhuān)利附此作參考。
由于連接到選中行20-1至20-J的P溝道MOS隔離通過(guò)晶體管32-1至32-J已經(jīng)截止，所以加在選中的行20-1至20-J中的閃速存儲(chǔ)單元24的柵極的負(fù)電壓將不使N溝道MOS晶體管對(duì)26-1和26-2暴露在負(fù)電壓下。另外，通過(guò)首先把地電壓、而不是把偏置電壓加在選中行20-1至20-J上的閃速存儲(chǔ)單元24的柵極，在向選中行20-1至20-J上的閃速存儲(chǔ)單元24的柵極提供負(fù)電壓的過(guò)程中，字線(xiàn)泵34消耗較少的能量和時(shí)間。
為了完成PAGE ERASE操作，位線(xiàn)22全都驅(qū)動(dòng)到約5伏至約10伏、最好約6．5伏的正電壓。結(jié)果，在浮動(dòng)?xùn)艠O和選中行20-1至20-J上的閃速存儲(chǔ)單元24的漏極之間將以本專(zhuān)業(yè)技術(shù)人員熟知的方式出現(xiàn)隧道貫穿，以便對(duì)選中行20-1至20-J上的閃速存儲(chǔ)單元24執(zhí)行ERASE(擦除)，因?yàn)橛屑s12伏至約20伏、最好約16．5伏的電位差加在選中行20-1至20-J上的閃速存儲(chǔ)單元24的漏極和浮動(dòng)?xùn)艠O之間。
按照本發(fā)明，當(dāng)約5伏至約10伏、最好約6．5伏的正電壓加在位線(xiàn)22時(shí)，在所有非選中行20-1至20-J上的閃速存儲(chǔ)單元24對(duì)隧道貫穿較不敏感，因?yàn)榧s1伏至約5伏、最好約1伏至約2伏的偏置電壓已經(jīng)加在所有非選中行20-1至20-J上的閃速存儲(chǔ)單元24的柵極上。
從以上討論應(yīng)該理解，通過(guò)把地電壓(0伏)加在多個(gè)選中行20-1至20-J上的每一個(gè)的N溝道MOS晶體管26-1的漏極上、以便把地電壓(0伏)加在所有多個(gè)選中行20-1至20-J上的閃速存儲(chǔ)單元24的柵極上，即可對(duì)選中組中的多個(gè)頁(yè)執(zhí)行MULTI PAGE ERASE。然后，選擇連接到多個(gè)選中行20-1至20-J上的字線(xiàn)泵34，以便把約-15伏至約-4伏、最好約-10伏的負(fù)電壓加在所有多個(gè)選中行20-1至20-J上的閃速存儲(chǔ)單元24的柵極上。
當(dāng)約5伏至約10伏，最好約6．5伏的正電壓加在位線(xiàn)22，使得多個(gè)選中行20-1至20-J上的閃速存儲(chǔ)單元24的浮動(dòng)?xùn)艠O和漏極之間以本專(zhuān)業(yè)技術(shù)人員熟知的方式出現(xiàn)隧道貫穿，以便ERASE(擦除)多個(gè)選中行20-1至20-J上的閃速存儲(chǔ)單元24，因?yàn)榧s12伏至約20伏、最好16．5伏的電位差已經(jīng)加在多個(gè)選中行20-1至20-J上的閃速存儲(chǔ)單元24的漏極和浮動(dòng)?xùn)艠O之間。
現(xiàn)翻到圖4，圖中說(shuō)明用來(lái)為READ，PROGRAM和ERASE方式提供行選擇基準(zhǔn)電壓Xd的可變基準(zhǔn)發(fā)生器電路40。在可變基準(zhǔn)電位發(fā)生器電路40中，NAND(“與非”)門(mén)42具有多個(gè)輸入端，它進(jìn)行解碼，判定一個(gè)組中的特定行20-1至20-J是否被選中。NAND門(mén)42的輸出端連接到NOR(“或非”)門(mén)44的第一輸入端、通過(guò)反相器48連接到NOR門(mén)46的第一輸入端，還連接到NOR門(mén)50的第一輸入端。
NOR門(mén)44的第二輸入端連接到偏置使能線(xiàn)，后者在閃速存儲(chǔ)器陣列處于ERASE方式時(shí)變HIGH(高)。NOR門(mén)46和50的第二輸入端連接到偏置使能信號(hào)的反信號(hào)(complement)。NOR門(mén)44的輸出端連接到NOR門(mén)52的第一輸入端，NOR門(mén)52的第二輸入端連接到偏置使能信號(hào)。NOR門(mén)44的輸出還連接到N溝道MOS通過(guò)晶體管54的源極和N溝道下拉晶體管56的柵極。
N溝道MOS隔離通過(guò)晶體管54的柵極連接到隔離控制信號(hào)，這最好是Vcc?？勺冸妷夯鶞?zhǔn)電位Vmp連接到P溝道MOS晶體管58、60和62的源極。N溝道MOS晶體管56的源極接地。P溝道MOS晶體管58和62的柵極連接到N溝道MOS晶體管56的漏極，而P溝道MOS晶體管60的柵極連接到N溝道MOS隔離通過(guò)晶體管54的漏極以及P溝道MOS晶體管58的漏極。P溝道MOS晶體管60的漏極還連接到N溝道MOS晶體管56的漏極。N溝道MOS晶體管64具有連接到NOR門(mén)52輸出端的柵極、接地的源極和連接到P溝道MOS晶體管62的漏極，以產(chǎn)生基準(zhǔn)電位發(fā)生器電路40的輸出Xd。
NOR門(mén)46和50的輸出端連接到N溝道MOS晶體管66和68的柵極。N溝道MOS晶體管68的漏極連接到BIAS(偏置)電位，而N溝道MOS晶體管68的漏極接地。N溝道MOS晶體管66的源極連接到N溝道MOS晶體管68的漏極，以形成連接到基準(zhǔn)電位發(fā)生器電路40的輸出Xd的節(jié)點(diǎn)。
在可變基準(zhǔn)發(fā)生器電路40的操作中，當(dāng)正在執(zhí)行PAGE ERASE方式時(shí)，使偏置使能信號(hào)變HIGH，使得NOR門(mén)44和52的輸出變LOW(低)。由N溝道MOS晶體管54送到P溝道MOS晶體管60的柵極的LOW信號(hào)將把可變電壓Vmp加在P溝道MOS晶體管62的柵極上。在READ，PROGPAM和PAGE ERASE方式下的Vmp電壓最好分別為Vcc，10伏和Vcc。這樣，P溝道MOS晶體管62將截止。由NOR門(mén)52向N溝道MOS晶體管64的柵極提供的LOW信號(hào)還將使N溝道MOS晶體管64截止。
在PAGE ERASE方式下，當(dāng)偏置使能信號(hào)變HIGH時(shí)，連接到NOR門(mén)46和50的偏置使能信號(hào)的反信號(hào)為L(zhǎng)OW。NAND門(mén)42的反相輸出和NAND門(mén)42的輸出也分別連接到NOR門(mén)46和50。來(lái)自NAND門(mén)42的LOW輸出表示這個(gè)特定的行20-1和20-J正在被選中。因而，當(dāng)NAND門(mén)42的LOW輸出加在NOR門(mén)50時(shí)，輸出Xd將由NOR門(mén)50的輸出使之導(dǎo)通的N溝道MOS晶體管68拉低到地，而當(dāng)NAND門(mén)42的HIGH輸出由反相器48作為L(zhǎng)OW信號(hào)加在NOR門(mén)46上時(shí)，輸出Xd被NOR門(mén)46的輸出使之導(dǎo)通的N溝道MOS晶體管66拉到偏置電壓。
在或者READ或者PROGRAM方式的過(guò)程中，偏置使能信號(hào)將為L(zhǎng)OW，而來(lái)自NAND門(mén)42的LOW信號(hào)將使NOR門(mén)44的輸出變HIGH，而來(lái)自NAND門(mén)42的HIGH信號(hào)將使NOR門(mén)44的輸出變LOW。當(dāng)NOR門(mén)44的輸出為HIGH時(shí)，Vmp電壓將通過(guò)P溝道MOS晶體管62(該晶體管在其柵極由被來(lái)自NOR門(mén)44的HIGH信號(hào)導(dǎo)通的N溝道MOS晶體管56拉低到地時(shí)已經(jīng)導(dǎo)通)加在輸出Xd上。當(dāng)NOR門(mén)44的輸出為L(zhǎng)OW時(shí)，地電壓將通過(guò)已經(jīng)被來(lái)自NOR門(mén)52的HIGH信號(hào)導(dǎo)通的N溝道MOS晶體管64加在輸出Xd上。
盡管已經(jīng)顯示和描述了本發(fā)明的實(shí)施例和應(yīng)用，但是，對(duì)于本專(zhuān)業(yè)的技術(shù)人員來(lái)說(shuō)，顯然，在不脫離本發(fā)明的概念的情況下，可能作出比上述多得多的改變。因此，除后附的權(quán)利要求書(shū)的精神外，本發(fā)明不受限制。
權(quán)利要求
1．一種用于對(duì)閃速存儲(chǔ)器陣列的一個(gè)扇區(qū)中的一行存儲(chǔ)單元執(zhí)行擦除操作的方法，它包括以下步驟把隧道貫穿電位加到所述扇區(qū)中所述一行上所述存儲(chǔ)單元的每一個(gè)柵極；把偏置電壓加到所述扇區(qū)中所述一行上所述存儲(chǔ)單元以外的存儲(chǔ)單元的每一個(gè)柵極；以及把位線(xiàn)電位加在所述閃速存儲(chǔ)器陣列的所述扇區(qū)中的每一條位線(xiàn)上，所述位線(xiàn)電位大于所述隧道貫穿電位，使得在所述一行的所述存儲(chǔ)單元中發(fā)生來(lái)自浮動(dòng)?xùn)艠O的隧道貫穿。
2．權(quán)利要求1的執(zhí)行擦除操作的方法，其特征在于所述位線(xiàn)電位高于所述隧道電位約12伏至約20伏。
3．權(quán)利要求1的執(zhí)行擦除操作的方法，其特征在于所述隧道貫穿電位為約-15伏至約-4伏，所述位線(xiàn)電位為約5伏至約10伏，所述偏置電位為約1伏至約5伏。
4．權(quán)利要求1的執(zhí)行擦除操作的方法，其特征在于還包括以下步驟在施加所述隧道貫穿電位的步驟之前，把地電壓加到所述扇區(qū)中的所述一行的所述各存儲(chǔ)單元的每一個(gè)柵極。
5．權(quán)利要求1的執(zhí)行擦除操作的方法，其特征在于加在所述組中所述多行的所述存儲(chǔ)單元以外的所述組中各行的存儲(chǔ)單元的所述偏置電壓是由第一基準(zhǔn)電壓源提供的，而加在所述組中所述存儲(chǔ)單元以外的各存儲(chǔ)單元的柵極的所述偏置電壓是由第二基準(zhǔn)電壓源提供的。
6．一種用于對(duì)閃速存儲(chǔ)器的一個(gè)扇區(qū)中的多行存儲(chǔ)單元執(zhí)行擦除操作的方法，它包括以下步驟把隧道貫穿電位加到所述扇區(qū)中所述多行上所述存儲(chǔ)單元的每一個(gè)柵極；把偏置電壓加到所述扇區(qū)中所述多行上所述存儲(chǔ)單元以外的存儲(chǔ)單元的每一個(gè)柵極；以及把位線(xiàn)電位加在所述扇區(qū)中的每一條位線(xiàn)上，所述位線(xiàn)電位大于所述隧道貫穿電位，使得在所述多行的所述存儲(chǔ)單元中發(fā)生來(lái)自浮動(dòng)?xùn)艠O的隧道貫穿。
7．權(quán)利要求6的執(zhí)行擦除操作的方法，其特征在于所述位線(xiàn)電位高于所述隧道電位約12伏至約20伏。
8．權(quán)利要求6的執(zhí)行擦除操作的方法，其特征在于所述隧道貫穿電位為約-15伏至約-4伏，所述位線(xiàn)電位為約5伏至約10伏，所述偏置電位為約1伏至約5伏。
9．權(quán)利要求6的執(zhí)行擦除操作的方法，其特征在于還包括以下步驟在施加所述隧道貫穿電位的步驟之前，把地電壓加到所述扇區(qū)中所述多行的所述各存儲(chǔ)單元的每一個(gè)柵極。
10．一種用于對(duì)閃速存儲(chǔ)器一個(gè)扇區(qū)中一組內(nèi)的多行存儲(chǔ)單元執(zhí)行擦除操作的方法，它包括以下步驟把隧道貫穿電位加到所述扇區(qū)的所述組中所述多行上所述存儲(chǔ)單元的每一個(gè)柵極；把偏置電壓加到所述扇區(qū)中所述多行上所述存儲(chǔ)單元以外的存儲(chǔ)單元的每一個(gè)柵極；以及把位線(xiàn)電位加在所述扇區(qū)中的所述位線(xiàn)上，所述位線(xiàn)電位大于所述隧道貫穿電位，使得在所述組的所述多行的所述存儲(chǔ)單元中發(fā)生來(lái)自浮動(dòng)?xùn)艠O的隧道貫穿。
11．權(quán)利要求10的執(zhí)行擦除操作的方法，其特征在于加在所述組中所述多行的所述存儲(chǔ)單元以外的所述組內(nèi)各行存儲(chǔ)單元的所述偏置電壓是由第一基準(zhǔn)電壓電源提供的，而加在所述組中所述存儲(chǔ)單元以外的各存儲(chǔ)單元的柵極的所述偏置電壓是由第二基準(zhǔn)電壓源提供的。
12．權(quán)利要求10的執(zhí)行擦除操作的方法，其特征在于所述位線(xiàn)電位高于所述隧道電位約12伏至約20伏。
13．權(quán)利要求10的執(zhí)行擦除操作的方法，其特征在于所述隧道貫穿電位為約-15伏至約-4伏，所述位線(xiàn)電位為約5伏至約10伏，所述偏置電位為約1伏至約5伏。
14．權(quán)利要求10的執(zhí)行擦除操作的方法，其特征在于還包括以下步驟在施加所述隧道貫穿電位的步驟之前，把地電壓加到所述扇區(qū)中所述一行的所述各存儲(chǔ)單元的每一個(gè)柵極。
15．閃速存儲(chǔ)器陣列的一個(gè)扇區(qū)，它包括多行，所述多行被分成具有一些行的一些組；多條位線(xiàn)，所述位線(xiàn)排列成與所述多行形成交點(diǎn)；位于所述交點(diǎn)上的閃速存儲(chǔ)單元，每一個(gè)所述閃速存儲(chǔ)單元都具有連接到所述多行中的一行的柵極、連接到所述各位線(xiàn)之一的漏極，和連接到陣列電源線(xiàn)的源極和浮動(dòng)?xùn)艠O；用于從所述各行的組中選擇一個(gè)的裝置；用于向所述閃速存儲(chǔ)單元的所述柵極提供隧道貫穿電位的裝置；和用于向所述閃速存儲(chǔ)單元的所述柵極提供偏置電位的裝置。
全文摘要
在閃速存儲(chǔ)器陣列的扇區(qū)中提供PAGEERASE(頁(yè)式擦除)和MULTI PAGE ERASE(多頁(yè)式擦除)工作方式。在PAGE ERASE和MULTI PAGE ERASE工作方式下,給被選中進(jìn)行擦除的一行或各行中的閃速存儲(chǔ)單元的柵極施加約－10伏的最佳隧道貫穿電壓;而把連接到閃速存儲(chǔ)單元漏極的位線(xiàn)驅(qū)動(dòng)到約6.5伏的最佳電壓。為了減少對(duì)不被選中的各行上閃速存儲(chǔ)單元的不希望有的擦除,給不被選中的各行上的閃速存儲(chǔ)單元的柵極施加約1至2伏的最佳偏置電壓。
文檔編號(hào)G11C11/40GK1292924SQ99803905
公開(kāi)日2001年4月25日 申請(qǐng)日期1999年3月12日 優(yōu)先權(quán)日1998年3月13日
發(fā)明者A·古普塔, S·J·舒曼 申請(qǐng)人:阿特梅爾股份有限公司