傳輸電路及存儲(chǔ)器電路的制作方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及電子技術(shù)領(lǐng)域，特別涉及一種傳輸電路及存儲(chǔ)器電路。
【背景技術(shù)】
[0002]閃存(Flash)是一種長(zhǎng)壽命的非易失性的存儲(chǔ)器，在斷電情況下仍能保持所存儲(chǔ)的數(shù)據(jù)信息，由于其斷電時(shí)仍能保存數(shù)據(jù)，閃存通常被用來(lái)保存設(shè)置信息，如在電腦的極板程序、個(gè)人數(shù)字助理、數(shù)碼相機(jī)中保存資料等。閃存也可以被看作電子可擦除只讀存儲(chǔ)器(Electrically Erasable Programmable Read-Only Memory，EEPR0M)的變種，而閃存與EEPROM不同的是，EEPROM能在字節(jié)水平上進(jìn)行刪除和重寫(xiě)而不是整個(gè)芯片擦寫(xiě)，而閃存的大部分芯片需要塊擦除。
[0003]對(duì)閃存的操作可以包括讀、編程以及擦除。在閃存中，擦除電壓一般為8V，編程電壓一般為12V，這要求傳輸電壓為12V的高電壓的傳輸電路具有穩(wěn)定性，否則將影響對(duì)以閃存為例的存儲(chǔ)器進(jìn)行操作時(shí)的穩(wěn)定性?，F(xiàn)有的存儲(chǔ)器中的傳輸電路一般采用MOS管，以NMOS管為例，若將傳輸電壓為12V的高電壓從NMOS管的源極傳輸至其漏極時(shí)，需要對(duì)所述NMOS管的柵極施加高于12V的電壓，使得所述NMOS管的Vcs大于其閾值電壓VTH，才能保證其源極至其漏極的電壓的有效傳輸。
[0004]然而，現(xiàn)有技術(shù)面臨著存儲(chǔ)器中的傳輸電路的電壓傳輸穩(wěn)定性較差的問(wèn)題。

【發(fā)明內(nèi)容】

[0005 ]本發(fā)明解決的技術(shù)問(wèn)題是如何提高存儲(chǔ)器中的傳輸電路的電壓傳輸穩(wěn)定性。
[0006]為解決上述技術(shù)問(wèn)題，本發(fā)明實(shí)施例提供一種傳輸電路，包括:傳輸單元，所述傳輸單元的控制端接收第一電壓，所述傳輸單元適于在所述第一電壓的控制下，將第二電壓從所述傳輸單元的輸入端傳輸至所述傳輸單元的輸出端;第一升壓?jiǎn)卧?，適于對(duì)所述第二電壓進(jìn)行升壓，以得到所述第一電壓;負(fù)載MOS管，所述負(fù)載MOS管的漏極耦接所述傳輸單元的控制端，所述負(fù)載MOS管的柵極接收第三電壓;其中，所述第三電壓大于電源電壓且小于所述第一電壓。
[0007]可選地，所述傳輸電路還包括第二升壓?jiǎn)卧?，所述第二升壓?jiǎn)卧ǘ鄠€(gè)級(jí)聯(lián)的升壓子單元，用于生成所述第二電壓。
[0008]可選地，所述第三電壓由任一級(jí)所述升壓子單元的輸出端提供。
[0009]可選地，所述升壓子單元包括:第一開(kāi)關(guān)、第一NMOS管、第一電容和反相器，其中，所述第一開(kāi)關(guān)的第一端耦接所述升壓子單元的第一端，所述第一開(kāi)關(guān)的第二端耦接所述第一匪OS管的源極、所述第一電容的第一端和所述升壓子單元的輸出端，所述第一開(kāi)關(guān)的控制接收第一時(shí)鐘;所述第一 NMOS管的柵極耦接所述第一匪OS管的漏極并耦接電源;所述第一電容的第二端耦接所述反相器的輸出端;所述反相器的輸入端輸入有第二時(shí)鐘。
[0010]可選地，所述負(fù)載MOS管的源極經(jīng)由開(kāi)關(guān)單元接地，所述開(kāi)關(guān)單元的控制端接收使能信號(hào)，在所述使能信號(hào)的作用下，所述負(fù)載MOS管的源極形成或斷開(kāi)與地的通路。[0011 ]可選地，所述開(kāi)關(guān)單元包括:第二 NMOS管，所述第二 NMOS管的柵極耦接所述開(kāi)關(guān)單元的控制端，所述第二匪OS管的源極接地，所述第二匪OS的漏極耦接所述負(fù)載MOS管的源極。
[0012]可選地，所述傳輸單元包括:第三NMOS管，所述第三NMOS管的柵極耦接所述傳輸單元的控制端，所述第三NMOS管的漏極耦接所述傳輸單元的輸入端，所述第三匪OS管的源極耦接所述傳輸單元的輸出端。
[0013]可選地，所述第一升壓?jiǎn)卧獮殡姾衫蹼娐贰?br>[0014]可選地，所述第三電壓的范圍為所述第一電壓的20%到80%之間。
[0015]為解決上述技術(shù)問(wèn)題，本發(fā)明實(shí)施例還提供一種存儲(chǔ)器電路，包括以上所述的傳輸電路。
[0016]與現(xiàn)有技術(shù)相比，本發(fā)明實(shí)施例的技術(shù)方案具有以下有益效果:
[0017]本實(shí)施例通過(guò)控制第三電壓的大小，所述第三電壓大于電源電壓且小于所述第一電壓，使得本實(shí)施例中的負(fù)載MOS管的柵極與漏極之間的壓差得以降低，從而可以有效地降低傳輸電路中所述負(fù)載MOS管的GIDL電流，有利于降低所述負(fù)載MOS管的所述第一電壓所處的節(jié)點(diǎn)的漏電，使得所述第一電壓的穩(wěn)定性增強(qiáng)，從而提高存儲(chǔ)器中的傳輸電路的電壓傳輸穩(wěn)定性。
[0018]進(jìn)一步而言，本實(shí)施例通過(guò)存儲(chǔ)器電路中用于產(chǎn)生所述第二電壓的第二升壓?jiǎn)卧獊?lái)產(chǎn)生所述第三電壓，并無(wú)需為所述第三電壓額外引入?yún)⒖茧妷涸?，較易實(shí)施。
【附圖說(shuō)明】
[0019]圖1是一種現(xiàn)有的存儲(chǔ)器電路中的傳輸電路的示意性結(jié)構(gòu)框圖。
[0020]圖2是本發(fā)明實(shí)施例一種傳輸電路的結(jié)構(gòu)框圖。
[0021 ]圖3是本發(fā)明實(shí)施例另一種傳輸電路的結(jié)構(gòu)框圖。
[0022]圖4是本發(fā)明實(shí)施例又一種傳輸電路的結(jié)構(gòu)框圖。
[0023]圖5是本發(fā)明實(shí)施例中所述第二升壓?jiǎn)卧慕Y(jié)構(gòu)框圖。
[0024]圖6是本發(fā)明實(shí)施例中所述第二升壓?jiǎn)卧碾娐穲D。
【具體實(shí)施方式】
[0025]如【背景技術(shù)】部分所述，現(xiàn)有技術(shù)面臨著存儲(chǔ)器中的傳輸電路的電壓傳輸穩(wěn)定性較差的冋題。
[0026]本申請(qǐng)發(fā)明人對(duì)現(xiàn)有技術(shù)進(jìn)行了分析。圖1是一種現(xiàn)有的存儲(chǔ)器電路中的傳輸電路的示意性結(jié)構(gòu)框圖。如圖1所示，在現(xiàn)有技術(shù)中，傳輸電路100可以包括:第一升壓?jiǎn)卧?1、傳輸單元12和負(fù)載MOS管MN I。其中，所述傳輸單元12的控制端接收第一電壓VI，所述傳輸單元12適于在所述第一電壓Vl的控制下，將第二電壓V2從所述傳輸單元12的輸入端傳輸至所述傳輸單元的輸出端;所述第一升壓?jiǎn)卧?1適于對(duì)所述第二電壓V2進(jìn)行升壓，以得到所述第一電壓Vl;所述負(fù)載MOS管MNl的漏極耦接所述傳輸單元12的控制端，所述負(fù)載MOS管MNl的柵極接收電源電壓Vddq。其中，所述傳輸單元12可以為NMOS管，所述第一升壓?jiǎn)卧?1可以為電荷栗。
[0027]在MOS管中，柵誘導(dǎo)漏極泄漏電流(Gated-1nduceDrain Leakage，GIDL)對(duì)MOS管的可靠性影響較大。當(dāng)MOS管中的柵漏交疊區(qū)處柵漏電壓Vdc很大時(shí)，交疊區(qū)界面附近硅中電子在價(jià)帶和導(dǎo)帶之間發(fā)生帶帶隧穿形成電流，通常把這種電流稱(chēng)之為GIDL隧穿電流。隨著柵氧化層越來(lái)越薄，GIDL隧穿電流急劇增加。
[0028]在所述傳輸電路100中，由于所述負(fù)載MOS管MNl的柵端接收電源電壓Vddq，一般在存儲(chǔ)器電路中，電源電壓Vddq的電壓較低，例如1.5V，這將會(huì)使得負(fù)載MOS管麗I的柵極與漏極的壓差較大，負(fù)載MOS管MNl的GIDL電流將較高，這將會(huì)使得負(fù)載MOS管MNl的漏極電壓產(chǎn)生較大的漏電電流，使得負(fù)載MOS管MNl的漏極電壓(即所述第一電壓VI)被拉低。而所述第一電壓Vl過(guò)低會(huì)影響所述傳輸單元(NM0S管)的傳輸穩(wěn)定性，從而影響存儲(chǔ)器電路的操作穩(wěn)定性。
[0029 ]根據(jù)以上分析可知，現(xiàn)有技術(shù)中存儲(chǔ)器中的傳輸電路面臨著電壓傳輸穩(wěn)定性較差的問(wèn)題。
[0030]本發(fā)明實(shí)施例提出一種傳輸電路，通過(guò)控制第三電壓的大小，使得本實(shí)施例中的負(fù)載MOS管的柵極與漏極之間的壓差得以降低，從而可以有效地降低傳輸電路中所述負(fù)載MOS管的GIDL電流，使得所述負(fù)載MOS管的所述第一電壓所處的節(jié)點(diǎn)的漏電，使得所述第一電壓的穩(wěn)定性增強(qiáng)，從而提高存儲(chǔ)器中的傳輸電路的電壓傳輸穩(wěn)定性。
[0031]為使本發(fā)明的上述目的、特征和有益效果能夠更為明顯易懂，下面結(jié)合附圖對(duì)本發(fā)明的具體實(shí)施例做詳細(xì)的說(shuō)明。
[0032]圖2是本發(fā)明實(shí)施例一種傳輸電路的結(jié)構(gòu)框圖。
[0033]如圖2所示，本發(fā)明實(shí)施例的傳輸電路200可以包括:傳輸單元22、第一升壓?jiǎn)卧?1和負(fù)載MOS管MNl (圖中僅以NMOS管為例示出)。
[0034]所述傳輸單元22的控制端接收第一電壓VI，所述傳輸單元22適于在所述第一電壓Vl的控制下，將第二電壓V2從所述傳輸單元22的輸入端傳輸至所述傳輸單元22的輸出端；其中，經(jīng)傳輸，所述傳輸單元22的輸出端的電壓記為電壓VPP。
[0035]所述第一升壓?jiǎn)卧?1適于對(duì)所述第二電壓V2進(jìn)行升壓，以得到所述第一電壓VI。
[0036]所述負(fù)載MOS管MNl的漏