本發(fā)明是關(guān)于基于可編程電阻性存儲材料的高密度存儲器裝置及其操作方法。

背景技術(shù)：

在相變存儲器(Phase Change Memory，PCM)中，各存儲單元包括一相變存儲元件。相變存儲元件由相變材料所組成，其在結(jié)晶態(tài)(低電阻值)和非結(jié)晶態(tài)(高電阻值)間具有高電阻值對比。相變材料可包括合金材料，例如鍺(Ge)、銻(Sb)、碲(Te)、鎵(Ga)、銦(In)、銀(Ag)、硒(Se)、鉈(TI)、鉍(Bi)、錫(Sn)、銅(Cu)、鈀(Pd)、鉛(Pb)、硫(S)和金(Au)。

在相變存儲元件的操作上，電流脈沖通過相變存儲單元可設(shè)定或重設(shè)相變存儲元件的電阻狀態(tài)。為了將存儲元件重設(shè)為非晶態(tài)，可利用高振幅、短時間的電流脈沖來將存儲元件的主動區(qū)加熱至一熔點溫度，接著快速地使其冷卻以固化在非晶態(tài)。為了將存儲元件設(shè)定為結(jié)晶態(tài)，可利用中等振幅的電流脈沖來使其加熱至一結(jié)晶溫度，并通過長時間冷卻來讓主動區(qū)固化在結(jié)晶狀態(tài)。為了讀取存儲元件的狀態(tài)，可將小電壓施加至所選的存儲單元，并感測電流結(jié)果。

電阻值飄移是PCM中著名的現(xiàn)象。存儲單元的電阻值會隨著時間增加，并遵循冪次關(guān)系：

其中R₀為初始時間t₀時的初始電阻值，R(t)為時間t＞t₀時的電阻值，而γ為電阻飄移系數(shù)。

為了復(fù)原PCM存儲裝置的電阻飄移，一種方法是利用類動態(tài)隨機(jī)存取存儲器(Dynamic Random-Access Memory，DRAM)刷新方案來再度編 程多層單元(Multiple Levels of Cells，MLC)PCM存儲單元的多個狀態(tài)。在DRAM存儲單元中，存儲在存儲電容中的電荷會逐漸地通過存取晶體管散失。因此，為了維持?jǐn)?shù)據(jù)的完整性，存儲在DRAM存儲單元中的數(shù)據(jù)值必須周期性地讀出，并在所存的電荷衰減至無法分辨的位準(zhǔn)之前，再次將其存儲至其各個的完整電壓位準(zhǔn)。DRAM刷新需針對不同邏輯位準(zhǔn)進(jìn)行不同的動作，而所需的動作次數(shù)等同邏輯位準(zhǔn)的數(shù)量。

然而，利用類DRAM刷新方案來復(fù)原PCM存儲裝置中的電阻值飄移不但耗時且會消耗耐受度，尤其是針對MLC PCM裝置。舉例來說，針對一256兆位(Mega-Bit，Mb)的PCM芯片，整個芯片的估計刷新時間可計算如下：

其中忽略對MLC存儲單元編程的驗證時間。因此，單是刷新時間(例如：11.5秒)就大約占了整個刷新間隔的13.4％(例如86秒)，刷新間隔設(shè)為到產(chǎn)生錯誤的時間。

此外，利用類DRAM刷新，耐受度會因周期的刷新而減損。對于單層單元(Single Level Cell，SLC)存儲單元，10年內(nèi)耗損的總耐受量可估計如下：

對于MLC存儲單元，10年內(nèi)耗損的總耐受量可估計如下：

MLC耐受耗損＝(SLC耐受耗損)(#MLC的編程疊代)

＝3.7％×7.2＝26.6％，假設(shè)10⁸耐受周期

類DRAM刷新的另一個缺點，在于無法更正錯誤的存儲單元電阻值位準(zhǔn)(resistance level)。若一存儲單元飄移至一錯誤狀態(tài)，類DRAM刷新 只會單純地將存儲單元再度編程至錯誤狀態(tài)。故保守起見，類DRAM刷新的刷新間隔需比產(chǎn)生錯誤的時間(例如86秒)來的短，如圖1B所示，期間內(nèi)發(fā)生第一錯誤狀態(tài)。因此，較短的刷新間隔會同時降低性能并增加耐受性的損失。

因此，有需要提供可以復(fù)原電阻值飄移而不會有類DRAM刷新所造成的性能及耐受性損失的MLC PCM裝置。

技術(shù)實現(xiàn)要素：

本發(fā)明描述一種針對具有多位準(zhǔn)存儲單元的相變存儲器的電阻值飄移復(fù)原處理。該處理相比于類DRAM刷新方案可減少損耗、延遲以及電源消耗。該處理并不像類DRAM刷新方案一般，需要針對各個電阻值位準(zhǔn)(resistance level)進(jìn)行不同的復(fù)原處理。如本文所述，施加至編程存儲單元的至少一復(fù)原脈沖可以獨立于編程存儲單元的數(shù)據(jù)值。

一種操作存儲裝置的方法，該存儲裝置包括一存儲單元陣列，該存儲單元陣列包括多個可編程電阻存儲元件。通過施加多個編程脈沖至存儲單元，以于N個電阻值指定范圍中建立電阻值位準(zhǔn)，借此編程陣列中的該些存儲單元以存儲數(shù)據(jù)，其中各電阻值指定范圍對應(yīng)于一特定數(shù)據(jù)值。對陣列中的該些存儲單元執(zhí)行電阻值飄移復(fù)原處理，其包括：施加具有一脈沖波形的復(fù)原脈沖至一編程存儲單元組，其中該組編程存儲單元中的存儲單元被施加具有該脈沖波形的復(fù)原脈沖，使其在二或多個電阻值指定范圍中具有電阻值位準(zhǔn)。電阻值飄移復(fù)原處理可響應(yīng)于外部指令而中斷。

N個指定范圍包括一高電阻值范圍以及一低電阻值范圍，在高電阻值范圍中，存儲單元包括具有一第一體積的非晶態(tài)材料的主動區(qū)，在低電阻值范圍中，存儲單元包括具有一第二體積的非晶態(tài)材料的主動區(qū)，第二體積小于第一體積。脈沖波形用來使在高電阻值范圍中的存儲單元主動區(qū)的溫度高于一熔點，并使得在低電阻值范圍中的存儲單元主動區(qū)的溫度低于該熔點。該N個電阻值指定范圍可包括一或多個中間電阻值范圍，在該一或多個中間電阻值范圍中，存儲單元包括具有體積介于第一體積和第二體積之間的非晶態(tài)材料的主動區(qū)，該一或多個中間電阻值范圍介于高電阻值范圍和低電阻值范圍之間。數(shù)字N可大于2，且編程存儲單元組中的該些存儲單元在該N個電阻值指定范圍中皆具有電阻值位準(zhǔn)。

該方法可包括對存儲單元組中的存儲單元施加一復(fù)原脈沖組，其包括具有第一脈沖波形的第一復(fù)原脈沖以及具有第二脈沖波形的第二復(fù)原脈沖，第二脈沖波形對應(yīng)存儲單元組中存儲單元的決定的電阻值位準(zhǔn)。第一脈沖波形可以和第二脈沖波形相同，或者與其相異。

該方法可包括讀取存儲單元組中的存儲單元以決定存儲單元組中存儲單元的電阻值位準(zhǔn)，并用來對存儲單元組中位于決定的電阻值位準(zhǔn)的存儲單元施加復(fù)原脈沖，復(fù)原脈沖的脈沖波形各自對應(yīng)于決定的電阻值位準(zhǔn)。該方法可包括讀取存儲單元組中的存儲單元以決定存儲單元組中存儲單元的電阻值位準(zhǔn)，并用來對存儲單元組中位于二或多個決定的電阻值位準(zhǔn)的存儲單元施加具有相同脈沖波形的復(fù)原脈沖。該方法可包括對存儲單元組中位于多個電阻值位準(zhǔn)的存儲單元施加具有相同脈沖波形的復(fù)原脈沖，而不用先讀取存儲單元組中的存儲單元以決定存儲單元組中存儲單元的電阻值位準(zhǔn)。

本文亦描述依據(jù)該方法所提供的一種存儲裝置。

為了對本發(fā)明的上述及其他方面有更好的了解，下文特舉優(yōu)選實施例，并配合所附附圖，作詳細(xì)說明如下：

附圖說明

圖1A繪示MLC PCM存儲單元在一電阻值范圍的電阻值飄移系數(shù)。

圖1B繪示PCM存儲單元隨時間電阻值飄移后的電阻值分布。

圖2A、圖2B、圖2C、圖2D及圖2E繪示電阻值飄移下的兩狀態(tài)。

圖3繪示一例示的流程圖，用以對存儲裝置中存儲單元陣列的一或多組存儲單元進(jìn)行電阻值飄移復(fù)原處理。

圖4繪示一例示的流程圖，用以對存儲單元陣列中的一組存儲單元執(zhí)行電阻值飄移復(fù)原處理，當(dāng)中使用具有不同脈沖波形的復(fù)原脈沖。

圖5繪示一例示的流程圖，用以對存儲單元陣列中的一組存儲單元執(zhí)行電阻值飄移復(fù)原處理，當(dāng)中使用具有相同脈沖波形的復(fù)原脈沖。

圖6A繪示具有存儲元件的存儲單元，存儲元件包括具有結(jié)晶態(tài)材料的主動區(qū)。

圖6B繪示通過對應(yīng)圖6A的存儲元件中心的溫度剖面。

圖6C為對應(yīng)于圖6A及圖6B的存儲元件的熱圖。

圖7A繪示包括存儲元件的存儲單元，該存儲元件包括具有非晶態(tài)材料的主動區(qū)。

圖7B繪示通過對應(yīng)圖7A的存儲元件中心的溫度剖面。

圖7C為對應(yīng)于圖7A及圖7B的存儲元件的熱圖。

圖8繪示利用例示的復(fù)原脈沖進(jìn)行電阻值飄移復(fù)原的實驗結(jié)果。

圖9繪示存儲單元的錯誤電阻值位準(zhǔn)可被電阻值飄移復(fù)原處理修正。

圖10繪示在采用及不采用本文所述的電阻值飄移復(fù)原處理的情況下，實驗數(shù)據(jù)中的第一錯誤。

圖11A、圖11B、圖11C、圖11D、圖11E及圖11F繪示對應(yīng)于圖10中時段(1)、(2)、(3)、(4)、(5)、(6)的電阻值飄移復(fù)原處理實驗結(jié)果。

圖12A及圖12B繪示適用于本文所述的電阻值飄移復(fù)原處理的復(fù)原脈沖的脈沖波形。

圖13繪示針對相變存儲單元的設(shè)定、重設(shè)、讀取以及復(fù)原脈沖的例子。

圖14為存儲電路的簡化方塊圖。

【符號說明】

110、120、130、140：下限

115、125、135、145：上限

R_max：最大電阻值

t_max：時間

300、400、500：流程圖

310、320、330、340、410、420、430、440、450、510：步驟

611：第一電極

612：介質(zhì)

613：存儲元件

614：第二電極

615、715：主動區(qū)域

620：加熱器

630：虛線

640、740：溫度剖面

650：熔點

812、822、832、1112、1122、1132A、1132B、1132C、1132D：復(fù)原后范圍

813、823、833、1113、1123、1133A、1133B、1133C、1133D、1143E、1143F：復(fù)原前范圍

811、821、831、1111、1121、1131：初始范圍

840、1140：垂直線

920、930、1150A、1150B、1150C、1150D、1150E、1150F：圈框

(1)、(2)、(3)、(4)、(5)、(6)：時段

1210：矩形脈沖波形

1211、1221：低振幅

1212、1222、1242：高振幅

1213、1243：上升緣

1223：上升緣

1214、1224、1244：下降緣

1215、1225、1245：時間長度

1220：斜上脈沖波形

1230：L型脈沖波形

1240：第二脈沖波形

1310：重設(shè)脈沖

1320：設(shè)定脈沖

1330：復(fù)原脈沖

1340：讀取脈沖

1350：熔點溫度

1360：結(jié)晶溫度

1315、1325、1335、1345：電流振幅

T1、T2、T3、T4：時間長度

1400：存儲裝置

1410：控制器

1420、1480：方塊

1430：總線

1440：字線譯碼器

1445：字線

1460：存儲陣列

1465：全局位線

1470：位線譯碼器

1475：數(shù)據(jù)總線

1485：線

1490：其他電路

具體實施方式

本技術(shù)的實施例細(xì)節(jié)描述搭配附圖進(jìn)行說明?？衫斫獗炯夹g(shù)并不限于具體揭露的結(jié)構(gòu)實施例及方法，其亦可利用其他特征、元件、方法及實施例來實施。所載的優(yōu)選實施例被用來說明本技術(shù)，但不用以限制權(quán)利要求所定義的范疇。本領(lǐng)域普通技術(shù)人員將可了解以下敘述的多種等效變形。該些實施例中相似的元件使用相同的元件標(biāo)號。

圖1A繪示多層單元(Multi-Level Cell，MLC)存儲單元在一范圍內(nèi)的電阻飄移系數(shù)實驗結(jié)果。圖1B繪示針對PCM存儲單元的4個電阻值目標(biāo)(例如，100k歐姆、200k歐姆、400k歐姆、800k歐姆，其中k歐姆表示千歐姆)在電阻飄移后的電阻值分布。一電阻值目標(biāo)(例如100k歐姆、200k歐姆、400k歐姆、800k歐姆)的電阻值分布隨時間變化分別落在下限(例如110、120、130以及140)和上限(例如115、125、135以及145)之間。在時間＝1秒，約20％的電阻值邊緣存在于鄰近的電阻值分布之間。當(dāng)存儲單元的電阻值隨時間增加，各電阻值分布變寬，而相鄰電阻值分布間的電阻值邊緣減少。

各電阻值分布代表MLC PCM存儲單元的一個邏輯位準(zhǔn)。如果電阻值分布夠?qū)?，可利用一動態(tài)參考來區(qū)分代表MLC PCM存儲單元的兩邏輯位準(zhǔn)的兩個電阻值分布。在存儲單元生命周期內(nèi)，在存儲單元的兩電阻值分布之間放置動態(tài)參考的難度會隨著電阻值分布的加寬而提高，因為兩電阻值分布間的電阻值邊緣會在存儲單元的生命周期內(nèi)減少。如圖1B所示的例子，在產(chǎn)生錯誤的時間＝86秒時，針對電阻值目標(biāo)800k歐姆的電阻值分 布下限140和針對電阻值目標(biāo)400k歐姆的電阻值分布上限135重疊。如此一來，將不可能區(qū)分電阻值目標(biāo)800k歐姆及400k歐姆的電阻值分布所代表的邏輯位準(zhǔn)。

類似地，在錯誤發(fā)生的時間，針對電阻值目標(biāo)400k歐姆的電阻值分布下限130和針對電阻值目標(biāo)200k歐姆的電阻值分布上限125重疊。如此一來，將不可能區(qū)分電阻值目標(biāo)400k歐姆及200k歐姆的電阻值分布所代表的邏輯位準(zhǔn)。在錯誤發(fā)生的時間，針對電阻值目標(biāo)200k歐姆的電阻值分布下限120和針對電阻值目標(biāo)100k歐姆的電阻值分布上限115重疊。如此一來，將不可能區(qū)分電阻值目標(biāo)200k歐姆及100k歐姆的電阻值分布所代表的邏輯位準(zhǔn)。

圖2A、圖2B、圖2C、圖2D及圖2E繪示電阻飄移下的兩狀態(tài)?？v軸表示比率R(t)/R₀，其中R₀為初始時間t₀時的初始電阻值，R(t)為時間t＞t0時的電阻值。橫軸表示電阻值飄移的時間，其刻度為log。圖2A、圖2B、圖2C、圖2D及圖2E繪示在85℃、125℃、150℃、180℃及200℃的韌化(annealing)溫度下，針對設(shè)定狀態(tài)所計算并測量的數(shù)據(jù)。

如這些圖所示，電阻值飄移包括一飄移階段以及隨后的一衰減階段。最大電阻值R_max及對應(yīng)的時間t_max出現(xiàn)在飄移階段與衰減階段之間的轉(zhuǎn)換處。如圖2A及圖2B所示，在相對低溫時(例如85℃及125℃)，電阻值飄移由飄移階段所主導(dǎo)。舉例來說，如圖2A所示，在85℃時，電阻值飄移由飄移階段所主導(dǎo)。如圖2B所示，在125℃，衰減階段大約起始于時間＝10^6.7秒。

如圖2C及圖2D所示，在中間溫度時(例如150℃及180℃)，飄移階段結(jié)束且衰減階段始于時間t_max，而最大電阻值R_max發(fā)生在時間t_max。當(dāng)溫度增加，t_max縮短。舉例來說，如圖2C所示，在150℃時，飄移階段結(jié)束而衰減階段約起始于時間＝10^5.3秒。如圖2D所示，在180℃時，飄移階段結(jié)束而衰減階段約起始于時間＝10^3.8秒。如圖2E所示，在200℃時，飄移階段結(jié)束而衰減階段約起始于時間＝10^3.2秒，因而衰減階段主導(dǎo)了電阻飄移。

圖3繪示一例示的流程圖300，用以對存儲裝置中存儲單元陣列的一或多組存儲單元進(jìn)行電阻飄移復(fù)原處理。該陣列可包括多個存儲單元區(qū) 塊，各區(qū)塊可包括多個存儲單元頁，而一區(qū)塊中的各個頁可包括多個存儲單元。此處所使用的一組存儲單元可以是一區(qū)塊的存儲單元、多區(qū)塊的存儲單元、一區(qū)塊中一頁的存儲單元、一區(qū)塊中多頁的存儲單元、二或多個區(qū)塊中的多頁存儲單元或其組合。

在步驟310，通過施加多個編程脈沖至存儲單元，以于N個電阻值指定范圍中建立多個電阻值位準(zhǔn)(resistance level)，借此編程陣列中的存儲單元以存儲數(shù)據(jù)，其中，各指定范圍對應(yīng)一特定數(shù)據(jù)值。N個指定范圍包括一高電阻值范圍以及一低電阻值范圍，在高電阻值范圍中，存儲單元包括具有一第一體積的非晶態(tài)材料的主動區(qū)，在低電阻值范圍中，存儲單元包括具有一第二體積的非晶態(tài)材料的主動區(qū)，第二體積小于第一體積。

該N個指定范圍包括一或多個中間電阻值范圍，在該一或多個中間電阻值范圍中，存儲單元包括具有一體積介于第一體積和第二體積之間的非晶態(tài)材料的主動區(qū)，其中，該一或多個中間電阻值范圍介于高電阻值范圍和低電阻值范圍之間。數(shù)值N可以大于2，且在一組編程存儲單元中的存儲單元在該N個指定范圍中皆具有電阻值位準(zhǔn)。

在步驟320，決定是否對一或多組的存儲單元觸發(fā)電阻飄移復(fù)原處理。電阻飄移復(fù)原處理可例如被周期性地觸發(fā)，舉例來說，可以50秒為周期，或是響應(yīng)于一事件而被觸發(fā)。事件可例如是當(dāng)存儲裝置從待命模式切換至啟動模式時、當(dāng)錯誤更正碼(Error Correcting Code，ECC)機(jī)制偵測到錯誤時、或是當(dāng)陣列中至少部分的存儲單元達(dá)到指定的飄移電阻閥值時。

當(dāng)所述的事件發(fā)生時，可立即采取電阻飄移復(fù)原處理，或者，若有更緊急的工作要在存儲裝置上執(zhí)行，可將其調(diào)度至一稍后的時間，此是由控制存儲器裝置的系統(tǒng)所決定。當(dāng)電阻飄移復(fù)原處理需要在多組的存儲單元上執(zhí)行，系統(tǒng)可基于數(shù)據(jù)緊急程度來區(qū)分執(zhí)行的優(yōu)先次序，例如，對于相比其他組損耗(worn out)較嚴(yán)重的存儲單元組，將需要優(yōu)先進(jìn)行電阻飄移復(fù)原處理。系統(tǒng)亦可基于哪組存儲單元存有比其他組存儲單元重要的數(shù)據(jù)來區(qū)分執(zhí)行電阻飄移復(fù)原處理的優(yōu)先次序。舉例來說，當(dāng)系統(tǒng)電源開啟，典型地啟動碼(boot code)會先被存取，因此，電阻飄移復(fù)原處理會優(yōu)先用于啟動碼。

若決定對一或多組存儲單元觸發(fā)電阻飄移復(fù)原處理，接著在步驟330， 會決定是否已經(jīng)自存儲裝置的外部源接收到中斷(interrupt)或暫停(suspend)的指令。若已接收到中斷或暫停的指令，將停止電阻飄移復(fù)原處理，并可在之后電阻飄移復(fù)原處理再度被觸發(fā)時恢復(fù)。

若未收到中斷或暫停的指令，接著在步驟340，對陣列中的存儲單元執(zhí)行電阻值飄移復(fù)原處理。電阻值飄移復(fù)原處理包括施加具有一脈沖波形的一復(fù)原脈沖至一組被編程的存儲單元，其中該組編程存儲單元中的存儲單元在二或多于二個的電阻值指定范圍中具有電阻值位準(zhǔn)。該脈沖波形用來使在高電阻值范圍中的存儲單元主動區(qū)的溫度高于一熔點，進(jìn)一步描述請搭配參照圖7A、圖7B及圖7C，并使得在低電阻值范圍中的存儲單元主動區(qū)的溫度低于該熔點，進(jìn)一步描述請搭配參照圖6A、圖6B及圖6C。脈沖波形的進(jìn)一步描述請搭配參照圖12A及圖12B。電阻值飄移復(fù)原處理的進(jìn)一步描述請搭配參照圖4及圖5。

在對一組存儲單元執(zhí)行電阻值飄移復(fù)原處理之后，可對更多組的存儲單元執(zhí)行電阻值飄移復(fù)原處理，直到從存儲裝置的外部源接收到中斷或暫停的指令，或是直到完成對該一或多組存儲單元的電阻值飄移復(fù)原處理。

圖4繪示一例示的流程圖400，用以對存儲單元陣列中的一組存儲單元執(zhí)行電阻值飄移復(fù)原處理，其對應(yīng)圖3中的方塊340。在步驟410，一組編程存儲單元中的存儲單元被讀取以決定該組中存儲單元的電阻值位準(zhǔn)。舉例來說，所決定的電阻值位準(zhǔn)可以是在復(fù)原前的電阻范圍內(nèi)(例如，813、823、833)，或是超出感測范圍(例如840)的一上限(例如，5000k歐姆)，如圖8所示。

在步驟420～450，施加復(fù)原脈沖至該組中位于決定的電阻值位準(zhǔn)的存儲單元，該些復(fù)原脈沖各個的脈沖波形對應(yīng)于決定的電阻值位準(zhǔn)。舉例來說，復(fù)原脈沖A、B及(N-2)可分別被施加至在決定的電阻值位準(zhǔn)A、位準(zhǔn)B及位準(zhǔn)(N-2)的存儲單元。復(fù)原脈沖(N-1)可被施加至位于決定的電阻值位準(zhǔn)(N-1)及N的存儲單元。

復(fù)原脈沖的脈沖波形可變化其對應(yīng)于決定的電阻值位準(zhǔn)的電流振幅以及時間長度。舉例來說，復(fù)原脈沖A、B、(N-2)及(N-1)可具有脈沖波形50μA-30ns、80μA-30ns、80μA-50ns以及100μA-50ns，其中μA標(biāo)示微安培(microampere)而ns表示納秒(nanosecond)。復(fù)原脈沖的脈沖波形的 進(jìn)一步描述請搭配參照圖12A及圖12B。

具有相同脈沖波形的復(fù)原脈沖可被施加至該組中位于二或多個決定的電阻值位準(zhǔn)的存儲單元。舉例來說，如圖4所示，具有相同脈沖波形的復(fù)原脈沖(例如，復(fù)原脈沖(N-1))可被施加至位于決定的電阻值位準(zhǔn)(N-1)及位準(zhǔn)N的存儲單元。舉例來說(未繪于圖4)，有相同脈沖波形的復(fù)原脈沖(例如，復(fù)原脈沖B)可被施加至位于決定的電阻值位準(zhǔn)A及位準(zhǔn)B的存儲單元。舉例來說(未繪于圖4)，有相同脈沖波形的復(fù)原脈沖(例如，復(fù)原脈沖B)可被施加至位于決定的電阻值位準(zhǔn)A、位準(zhǔn)B及位準(zhǔn)(N-1)的存儲單元。因此，對于被施加至編程存儲單元組的復(fù)原脈沖，其不同脈沖波形的數(shù)量少于存儲單元被編程后所在的電阻值位準(zhǔn)數(shù)量。

圖5繪示一例示的流程圖500，用以對存儲單元陣列中的一組存儲單元執(zhí)行電阻值飄移復(fù)原處理，其對應(yīng)圖3中的方塊340。在步驟510，具有相同脈沖波形的復(fù)原脈沖，像是80μA-50ns的復(fù)原脈沖，可被施加至編程存儲單元組中位于多個電阻值位準(zhǔn)上的存儲單元，而不用先讀取該組中的存儲單元以決定該組中存儲單元的電阻值位準(zhǔn)。因此，被施加至編程存儲單元的至少一復(fù)原脈沖可以獨立于編程存儲單元的數(shù)據(jù)值，其中，該些數(shù)據(jù)值是由編程存儲單元的電阻值位準(zhǔn)所表示。將具有相同脈沖波形的復(fù)原脈沖施加至位于多個電阻值位準(zhǔn)的存儲單元，此種電阻值飄移復(fù)原處理的實驗結(jié)果說明請搭配參考圖8、圖9、圖10、圖11A、圖11B、圖11C、圖11D、圖11E及圖11F。

以下的表1是說明非晶形與晶形GST(GeSbTe)間的熱導(dǎo)率差異，其節(jié)錄自Ciocchini，N.；Palumbo，E.；Borghi，M.；Zuliani，P.；Annunziata，R.；Ielmini，D.等人于期刊Electron Devices，IEEE Transactions on，vol.61，no.6，PP.2136，2144，June 2014所發(fā)表的名為"Modeling Resistance Instabilities of Set and Reset States in Phase Change Memory With Ge-Rich GeSbTe"的文獻(xiàn)。

其中面心立方(face-centered cubic，fcc)結(jié)晶狀態(tài)及六方密堆積(hexagonally close-packed，hcp)結(jié)晶狀態(tài)比非晶形GST具有更大的熱導(dǎo)率。

非晶形GST的較低熱導(dǎo)率可幫助捕捉更多的熱能并增加存儲單元溫度。這允許以一較弱的編程脈沖(例如，80μA/30ns)來熔化一部分的非晶形區(qū)域，以達(dá)到對非晶形區(qū)域作電阻飄移復(fù)原。另一方面，對于結(jié)晶的GST存儲單元，較高的熱導(dǎo)率使得熱可以通過大體積來消散，而不會使存儲單元溫度高到足以到達(dá)臨界(critical)熔點。

圖6A繪示存儲單元中包括具有主動區(qū)的存儲元件，該主動區(qū)中包括結(jié)晶態(tài)材料。存儲元件可例如包括GST(GeSbTe)材料。存儲單元具有延伸穿過介質(zhì)612的第一電極611、包括結(jié)晶態(tài)材料的存儲元件613、以及在存儲元件613上的第二電極614。舉例來說，存儲元件613的高度可以是100nm(納米)、寬度可以是100nm。第一電極611耦接存取裝置(未繪示)的一端，存取裝置像是二極管或晶體管。第二電極614耦接位線且可以是位線的一部分(未繪示)。第一電極611的寬度可小于第二電極614和存儲元件613的寬度，其在相變材料主體和第一電極611之間建立一小對比區(qū)域，并在相變材料主體和第二電極614之間建立一相對高比區(qū)域，以通過存儲元件613達(dá)到具有小電流絕對值的高電流密度。因為這個在第一電極611處的較小對比區(qū)域，在操作時，電流密度在鄰近于第一電極611的區(qū)域中為最大，造成如圖6A所示的「蕈狀」主動區(qū)域615。該較小對比區(qū)域可稱之為加熱器(如620)，因為該較小對比區(qū)域中的高電流密度可產(chǎn)生高溫。舉例來說，該加熱器的高度約10nm。

在這例子中，具有脈沖波形80μA-30ns的復(fù)原脈沖被施加至包括存儲元件的存儲單元，該存儲元件包括具有結(jié)晶態(tài)材料的主動區(qū)。

圖6B繪示通過存儲元件613中心的溫度剖面640，包括通過具有結(jié)晶態(tài)材料的主動區(qū)域615中心，如虛線630所標(biāo)示。溫度剖面640是基于對包括存儲元件613的存儲單元的熱模擬。如圖6B所示，在存儲元件613垂直距離開始約10nm處，加熱器620中的溫度停在約300K，并在存儲元件613垂直距離約40nm處升至約500K，而在存儲元件613垂直距離約100nm處降回至約300K。由于熔點650大約是600K，且具有80μA-30ns脈沖波形的復(fù)原脈沖為弱脈沖，其并不足以讓具有結(jié)晶態(tài)材料的主動區(qū)的溫度升高超過熔點650。

圖6C為對應(yīng)于圖6A及圖6B的存儲元件的熱圖(heat map)。如圖6C所示，存儲元件中具有結(jié)晶態(tài)材料的主動區(qū)在沿著高度的垂直距離約30nm到40nm之間、沿著寬度的水平距離約45nm到60nm之間的溫度約達(dá)到500K，并低于600K的熔點。

圖7A繪示包括存儲元件的存儲單元，該存儲元件包括具有非晶態(tài)材料的主動區(qū)。圖7A中的相似元件參照使用圖6A中的相似參考標(biāo)號。搭配圖6A關(guān)于存儲單元的描述一般適用于圖7A。

在這例子中，具有脈沖波形80μA-30ns的復(fù)原脈沖被施加至包括存儲元件的存儲單元，該存儲元件包括具有結(jié)晶態(tài)材料的主動區(qū)。80μA-30ns的脈沖波形和圖6A中所述的施加至包括具有結(jié)晶態(tài)材料的主動區(qū)的存儲單元的復(fù)原脈沖相同。

圖7B繪示通過存儲元件613中心的溫度剖面740，包括通過具有非晶態(tài)材料的主動區(qū)域(例如715)中心，如虛線630所標(biāo)示。溫度剖面740是基于對包括存儲元件613的存儲單元的熱模擬。如圖7B所示，在存儲元件613垂直距離開始約10nm處，加熱器620中的溫度停在約300K，并在存儲元件613垂直距離約20nm處升至約700K，而在存儲元件613垂直距離約100nm處降回至約300K。

由于熔點650大約是600K，在沿著高度的垂直距離約15nm到25nm之間，具有80μA-30ns脈沖波形的復(fù)原脈沖會將具有非晶態(tài)材料的主動區(qū)的溫度升高至超過熔點。相比之下，具有80μA-30ns脈沖波形的復(fù)原脈沖 并不足以讓具有結(jié)晶態(tài)材料的主動區(qū)的溫度升高超過熔點650。

圖7C為對應(yīng)于圖7A及圖7B的存儲元件的熱圖。如圖7C所示，存儲元件中具有非晶態(tài)材料的主動區(qū)在沿著高度的垂直距離約15nm到25nm之間、沿著寬度的水平距離約35nm和65nm之間的溫度超過熔點。

圖8繪示利用具有80μA-30ns脈沖波形的一例復(fù)原脈沖進(jìn)行阻值飄移復(fù)原的實驗結(jié)果。所示為三組電阻值范圍，其中各組包括初始范圍、復(fù)原前范圍以及復(fù)原后范圍。舉例來說，初始范圍與復(fù)原前范圍之間的時間為3天。針對這三組的箭頭表示因電阻值飄移復(fù)原處理所產(chǎn)生的電阻值范圍移動。在各組中，復(fù)原后范圍(例如，812、822及832)比復(fù)原前范圍(例如，813、823及833)更接近初始范圍(例如，811、821及831)。第四組電阻值范圍在感測范圍的上限(例如5000k歐姆)繪示成垂直線(如840)，因為第四組中的電阻值范圍超出了存儲裝置的感測范圍上限。四組電阻值范圍中的各組對應(yīng)一MLC存儲單元的特定數(shù)據(jù)值。舉例來說，4階存儲單元可包括數(shù)據(jù)值00、01、11以及10。

圖9繪示存儲單元的錯誤電阻值位準(zhǔn)可被電阻值飄移復(fù)原處理修正，其利用具有80μA-30ns脈沖波形的一例復(fù)原脈沖。圖9中的相似元件參照使用圖8中的相似參考標(biāo)號。

如圖9的例子所示，錯誤的電阻值位準(zhǔn)發(fā)生在第二組電阻值范圍中的復(fù)原前范圍(如823)與第三組電阻值范圍(如831、832、833)的重疊處，如圈框920所示，而那些錯誤的電阻值位準(zhǔn)修正于第二組電阻值范圍中的復(fù)原后范圍(如822)，使得第二組電阻值范圍中的復(fù)原后范圍(如822)不會和第三組電阻值范圍重疊。

錯誤的電阻值位準(zhǔn)發(fā)生在第三組電阻值范圍中的復(fù)原前范圍(如833)至少部分超出感測范圍的上限，如圈框930所示，而那些錯誤的電阻值位準(zhǔn)修正于第三組電阻值范圍中的復(fù)原后范圍(如832)，使得第三組電阻值范圍中的復(fù)原后范圍(如832)低于感測范圍的上限。

相比之下，通過類DRAM刷新方案，錯誤的電阻值位準(zhǔn)將被重新編程至相同的錯誤電阻值位準(zhǔn)，而非被修正。

圖10繪示在采用及不采用此處所述的電阻值飄移復(fù)原處理的情況下，實驗數(shù)據(jù)中的第一錯誤，其中電阻值飄移復(fù)原處理是使用具有80μA-30ns 脈沖波形的一例復(fù)原脈沖。若不采用電阻值飄移復(fù)原處理，第一錯誤發(fā)生在5000秒。相比之下，若采用電阻值飄移復(fù)原處理，第一錯誤則是發(fā)生在第140天，整體改善2400倍。針對時段(1)、(2)、(3)、(4)、(5)、(6)的電阻值范圍，將分別繪示于圖11A、圖11B、圖11C、圖11D、圖11E及圖11F。

圖11A、圖11B、圖11C、圖11D、圖11E及圖11F繪示對應(yīng)于圖10中時段(1)、(2)、(3)、(4)、(5)、(6)的電阻值飄移復(fù)原處理實驗結(jié)果，其使用具有80μA-30ns脈沖波形的一例復(fù)原脈沖。時段(1)、(2)、(3)、(4)、(5)、(6)大致上分別對應(yīng)于30、1,600、7,000、16,000、30,000及60,000千秒。

三組電阻值范圍如圖11A所示，其中各組包括一初始范圍、一復(fù)原前范圍以及一復(fù)原后范圍。該三組中的第一組電阻范圍對應(yīng)一低電阻值范圍，其包括對應(yīng)于繪示于圖11A的上、下方圖中約介于10k歐姆到20k歐姆之間的初始范圍1111、繪示于下方圖的復(fù)原前范圍1113，以及繪示于上方圖的復(fù)原后范圍1112。

類似地，該三組中的第二組電阻范圍對應(yīng)一中間電阻值范圍，其包括對應(yīng)于繪示于圖11A的上、下方圖中約介于50k歐姆到200k歐姆之間的初始范圍1121、繪示于下方圖的復(fù)原前范圍1123，以及繪示于上方圖的復(fù)原后范圍1122。該三組中的第三組電阻范圍對應(yīng)一高電阻值范圍，其包括對應(yīng)于繪示于圖11A的上、下方圖中約介于500k歐姆到2000k歐姆之間的初始范圍1131、繪示于下方圖的復(fù)原前范圍1133A，以及繪示于上方圖的復(fù)原后范圍1132A。

一般而言，電阻值飄移復(fù)原處理所造成的電阻值范圍移動會使復(fù)原后范圍相比于復(fù)原前范圍往初始范圍移動。第一組電阻值范圍相比于第二組電阻值范圍及第三組電阻值范圍呈現(xiàn)較少的移動量。第四組電阻值范圍在感測范圍的上限(例如5000k歐姆)繪示成垂直線(如1140)，因為第四組中的電阻值范圍超出了存儲裝置的感測范圍上限。

如圖11A的下方圖所示，錯誤的電阻值位準(zhǔn)可發(fā)生在第三組電阻值范圍中的復(fù)原前范圍(如1133A)至少部分超出感測范圍的上限，如圈框1150A所示。如圖11A的上方圖所示，那些錯誤的電阻值位準(zhǔn)為修正于第三組電阻值范圍中的復(fù)原后范圍，使得第三組電阻值范圍中的復(fù)原后范圍 (如1132A)低于感測范圍的上限。

類似地，如圖11B中的下方圖所示，錯誤的電阻值位準(zhǔn)可發(fā)生在第三組電阻值范圍中的復(fù)原前范圍(如1133B)至少部分超出感測范圍的上限，如圈框1150B所示。如圖11B的上方圖所示，那些錯誤的電阻值位準(zhǔn)為修正于第三組電阻值范圍中的復(fù)原后范圍，使得第三組電阻值范圍中的復(fù)原后范圍(如1132B)低于感測范圍的上限。

如圖11C中的下方圖所示，錯誤的電阻值位準(zhǔn)可發(fā)生在第三組電阻值范圍中的復(fù)原前范圍(如1133C)至少部分超出感測范圍的上限，如圈框1150C所示。如圖11C的上方圖所示，那些錯誤的電阻值位準(zhǔn)為修正于第三組電阻值范圍中的復(fù)原后范圍，使得第三組電阻值范圍中的復(fù)原后范圍(如1132C)低于感測范圍的上限。

如圖11D中的下方圖所示，錯誤的電阻值位準(zhǔn)可發(fā)生在第三組電阻值范圍中的復(fù)原前范圍(如1133D)至少部分超出感測范圍的上限，如圈框1150D所示。如圖11D的上方圖所示，那些錯誤的電阻值位準(zhǔn)為修正于第三組電阻值范圍中的復(fù)原后范圍，使得第三組電阻值范圍中的復(fù)原后范圍(如1132D)低于感測范圍的上限。

如圖11E及圖11F的下方圖所示的超過140天的期間(5)及(6)，錯誤的電阻值位準(zhǔn)可發(fā)生在第四組電阻值范圍中的復(fù)原前范圍(如1143E及1143F)至少部分超出感測范圍的上限，如圈框1150E及1150F所示。搭配參考圖2A、圖2B、圖2C、圖2D及圖2F，因為電阻飄移中的衰減階段，錯誤的電阻值位準(zhǔn)亦可發(fā)生在第四組電阻值范圍中的復(fù)原前范圍(如1143E及1143F)至少部分在感測范圍內(nèi)但與第三組電阻值范圍重疊的區(qū)域。如圖11E及圖11F的上方圖所示，錯誤的電阻值位準(zhǔn)在超過140天的期間(5)及(6)內(nèi)不會被修正。

因此，圖11A、圖11B、圖11C、圖11D、圖11E、圖11F說明了在采用本文所述的電阻值飄移復(fù)原處理時，140天內(nèi)才發(fā)生第一錯誤，其相比于在未采用本文所述的電阻值飄移復(fù)原處理時，第一錯誤發(fā)生在5000秒，產(chǎn)生了2400倍的改善。

圖12A及圖12B繪示適用于本文所述的電阻值飄移復(fù)原處理的復(fù)原脈沖的脈沖波形。舉例來說，脈沖波形可包括矩形脈沖波形(如1210)、 斜上(ramp-up)脈沖波形(如1220)以及L型脈沖波形(如1230)，如圖12A所示。脈沖波形可由包括電壓大小、電流大小、功率大小、溫度大小或時間長度的參數(shù)來定義。

矩形脈沖波形(如1210)可在一上升緣(如1213)由低振幅(如1211)轉(zhuǎn)態(tài)至高振幅(如1212)，并在一下降緣(如1214)由高振幅轉(zhuǎn)態(tài)至低振幅，且在上升緣和下降緣之間具有一時間長度(如1215)。矩形脈沖波形可例如具有不同的電流振幅及時間長度變化：50μA-30ns、80μA-30ns、80μμA-50ns及100μA-50ns，其中μA表示微安培，ns表示納秒。在實現(xiàn)上，具有不同脈沖波形的復(fù)原脈沖可被施加至位于不同決定的電阻值位準(zhǔn)的存儲單元。

三角脈沖波形(如1220)可在一上升緣(如1223)由低振幅(如1221)轉(zhuǎn)態(tài)至高振幅(如1222)，并接著在一下降緣(如1224)由高振幅轉(zhuǎn)態(tài)至低振幅。三角脈沖波形的時間長度(如1225)可包括上升緣的上升時間以及下降緣的下降時間。該上升時間可實質(zhì)上長于下降時間，并可包括至少50％的三角脈沖。

在圖12B的例子中，在電阻值飄移復(fù)原處理中，一組復(fù)原脈沖包括具有第一脈沖波形(如1210)的復(fù)原脈沖，以及具有第二脈沖波形的第二復(fù)原脈沖可被施加至存儲單元，其中該第二脈沖波形對應(yīng)于該組中存儲單元的決定電阻位準(zhǔn)。第一脈沖波形在振幅及/或時間長度上可相同或相異于第二脈沖波形。

舉例來說，第一脈沖波形(如1210)可如圖12A所描述，而第二脈沖波形(如1240)可以是矩形脈沖波形。第二脈沖波形(如1240)可在一上升緣(如1243)由低振幅(如1211)轉(zhuǎn)態(tài)至高振幅(如1242)，并在一下降緣(如1244)由高振幅轉(zhuǎn)態(tài)至低振幅，且在上升緣和下降緣之間具有一時間長度(如1245)。

舉例來說，第一脈沖波形和第二脈沖波形皆可包括50μA-30ns或100μA-50ns?；蛘撸谝幻}沖波形和第二脈沖波形可分別包括80μA-30ns及80μA-50ns，或分別包括80μA-50ns及100μA-50ns。在實現(xiàn)上，具有不同脈沖波形的第一及第二復(fù)原脈沖可被施加至位于不同決定的電阻值位準(zhǔn)的存儲單元上。

圖13繪示針對相變存儲單元的設(shè)定、重設(shè)、讀取以及復(fù)原脈沖的例子。復(fù)原脈沖可被用在本文所述的電阻值飄移復(fù)原處理當(dāng)中。重設(shè)、設(shè)定、復(fù)原以及讀取脈沖(例如分別為1310、1320、1330及1340)可由包括電壓、電流或功率大小以及時間長度的參數(shù)來描述。為了比較施加至存儲單元上不同型態(tài)的脈沖，所示的設(shè)定、重設(shè)、讀取以及復(fù)原脈沖從時間0開始。在寫入(例如設(shè)定或重設(shè))、讀取以及飄移復(fù)原操作中，設(shè)定、重設(shè)、讀取以及復(fù)原脈沖在不同的時間被施加。如此處所使用的，術(shù)語「編程脈沖」可以是指施加至一存儲單元以將該存儲單元重設(shè)至非晶態(tài)的重設(shè)脈沖，以及施加至一存儲單元以將該存儲單元設(shè)定至結(jié)晶態(tài)的設(shè)定脈沖。

復(fù)原脈沖可具有低于重設(shè)脈沖且高于讀取脈沖的振幅，并具有短于重設(shè)脈沖且長于讀取脈沖的時間長度。舉例來說，復(fù)原脈沖的振幅可小于重設(shè)脈沖的一半，并具有約設(shè)定脈沖五分之一的時間長度。復(fù)原脈沖的描述可進(jìn)一步搭配圖6A、圖6B、圖6C、圖7A、圖7B及圖7C。

在包括相變存儲元件的存儲單元的操作中，通過存儲單元的電性脈沖可設(shè)定或重設(shè)相變存儲元件的電阻狀態(tài)。為將存儲元件重設(shè)至非晶態(tài)，可利用高振幅、短時間的重設(shè)脈沖(如1310)來將存儲元件的主動區(qū)加熱至一熔點溫度(如1350)，接著快速地使其冷卻以固化在非晶態(tài)。為將存儲元件設(shè)定為結(jié)晶態(tài)，可利用中等振幅的設(shè)定脈沖(如1320)來使其加熱至一結(jié)晶溫度(如1360)，并通過長時間冷卻來讓主動區(qū)固化在結(jié)晶狀態(tài)。為讀取存儲元件的狀態(tài)，可將具有小振幅、短時間的讀取脈沖(如1340)施加至所選的存儲單元，并感測電流結(jié)果。

舉例來說，復(fù)原脈沖可具有介于50μA至100μA之間的電流振幅(如1335)以及介于30ns至50ns之間的時間長度(如T2)。設(shè)定脈沖可具有介于100μA至200μA之間的電流振幅(如1325)以及介于100ns至500ns之間的時間長度(如T4)。重設(shè)脈沖可具有約介于400μA的電流振幅(如1315)以及介于50ns至100ns之間的時間長度(如T3)。讀取脈沖可具有約30μA的電流振幅(如1345)以及約50ns的時間長度(如T1)。

圖14為存儲裝置(如1400)的簡化方塊圖。存儲裝置包括一陣列的存儲單元(如1460)，該些存儲單元包括可編程電阻存儲元件。在部分實施例中，陣列1460可包括多個SLC。在部分實施例中，陣列1460可包括 多個MLC。

存儲裝置1400包括耦接陣列的控制器(如1410)?？刂破?410例如由狀態(tài)機(jī)實現(xiàn)，可提供信號以控制由電壓供應(yīng)器或方塊1420所產(chǎn)生或提供的供電偏壓配置，以完成各種不同的操作，包括對存儲單元的寫入、讀取、抹除以及飄移復(fù)原操作?？刂破骺衫矛F(xiàn)有的特殊用途邏輯電路來實現(xiàn)。在一替代實施例中，控制器包括一般用途處理器，其可實現(xiàn)在相同的集成電路上，執(zhí)行計算機(jī)程序以控制裝置的操作。又一實施例中，特殊用途邏輯電路以及一般用途處理器可用來實現(xiàn)控制器。

控制器1410用以編程陣列中的存儲單元，通過對存儲單元施加編程脈沖以于N個電阻值指定范圍中建立電阻值位準(zhǔn)來存儲數(shù)據(jù)，其中各指定范圍對應(yīng)一特定數(shù)據(jù)值，控制器1410并對陣列中的存儲單元執(zhí)行電阻值飄移復(fù)原處理，包括對編程存儲單元組施加具有脈沖波形的復(fù)原脈沖，其中編程存儲單元組中的存儲單元被施加具脈沖波形的復(fù)原脈沖，使其的電阻值位準(zhǔn)在二或多個電阻值指定范圍內(nèi)。電阻值飄移復(fù)原處理可響應(yīng)于外部指令而中斷，像是來自存儲裝置1400外部源的指令。

N個指定范圍包括一高電阻值范圍以及一低電阻值范圍，在高電阻值范圍中，存儲單元包括具有一第一體積的非晶態(tài)材料的主動區(qū)，在低電阻值范圍中，存儲單元包括具有一第二體積的非晶態(tài)材料的主動區(qū)，第二體積小于第一體積。脈沖波形用來使在高電阻值范圍中的存儲單元主動區(qū)的溫度高于一熔點，并使得在低電阻值范圍中的存儲單元主動區(qū)的溫度低于該熔點。該N個電阻值指定范圍可包括一或多個中間電阻值范圍，在該一或多個中間電阻值范圍中，存儲單元包括具有體積介于第一體積和第二體積之間的非晶態(tài)材料的主動區(qū)，該一或多個中間電阻值范圍介于高電阻值范圍和低電阻值范圍之間。數(shù)字N可大于2，且編程存儲單元組中的該些存儲單元在該N個電阻值指定范圍中皆具有電阻值位準(zhǔn)。

控制器1410可用來對存儲單元組中的存儲單元施加一復(fù)原脈沖組，其包括具有第一脈沖波形的第一復(fù)原脈沖以及具有第二脈沖波形的第二復(fù)原脈沖，第二脈沖波形對應(yīng)存儲單元組中存儲單元的決定電阻值位準(zhǔn)。第一脈沖波形可以和第二脈沖波形相同，或者與其相異。

控制器1410可用來讀取存儲單元組中的存儲單元以決定存儲單元組 中存儲單元的電阻值位準(zhǔn)，并用來對存儲單元組中位于決定的電阻值位準(zhǔn)的存儲單元施加復(fù)原脈沖，復(fù)原脈沖的脈沖波形各自對應(yīng)于決定的電阻值位準(zhǔn)?？刂破?410可用來讀取存儲單元組中的存儲單元以決定存儲單元組中存儲單元的電阻值位準(zhǔn)，并用來對存儲單元組中位于二或多個決定的電阻值位準(zhǔn)的存儲單元施加具有相同脈沖波形的復(fù)原脈沖?？刂破?410可用來對存儲單元組中位于多個電阻值位準(zhǔn)的存儲單元施加具有相同脈沖波形的復(fù)原脈沖，而不用先讀取存儲單元組中的存儲單元以決定存儲單元組中存儲單元的電阻值位準(zhǔn)。

本文所述的至少一復(fù)原脈沖可獨立于編程存儲單元的數(shù)據(jù)值。

在部分實施例中，存儲陣列可包括多個SLC。在其他實施例中，陣列1460可包括多個MLC。字線譯碼器1440耦接于存儲陣列1460中排成列的多條字線1445。位線譯碼器1470經(jīng)由全局(global)位線1465耦接至存儲陣列1460。全局位線1465耦接于存儲陣列1460中排列成行的邏輯位線(未繪示)。總線1430上的地址被提供至位線譯碼器1470(行地址)以及字線譯碼器1440(列地址)。方塊1480中的感測電路/數(shù)據(jù)輸入結(jié)構(gòu)，包括用以寫入、讀取、抹除以及電阻飄移復(fù)原處理等操作的電壓及/或電流源，通過數(shù)據(jù)總線1475耦接至位線譯碼器1470。通過線1485，數(shù)據(jù)是提供至/自集成電路上的其他電路1490，像是一般用途處理器或特殊用途應(yīng)用電路，或是可提供存儲裝置1400所支持的系統(tǒng)上芯片(system-on-a-chip)功能的模塊組合。其他電路1490可例如包括輸入/輸出端口。

綜上所述，雖然本發(fā)明已以優(yōu)選實施例揭露如上，然其并非用以限定本發(fā)明。本發(fā)明所屬技術(shù)領(lǐng)域中普通技術(shù)人員，在不脫離本發(fā)明的精神和范圍內(nèi)，當(dāng)可作各種的更改與修飾。因此，本發(fā)明的保護(hù)范圍當(dāng)視權(quán)利要求所界定者為準(zhǔn)。