電阻式非揮發(fā)性內存裝置制造方法
【專利摘要】本發(fā)明提供一種電阻式非揮發(fā)性記憶體裝置。上述電阻式非揮發(fā)性記憶體裝置包括一底電極接觸插塞；一底電極，設置于上述底電極插塞上，且與上述底電極插塞接觸；一電阻轉態(tài)層，設置于上述底電極上；一頂電極，設置于上述電阻轉態(tài)層上；一頂電極接觸插塞，設置于上述頂電極上，且與上述頂電極接觸，其中上述底電極接觸插塞和上述頂電極接觸插塞沿一上視方向以一距離彼此隔開。本發(fā)明提供一種電阻式非揮發(fā)性記憶體裝置通過電極接觸插塞配置可使頂電極接觸插塞遠離于位于底電極接觸插塞正上方的部分MIM疊層，以降低因底電極接觸插塞頂面輪廓造成的元件電性影響，因而可降低元件的電阻轉換阻值變異量。
【專利說明】電阻式非揮發(fā)性內存裝置

【技術領域】
[0001]本發(fā)明是關于一種電阻式非揮發(fā)性內存裝置，特別是關于一種具低電阻轉換阻值變異量的電阻式非揮發(fā)性內存裝置。

【背景技術】
[0002]電阻式非揮發(fā)性內存(RRAM)因具有功率消耗低、操作電壓低、寫入抹除時間短、耐久度長、記憶時間長、非破壞性讀取、多狀態(tài)存儲、元件制程簡單及可微縮性等優(yōu)點，所以成為新興非揮發(fā)性內存的主流。常見的電阻式非揮發(fā)性內存的基本結構為底電極、電阻轉態(tài)層及頂電極構成的一金屬-絕緣體-金屬(metal-1nsulator-metal, MIM)疊層結構，且電阻式非揮發(fā)性內存的電阻轉換(resistive switching,RS)阻值特性為元件的重要特性。然而，電阻式非揮發(fā)性內存的電阻轉換阻值控制的困難度非常高。舉例來說，常見的電阻式非揮發(fā)性內存的電阻轉態(tài)層的晶粒結晶取向(crystalline orientat1n)與其下的底電極的晶粒結晶取向兩者極為相關，因而底電極的晶粒結晶取向會影響電阻式非揮發(fā)性內存的電阻轉換阻值特性。另外，底電極的表面輪廓(profile)的平坦度也會影響電阻式非揮發(fā)性內存的電阻轉換阻值特性。
[0003]因此，在此【技術領域】中，有需要一種非揮發(fā)性內存及其制造方法，以改善上述缺點。


【發(fā)明內容】

[0004]有鑒于此，本發(fā)明提供一種電阻式非揮發(fā)性內存裝置，以降低電阻式非揮發(fā)性內存裝置的電阻轉換(RS)阻值變異量。
[0005]本發(fā)明的一實施例提供一種電阻式非揮發(fā)性內存裝置。上述電阻式非揮發(fā)性內存裝置包括一底電極接觸插塞；一底電極，設置于上述底電極插塞上，且與上述底電極插塞接觸；一電阻轉態(tài)層，設置于上述底電極上；一頂電極，設置于上述電阻轉態(tài)層上；一頂電極接觸插塞，設置于上述頂電極上，且與上述頂電極接觸，其中上述底電極接觸插塞和上述頂電極接觸插塞沿一上視方向以一距離彼此隔開。
[0006]本發(fā)明實施例提供的一種電阻式非揮發(fā)性內存裝置，通過電極接觸插塞配置可使頂電極接觸插塞遠離于位于底電極接觸插塞正上方的部分MIM疊層，以降低因底電極接觸插塞頂面輪廓造成的元件電性影響，因而可降低元件的電阻轉換阻值變異量。

【專利附圖】

【附圖說明】
[0007]此處所說明的附圖用來提供對本發(fā)明的進一步理解，構成本申請的一部分，并不構成對本發(fā)明的限定。在附圖中:
[0008]圖1為本發(fā)明的一實施例的電阻式非揮發(fā)性內存裝置的剖面示意圖；
[0009]圖2為本發(fā)明的一實施例的電阻式非揮發(fā)性內存裝置的上視示意圖；
[0010]圖3為本發(fā)明的另一實施例的電阻式非揮發(fā)性內存裝置的上視示意圖；
[0011]圖4為本發(fā)明的又一實施例的電阻式非揮發(fā)性內存裝置的上視示意圖。
[0012]符號說明:
[0013]500、500a、500b、500c?電阻式非揮發(fā)性內存裝置；
[0014]200、200a、200b、200c?金屬-絕緣體-金屬疊層；
[0015]202?底電極接觸插塞；
[0016]203、253、255 ?頂面；
[0017]204?頂電極接觸插塞；
[0018]206?底電極；
[0019]208?電阻轉態(tài)層；
[0020]210?頂電極；
[0021]212、216 ?寬邊；
[0022]214、218 ?窄邊；
[0023]220、222 ?側邊；
[0024]230?第二長軸方向；
[0025]232?第一長軸方向；
[0026]234a>234b>234c ?第二半部；
[0027]236a、236b、236c ?第一半部；
[0028]250?半導體基板；
[0029]252、254?層間介電層；
[0030]256 ?電路；
[0031]A1、A2、B1、B2、C1、C2、D1、D2、E1、E2、G1、G2 ?面積；
[0032]D?距離；
[0033]L?中心線。

【具體實施方式】
[0034]為了讓本發(fā)明的目的、特征、及優(yōu)點能更明顯易懂，下文特舉較佳實施例，并配合所附圖示，做詳細的說明。本發(fā)明說明書提供不同的實施例來說明本發(fā)明不同實施方式的技術特征。其中，實施例中的各元件的配置為說明之用，并非用以限制本發(fā)明。且實施例中圖式標號的部分重復，是為了簡化說明，并非意指不同實施例之間的關聯(lián)性。
[0035]本發(fā)明實施例提供一種非揮發(fā)性內存，例如為一電阻式非揮發(fā)性內存(RRAM)裝置，其使連接至頂電極的頂電極接觸插塞與連接至底電極的底電極接觸插塞橫向隔開一距離。此處的“橫向”表示大體上垂直于RRAM的由底電極、電阻轉態(tài)層(resistive switchinglayer)及頂電極構成的金屬-絕緣體-金屬(MIM)疊層的頂面的方向，上述方向也可大體上垂直于頂電極接觸插塞與底電極接觸插塞的長軸方向。經由上述電極接觸插塞配置可使頂電極接觸插塞遠離于MIM疊層位于底電極接觸插塞的不平整部分，因而可降低元件的電阻轉換(resistive switching, RS)阻值變異量。
[0036]圖1顯示本發(fā)明的一實施例的電阻式非揮發(fā)性內存裝置500的剖面示意圖。如圖1所不，本發(fā)明一實施例的非揮發(fā)性內存500可設置于例如娃基板的一半導體基板250上，非揮發(fā)性內存500的主要兀件包括一底電極接觸插塞202。在本發(fā)明的一實施例中,底電極接觸插塞202設置于上述基板上。一底電極206,設置于底電極插塞202上,且與上述底電極插塞202接觸。一電阻轉態(tài)層208,設置于上述底電極206上。一頂電極210,設置于上述電阻轉態(tài)層208上，以及一頂電極接觸插塞204，設置于上述頂電極210上，且與上述頂電極210接觸。
[0037]在本發(fā)明的一實施例中，底電極接觸插塞202和頂電極接觸插塞204的材質可包括鶴(W)。在本發(fā)明的一實施例中,底電極206和頂電極210的材質可包括招(Al)、鈦、氮化鈦或上述組合。在本發(fā)明的一實施例中，可利用電子束真空蒸鍍(E-beam evaporat1n)或派鍍法(sputtering)形成底電極206和頂電極210。另外,在本發(fā)明的一實施例中，電阻轉態(tài)層208的材質可包括二氧化鉿(HfO2)、氧化鋁(Al2O3)、鉻摻雜的鈦酸鍶、鉻摻雜的鋯酸鍶、二氧化鋯薄膜。在本發(fā)明的一實施例中，可利用原子層沉積法(ALD)形成電阻轉態(tài)層208。如圖1所示，在本發(fā)明的一實施例中，底電極206、電阻轉態(tài)層208及頂電極210可共同構成一金屬-絕緣體-金屬(MIM)疊層200。
[0038]接著將進一步說明本發(fā)明一實施例的電阻式非揮發(fā)性內存裝置500的制造方法。首先，提供一半導體基板250,例如一娃基板,并對其進行RCA(Rad1 Corporat1n ofAmerica)清洗制程。之后，可利用高溫爐管制程，于半導體基板上形成一電路256，其用以對電阻式非揮發(fā)性內存裝置500施加操作電壓。在本發(fā)明的一實施例中，電路256可包括電晶體、二極體、電容、電阻等電子元件。然后，可利用化學氣相沉積法(CVD)或電漿增強型化學氣相沉積法(PECVD)，全面性沉積一層間介電層252。然后，可利用例如包括微影法和非等向性蝕刻法的一圖案化制程，于層間介電層252中形成一開口，定義出底電極接觸插塞202的形成位置，且部分電路會從上述開口中暴露出來。接著，可利用化學氣相沉積法(CVD)，于開口側壁沉積例如鈦或氮化鈦(TiN)的阻障層，再于開口中填入例如鎢(W)的導電材料，再進行例如化學機械研磨(CMP)法的平坦化制程，以移除層間介電層252的頂面253上方多余的導電材料，以于開口中形成底電極接觸插塞202。值得注意的是，由于層間介電層252與開口中的導電材料(例如鎢(W))在化學機械研磨(CMP)法的制程期間的研磨速率不同，所以進行平坦化制程之后，底電極接觸插塞202的頂面203仍有可能會凸出于層間介電層252的頂面253。接著,可利用電子束真空蒸鍍(E-beam evaporat1n)或派鍍法(sputtering),于層間介電層252上形成一底電極206。在本發(fā)明的一實施例中，底電極接觸插塞202與底電極206之間的界面(與底電極接觸插塞202的頂面203的位置相同)，可為對齊層間介電層252的頂面253的一平面或為一不平整表面。之后，可利用原子層沉積法(ALD),于底電極206成長一電阻轉態(tài)層208。在本發(fā)明之一實施例中，形成電阻轉態(tài)層208之后，可對上述電阻轉態(tài)層208進行例如快速高溫退火制程(rapid thermal annealing,RTA)法的一退火制程。接著，可利用電子束蒸鍍法，于電阻轉態(tài)層208上形成一頂電極210，并藉由利用金屬光罩的圖案化制程定義頂電極210、電阻轉態(tài)層208及底電極206面積和形成位置，經過上述圖案化制程制程之后，圖案化后的底電極206、電阻轉態(tài)層208及頂電極210可共同構成一金屬-絕緣體-金屬(MIM)疊層200,其中位于底電極接觸插塞202正上方的MIM疊層200的部分頂面輪廓會與底電極接觸插塞202與底電極206之間的界面(位置相同于頂面203) —致，舉例來說，如果底電極接觸插塞202與底電極206之間的界面為一平面，位于底電極接觸插塞202正上方的MM疊層200的部分頂面輪廓也會為一平面，如果底電極接觸插塞202與底電極206的間的界面為一不平整表面，位于底電極接觸插塞202正上方的MIM疊層200的部分頂面輪廓也會為一不平整表面。
[0039]之后，可再利用化學氣相沉積法(CVD)或電漿增強型化學氣相沉積法(PECVD)，全面性沉積一層間介電層254。然后，可利用例如包括微影法和非等向性蝕刻法之一圖案化制程，于層間介電層254中形成一開口，定義出頂電極接觸插塞204的形成位置，且使部分頂電極210從上述開口暴露出來。接著，可利用化學氣相沉積法(CVD)，于開口側壁沉積例如鈦或氮化鈦(TiN)的阻障層，再于開口中填入例如鎢(W)的導電材料，再進行例如化學機械研磨(CMP)法的平坦化制程，以移除層間介電層254的頂面255上方多余的導電材料，以于開口中形成頂電極接觸插塞204。
[0040]本發(fā)明實施例的電阻式非揮發(fā)性內存裝置500的操作方式為對頂電極接觸插塞204和底電極接觸插塞202施加正(負)直流偏壓，以轉換電阻式非揮發(fā)性內存裝置500的電阻狀態(tài)(resistance state)。當對本發(fā)明實施例的電阻式非揮發(fā)性內存裝置500的頂電極接觸插塞204施加正(負)直流偏壓時，電流會隨著電壓增加而增加，當電流上升至限流值，其對應的偏壓為形成電壓(forming voltage)，通常需要較大的偏壓，此時電阻式非揮發(fā)性內存裝置500的電阻狀態(tài)由原始狀態(tài)(original state ；0-state)轉換到低電阻狀態(tài)(low resistance state ;LRS,或可稱為ON-state)。接著，對本發(fā)明實施例的電阻式非揮發(fā)性內存裝置500的頂電極接觸插塞204施予一抹除電壓(turn-off voltage),當抹除電壓至一適當值時元件電流開始下降，當抹除電壓至一極限值時電流急遽下降至較低的電流值，此時電阻式非揮發(fā)性內存裝置500的電阻狀態(tài)由低電阻狀態(tài)的電流轉態(tài)到高電阻狀態(tài)(high resistance state ;HRS,或可稱為OFF-state)。接著,對本發(fā)明實施例的電阻式非揮發(fā)性內存裝置500的頂電極接觸插塞204施予一寫入電壓(turn-on voltage)時，電流會隨著電壓增加而增加，當寫入電壓至一極限值時到達電流限流值，此時電阻式非揮發(fā)性內存裝置500的電阻狀態(tài)由高電阻狀態(tài)轉換至低電阻狀態(tài)，且此電阻轉換特性可以多次重復操作。另外，可對電阻狀態(tài)為高電阻狀態(tài)(HRS)或低電阻狀態(tài)(LRS)的電阻式非揮發(fā)性內存裝置500施予小于抹除電壓和寫入電壓的一讀取電壓，以讀取電阻式非揮發(fā)性內存裝置500在不同電阻狀態(tài)下的電流值來得知電阻式非揮發(fā)性內存裝置500的記憶狀態(tài)。亦即我們可以利用控制施予偏壓的大小使本發(fā)明實施例的電阻式非揮發(fā)性內存裝置500產生電阻的轉換以達到記憶目的，在無外加電源供應下，高低電阻態(tài)皆能維持其記憶態(tài)，可用于非揮發(fā)性內存的應用。
[0041]所以，在本發(fā)明的一實施例中，設計電阻式非揮發(fā)性內存裝置500，使連接至頂電極210的頂電極接觸插塞204與連接至底電極206的底電極接觸插塞202橫向(意即大體上平行MM疊層200的頂面)隔開一距離。在本發(fā)明的一實施例中，上述頂電極接觸插塞204和底電極接觸插塞202的配置位置關會使頂電極接觸插塞204遠離于位于底電極接觸插塞202正上方的MM疊層200的部分頂面輪廓，以降低電阻式非揮發(fā)性內存裝置500的電阻轉換(resistive switching, RS)阻值變異量。因此,如圖1所示，電阻式非揮發(fā)性內存裝置500的底電極接觸插塞202的一第一長軸方向232和頂電極接觸插塞204的一第二長軸方向230彼此平行且不重合。也因此，如圖1所示，底電極接觸插塞202沿第一長軸方向232的一第一剖面和頂電極接觸插塞204沿第二長軸方向230的一第二剖面兩者不共平面。
[0042]圖2顯示本發(fā)明的一實施例的電阻式非揮發(fā)性內存裝置500a的上視示意圖。請同時參圖1、圖2，圖1所示的上述第一長軸方向232和第二長軸方向230大體上平行于電阻式非揮發(fā)性內存裝置500的上視方向(即圖2垂直入紙面的方向)，因此，如圖1、圖2所示，電阻式非揮發(fā)性內存裝置500/500a的底電極接觸插塞202/202a和頂電極接觸插塞204/204a沿一上視方向(大體上平行于上述第一長軸方向232和第二長軸方向230)以一距離D彼此隔開。換句話說，在如圖1、圖2所示的實施例中，沿上述上視方向看去，頂電極接觸插塞204和底電極接觸插塞202兩者不對齊。
[0043]在本發(fā)明的一實施例中，除了將電阻式非揮發(fā)性內存裝置的頂電極接觸插塞配置遠離于位于底電極接觸插塞正上方的部分MIM疊層，使位于頂電極接觸插塞正下方的頂電極和底電極均具平坦表面輪廓的外。也可降低頂電極接觸插塞與MIM疊層的頂電極的間的接觸電阻，以保證在操作電阻式非揮發(fā)性內存裝置時，電阻式非揮發(fā)性內存裝置的高低電阻狀態(tài)轉換區(qū)域會接近于頂電極接觸插塞與MIM疊層接觸的區(qū)域。根據(jù)上述設計，電阻式非揮發(fā)性內存裝置的高-低電阻狀態(tài)轉換區(qū)域遠離于位于底電極接觸插塞正上方的部分MIM疊層，使高-低電阻狀態(tài)轉換區(qū)域內的部分頂電極和部分底電極均具平坦表面輪廓，以進一步降低電阻式非揮發(fā)性內存裝置的電阻轉換(RS)阻值變異量。
[0044]如圖2所示，本發(fā)明的一實施例的電阻式非揮發(fā)性內存裝置500a的MM疊層200a的上視形狀可為一端寬一端窄的非對稱形狀，例如為三角形、梯形或多邊形。在本實施例中，MM疊層200a的上視形狀為梯形時，MIM疊層200a的上視形狀包括彼此相對的一寬邊212和一窄邊214，且設計將頂電極接觸插塞204a設置接近寬邊212，且底電極接觸插塞202a設置接近窄邊214。在本發(fā)明的一實施例中，MM疊層200a位于寬邊212和窄邊214之間的一中心線L將MM疊層200a分為包含窄邊214的一第一半部234a和包含寬邊212的一第二半部236a，其中第一半部234a的上視面積BI小于第二半部236a的上視面積B2，同時底電極接觸插塞202a的上視面積Al等于頂電極接觸插塞204a的上視面積A2。在本實施例中，底電極接觸插塞202a與MIM疊層200a之間的接觸面積也會等于面積Al，且頂電極接觸插塞204a與MIM疊層200a之間的接觸面積也會等于面積A2。所以，在本實施例中，底電極接觸插塞202a與MM疊層200a的底電極206 (如第I圖所示)之間的接觸面積Al等于頂電極接觸插塞204a與MIM疊層200a的頂電極210 (如第I圖所示)之間的接觸面積A2。根據(jù)上述設計，可使頂電極接觸插塞204a與MM疊層200a之間的電阻值低于底電極接觸插塞202a與其接觸的第一半部234a的電阻值。
[0045]圖3顯示本發(fā)明的另一實施例的電阻式非揮發(fā)性內存裝置500b的上視示意圖。在本發(fā)明的另一實施例中，除了可將電阻式非揮發(fā)性內存裝置500b的MIM疊層200b的上視形狀設計為一端寬一端窄的非對稱形狀，且可同時設計底電極接觸插塞202b與MM疊層200b的底電極206 (如圖1所示)之間的接觸面積小于頂電極接觸插塞204b與MIM疊層200b的頂電極210 (如圖1所示)之間的接觸面積，以進一步降低頂電極接觸插塞204b與MM疊層200b之間的電阻值。在本實施例中，當MM疊層200b的上視形狀為梯形時，MIM疊層200b的上視形狀包括彼此相對的一寬邊216和一窄邊218，且設計將頂電極接觸插塞204b設置接近寬邊216，且底電極接觸插塞202b設置接近窄邊218。在本發(fā)明的一實施例中，MM疊層200b位于寬邊216和窄邊218之間的一中心線L將MM疊層200b分為包含窄邊218的一第一半部234b和包含寬邊216的一第二半部236b，其中第一半部234b的上視面積Dl小于第二半部236b的上視面積D2，同時底電極接觸插塞202b的上視面積Cl設計小于頂電極接觸插塞204b的上視面積C2。在本實施例中，底電極接觸插塞202b與MM疊層200b之間的接觸面積也會等于面積Cl，且頂電極接觸插塞204b與MM疊層200b之間的接觸面積也會等于面積C2。所以，在本實施例中，底電極接觸插塞202b與MM疊層200b的底電極206 (如圖1所示)之間的接觸面Cl小于頂電極接觸插塞204b與MIM疊層200b的頂電極210(如圖1所示)之間的接觸面積C2。根據(jù)上述設計，可使頂電極接觸插塞204b與MM疊層200b之間的電阻值更加低于底電極接觸插塞202b與其接觸的第一半部234b的電阻值。
[0046]圖4顯示本發(fā)明的又一實施例的電阻式非揮發(fā)性內存裝置500c的上視示意圖。在本發(fā)明的又一實施例中，也可將電阻式非揮發(fā)性內存裝置500c的MIM疊層200c的上視形狀設計為例如正方形或長方形的對稱形狀，且可同時設計底電極接觸插塞202c與MM疊層200c的底電極206 (如圖1所示)之間的接觸面積小于頂電極接觸插塞204c與MIM疊層200c的頂電極210 (如圖1所示)之間的接觸面積，以降低頂電極接觸插塞204c與MM疊層200c之間的電阻值。如圖4所示，在本實施例中，電阻式非揮發(fā)性內存裝置500c的MIM疊層200c的上視形狀設計為長方形，因此頂電極接觸插塞204c設置接近的側邊220長度會等于底電極接觸插塞202c設置接近的相對側邊222。所以，MM疊層200c位于側邊220和222之間的一中心線L將MM疊層200c分為包含側邊222的一第一半部234c和包含側邊220的一第二半部236c，其中第一半部234c的上視面積Gl可等于第二半部236c的上視面積G2。同時，在本實施例中，底電極接觸插塞202c的上視面積El設計小于頂電極接觸插塞204c的上視面積E2。在本實施例中，底電極接觸插塞202c與MM疊層200c之間的接觸面積也會等于面積El，且頂電極接觸插塞204c與MIM疊層200c之間的接觸面積也會等于面積E2。所以，在本實施例中，底電極接觸插塞202c與MM疊層200c的底電極206 (如圖1所示)之間的接觸面El小于頂電極接觸插塞204c與MM疊層200c的頂電極210 (如圖1所示)之間的接觸面積E2。根據(jù)上述設計，也可使頂電極接觸插塞204c與MIM疊層200c之間的電阻值更加低于底電極接觸插塞202c與其接觸的MIM疊層200c的電阻值。
[0047]本發(fā)明實施例提供一種電阻式非揮發(fā)性內存裝置，例如為一電阻式非揮發(fā)性內存(RRAM)裝置，其使連接至頂電極的頂電極接觸插塞與連接至底電極的底電極接觸插塞橫向隔開一距離。經由上述電極接觸插塞配置可使頂電極接觸插塞遠離于位于底電極接觸插塞正上方的部分MIM疊層，以降低因底電極接觸插塞頂面輪廓造成的元件電性影響，因而可降低元件的電阻轉換(resistive switching, RS)阻值變異量。或者，可設計降低頂電極接觸插塞與MIM疊層的頂電極之間的接觸電阻，以保證在操作電阻式非揮發(fā)性內存裝置時，電阻式非揮發(fā)性內存裝置的高低電阻狀態(tài)轉換區(qū)域會接近于頂電極接觸插塞與MIM疊層接觸的區(qū)域，因為位于上述區(qū)域的部分頂電極和部分底電極均具平坦表面輪廓，所以也可以進一步降低電阻式非揮發(fā)性內存裝置的電阻轉換(RS)阻值變異量。
[0048]以上所述的【具體實施方式】，對本發(fā)明的目的、技術方案和有益效果進行了進一步詳細說明，所應理解的是，以上所述僅為本發(fā)明的【具體實施方式】而已，并不用于限定本發(fā)明的保護范圍，凡在本發(fā)明的精神和原則之內，所做的任何修改、等同替換、改進等，均應包含在本發(fā)明的保護范圍之內。
【權利要求】
1.一種電阻式非揮發(fā)性內存裝置，其特征在于，所述裝置包括: 一底電極接觸插塞； 一底電極，設置于該底電極插塞上，且與該底電極插塞接觸； 一電阻轉態(tài)層，設置于該底電極上； 一頂電極，設置于該電阻轉態(tài)層上；以及 一頂電極接觸插塞，設置于該頂電極上，且與該頂電極接觸，其中該底電極接觸插塞和該頂電極接觸插塞沿一上視方向以一距離彼此隔開。
2.如權利要求1所述的電阻式非揮發(fā)性內存裝置，其特征在于，該頂電極接觸插塞與該頂電極之間的一第一接觸面積大于該底電極接觸插塞與該底電極之間的一第二接觸面積。
3.如權利要求2所述的電阻式非揮發(fā)性內存裝置，其特征在于，該底電極、該電阻轉態(tài)層和該頂電極構成一金屬-絕緣體-金屬疊層，且該金屬-絕緣體-金屬疊層沿該上視方向的一上視形狀包括正方形或長方形。
4.如權利要求1所述的電阻式非揮發(fā)性內存裝置，其特征在于，該底電極、該電阻轉態(tài)層和該頂電極構成一金屬-絕緣體-金屬疊層，且該金屬-絕緣體-金屬疊層沿該上視方向的一上視形狀為包括彼此相對的一寬邊和一窄邊的一非對稱形狀。
5.如權利要求4所述的電阻式非揮發(fā)性內存裝置，其特征在于，該頂電極接觸插塞設置接近該寬邊，且該底電極接觸插塞設置接近該窄邊。
6.如權利要求4所述的電阻式非揮發(fā)性內存裝置，其特征在于，該金屬-絕緣體-金屬疊層的該上視形狀包括三角形、梯形或多邊形。
7.如權利要求1所述的電阻式非揮發(fā)性內存裝置，其特征在于，該金屬-絕緣體-金屬疊層的位于該寬邊和該窄邊之間的一中心線將該金屬-絕緣體-金屬疊層分為包含該窄邊的一第一半部和包含該寬邊的一第二半部，其中該第一半部的面積小于該第二半部的面積。
8.如權利要求1所述的電阻式非揮發(fā)性內存裝置，其特征在于，該底電極接觸插塞的一第一長軸方向和該頂電極接觸插塞的一第二長軸方向彼此平行且不重合。
9.如權利要求8所述的電阻式非揮發(fā)性內存裝置，其特征在于，該底電極接觸插塞沿該第一長軸方向的一第一剖面和該頂電極接觸插塞沿該第二長軸方向的一第二剖面兩者不共平面。
10.如權利要求1所述的電阻式非揮發(fā)性內存裝置，其特征在于，沿該上視方向看去，該頂電極接觸插塞和該底電極接觸插塞兩者不對齊。
【文檔編號】G11C13/00GK104078562SQ201310096514
【公開日】2014年10月1日 申請日期:2013年3月25日 優(yōu)先權日:2013年3月25日
【發(fā)明者】張文岳 申請人:華邦電子股份有限公司