技術特征：

1.一種DDS頻點去尾處理裝置，其特征在于，包括功分器、程控分頻器、FPGA、兩路DDS、主路低通濾波器、輔路低通濾波器、混頻器和開關濾波器；

DDS時鐘接功分器的輸入端，功分器的輸出端分別連接主路的DDS和程控分頻器，程控分頻器的輸出端連接輔路的DDS，主路的DDS經(jīng)過主路低通濾波器連接到混頻器，輔路的DDS經(jīng)過主路低通濾波器連接到混頻器，混頻器的輸出端連接到開關濾波器，F(xiàn)PGA連接程控分頻器、兩路DDS和開關濾波器，開關濾波器的輸出端作為該DDS頻點去尾處理裝置的信號輸出端。

2.根據(jù)權利要求1所述的一種DDS頻點去尾處理裝置，其特征在于，使用該DDS頻點去尾處理裝置進行DDS頻點去尾處理的方法包括如下步驟：

首先進行參數(shù)設置；

參數(shù)設置完成后，DDS時鐘信號經(jīng)過功分器功分兩路，其中主路時鐘信號直接送入主路的DDS的輸入端，另一路經(jīng)過程控分頻器分頻后的輔路時鐘信號送入輔路的DDS的輸入端，主路的DDS的輸出信號經(jīng)低通濾波器濾波后輸出到混頻器，輔路的DDS的輸出信號經(jīng)低通濾波器濾波后輸出到混頻器，在混頻器中去除頻率尾數(shù)，混頻結果經(jīng)開關濾波器輸出。

3.根據(jù)權利要求2所述的一種DDS頻點去尾處理裝置，其特征在于，所述參數(shù)設置包括：

根據(jù)需要確定程控分頻器的分頻比N；確定經(jīng)過功分器以后的主路時鐘頻率以及經(jīng)過程控分頻器以后的輔路時鐘；根據(jù)頻率設定確定DDS頻率控制字，首先利用式(5)確定主路DDS頻率控制字A，然后用式(6)確定輔路頻率控制字B；最后選擇合適的開關濾波器通道；

B＝2³²-A·N (6)

其中f_A是主路頻率，A是主路頻率控制字；fs是主路時鐘，B是輔路頻率控制字，A和B都只能取整數(shù)，N是程控分頻器的分頻比。

4.根據(jù)權利要求3所述的一種DDS頻點去尾處理裝置，其特征在于，輔路頻率設定在28-35MHz，主路頻率為目標頻率±30MHz。

5.根據(jù)權利要求3所述的一種DDS頻點去尾處理裝置，其特征在于，假定主路時鐘是fs，分頻比N，則輔路時鐘為fs/N，根據(jù)公式(1)得到兩路DDS的輸出頻率

$f_A=\frac{A}{2^{32}}\·fs,(A=0~2^{31}-1)---\left(2\right)$

$f_B=\frac{B}{2^{32}}\·\frac{fs}{N},(B=0~2^{31}-1)---\left(3\right)$

其中f_A是主路頻率，A是主路頻率控制字；f_B是輔路頻率，B是輔路頻率控制字，A和B都只能取整數(shù)，兩路DDS信號經(jīng)過混頻，輸出頻率為

$f_O=\frac{AN\±B}{2^{32}}\·\frac{fs}{N}---\left(4\right)$

公式(4)中AN±B是連續(xù)的整數(shù)，必然存在合適的A、B，使得AN±B＝2³²，輸出頻率準確地等于fs/N。

6.根據(jù)權利要求1所述的一種DDS頻點去尾處理裝置，其特征在于，功分器的型號LRPS-2-11J，程控分頻器的型號HMC394LP4E，F(xiàn)PGA的型號EP3C10E144，混頻器的型號ADE-1L。

7.一種采用權利要求2所述的一種DDS頻點去尾處理裝置進行DDS頻點去尾處理的方法，其特征在于，包括如下步驟：

首先進行參數(shù)設置；

參數(shù)設置完成后，DDS時鐘信號經(jīng)過功分器功分兩路，其中主路時鐘信號直接送入主路的DDS的輸入端，另一路經(jīng)過程控分頻器分頻后的輔路時鐘信號送入輔路的DDS的輸入端，主路的DDS的輸出信號經(jīng)低通濾波器濾波后輸出到混頻器，輔路的DDS的輸出信號經(jīng)低通濾波器濾波后輸出到混頻器，在混頻器中去除頻率尾數(shù)，混頻結果經(jīng)開關濾波器輸出。

8.根據(jù)權利要求7所述的一種DDS頻點去尾處理方法，其特征在于，所述參數(shù)設置包括：

根據(jù)需要確定程控分頻器的分頻比N；確定經(jīng)過功分器以后的主路時鐘頻率以及經(jīng)過程控分頻器以后的輔路時鐘；根據(jù)頻率設定確定DDS頻率控制字，首先利用式(5)確定主路DDS頻率控制字A，然后用式(6)確定輔路頻率控制字B；最后選擇合適的開關濾波器通道；

B＝2³²-A·N (6)

其中f_A是主路頻率，A是主路頻率控制字；fs是主路時鐘，B是輔路頻率控制字，A和B都只能取整數(shù)，N是程控分頻器的分頻比。

9.根據(jù)權利要求7所述的一種DDS頻點去尾處理方法，其特征在于，輔路頻率設定在28-35MHz，主路頻率為目標頻率±30MHz。

10.根據(jù)權利要求7所述的一種DDS頻點去尾處理方法，其特征在于，假定主路時鐘是fs，分頻比N，則輔路時鐘為fs/N，根據(jù)公式(1)得到兩路DDS的輸出頻率

$f_A=\frac{A}{2^{32}}\·fs,(A=0~2^{31}-1)---\left(2\right)$

$f_B=\frac{B}{2^{32}}\·\frac{fs}{N},(B=0~2^{31}-1)---\left(3\right)$

其中f_A是主路頻率，A是主路頻率控制字；f_B是輔路頻率，B是輔路頻率控制字，A和B都只能取整數(shù)，兩路DDS信號經(jīng)過混頻，輸出頻率為

$f_O=\frac{AN\±B}{2^{32}}\·\frac{fs}{N}---\left(4\right)$

公式(4)中AN±B是連續(xù)的整數(shù)，必然存在合適的A、B，使得AN±B＝2³²，輸出頻率準確地等于fs/N。