本發(fā)明涉及半導(dǎo)體制造領(lǐng)域，特別涉及一種模擬集成電路約束提取方法及系統(tǒng)。

背景技術(shù)：

模擬集成電路的自動化設(shè)計是指利用計算機將模擬集成電路系統(tǒng)級行為描述自動轉(zhuǎn)換成滿足性能指標(biāo)的電路和物理版圖的各項設(shè)計過程，包括行為級綜合、選擇電路拓?fù)浣Y(jié)構(gòu)、優(yōu)化器件尺寸和完成物理版圖設(shè)計等過程。

傳統(tǒng)的模擬集成電路設(shè)計流程先進行電路設(shè)計，然后從電路設(shè)計中提取版圖設(shè)計約束條件，并依此對電路進行版圖設(shè)計。但是，模擬集成電路內(nèi)器件版圖的高度(即器件的柵寬)差別很大，為了節(jié)省芯片面積，直流通路內(nèi)的器件不能嚴(yán)格按照電流方向順序進行布局，這種布局給直流通路上的器件連接引入了較大的寄生電阻，引起直流工作點的較大偏離；基于傳統(tǒng)版圖設(shè)計約束條件的模擬集成電路設(shè)計僅對匹配器件進行了統(tǒng)一，而不同直流通路內(nèi)/間器件版圖的高度之和差別很大，同時為了節(jié)省芯片面積，這導(dǎo)致依據(jù)傳統(tǒng)方法設(shè)計的模擬集成電路布局其信號流來回折返，其器件之間連接引入了較大的連線寄生效應(yīng)，影響了電路的頻率特性，使得設(shè)計出的集成電路的電學(xué)性能與預(yù)期目標(biāo)相差較大。

技術(shù)實現(xiàn)要素：

本發(fā)明提供了一種模擬集成電路約束提取方法及系統(tǒng)，以解決基于傳統(tǒng)方法提取的約束不夠完整，導(dǎo)致依據(jù)其設(shè)計的模擬集成電路存在較大的寄生電阻以及連線寄生效應(yīng)，使得模擬集成電路設(shè)計達(dá)不到預(yù)期目標(biāo)。

本發(fā)明提供了一種模擬集成電路約束提取方法，包括：

提供模擬集成電路初始電路設(shè)計；

提取模擬電路版圖約束：根據(jù)電流流經(jīng)順序?qū)澣胫绷魍穬?nèi)的器件進行排序；根據(jù)信號流經(jīng)順序?qū)澣胄盘柫髀窂絻?nèi)的直流通路進行排序；

提取模擬電路設(shè)計優(yōu)化約束：將直流通路內(nèi)的器件的柵寬設(shè)定在預(yù)定范圍內(nèi)，將直流通路內(nèi)所有器件的柵寬之和作為直流通路的等效柵寬，設(shè)定信號流路徑內(nèi)各直流通路的等效柵寬在預(yù)定范圍內(nèi)；

根據(jù)所述模擬電路設(shè)計優(yōu)化約束對模擬電路設(shè)計進行優(yōu)化；

根據(jù)所述模擬電路設(shè)計優(yōu)化結(jié)果及模擬電路版圖約束提取版圖設(shè)計約束。

優(yōu)選的，所述直流通路的劃分包括：

以模擬電路圖標(biāo)識所述模擬集成電路初始電路設(shè)計中器件及器件間的連接；

刪除所述模擬電路圖中MOS器件柵極連接線；

刪除所述模擬電路圖中電源連接線及接地線；

將連接在一起的器件及其之間連接線劃入同一直流通路。

優(yōu)選的，所述提取模擬電路設(shè)計優(yōu)化約束還包括：

將匹配器件之間柵長設(shè)定在預(yù)定范圍內(nèi)；

將匹配器件之間柵寬設(shè)定在預(yù)定范圍內(nèi)。

優(yōu)選的，所述方法還包括：

根據(jù)版圖設(shè)計約束進行版圖設(shè)計。

優(yōu)選的，所述版圖設(shè)計包括：

根據(jù)器件工作區(qū)域的電學(xué)約束進行版圖初步設(shè)計；

根據(jù)信號流路徑內(nèi)直流通路的排序依次將信號流路徑內(nèi)各直流通路布局在臨近位置；

根據(jù)各直流通路內(nèi)器件的排序，對器件進行布局。

一種模擬集成電路約束提取系統(tǒng)，包括：

初始模塊，用于提供模擬集成電路初始電路設(shè)計；

提取模擬電路版圖約束模塊，包括直流通路約束提取單元以及信號流路徑約束提取單元；所述直流通路約束提取單元用于根據(jù)電流流經(jīng)順序?qū)澣胫绷魍穬?nèi)的器件進行排序；所述信號流路徑約束提取單元用于根據(jù) 信號流經(jīng)順序?qū)澣胄盘柫髀窂絻?nèi)的直流通路進行排序；

提取模擬電路設(shè)計優(yōu)化約束模塊，用于將直流通路內(nèi)的器件的柵寬設(shè)定在預(yù)定范圍內(nèi)，將直流通路內(nèi)所有器件的柵寬之和作為直流通路的等效柵寬，設(shè)定信號流路徑內(nèi)各直流通路的等效柵寬在預(yù)定范圍內(nèi)；

優(yōu)化模塊，用于根據(jù)所述模擬電路設(shè)計優(yōu)化約束對模擬電路設(shè)計進行優(yōu)化；

提取版圖設(shè)計約束模塊，用于根據(jù)所述模擬電路版圖約束及模擬電路設(shè)計優(yōu)化結(jié)果提取版圖設(shè)計約束。

優(yōu)選的，所述直流通路約束提取單元包括：

模擬電路圖子單元，用于以模擬電路圖標(biāo)識所述模擬集成電路初始電路設(shè)計中器件及器件間的連接；

第一刪除子單元，用于刪除所述模擬電路圖中MOS器件柵極連接線；

第二刪除子單元，用于刪除所述模擬電路圖中電源連接線及接地線；

直流通路獲取子單元，用于將連接在一起的器件及其之間連接線劃入同一直流通路。

排序子單元，用于將直流通路內(nèi)器件根據(jù)電流流經(jīng)順序進行排序。

優(yōu)選的，所述提取模擬電路設(shè)計優(yōu)化約束模塊還包括：

匹配器件約束單元，用于對匹配器件進行進一步約束，包括：

第一設(shè)定單元，用于將匹配器件之間柵長設(shè)定在預(yù)定范圍內(nèi)；

第二設(shè)定單元，用于將匹配器件之間柵寬設(shè)定在預(yù)定范圍內(nèi)。

優(yōu)選的，所述系統(tǒng)還包括：

版圖設(shè)計模塊，用于根據(jù)版圖設(shè)計約束進行版圖設(shè)計。

優(yōu)選的，所述版圖設(shè)計模塊包括：

版圖初步設(shè)計單元，用于根據(jù)器件工作區(qū)域的電學(xué)約束進行版圖初步設(shè)計；

直流通路布局單元，用于根據(jù)信號流路徑內(nèi)直流通路的排序依次將信號流路徑內(nèi)各直流通路布局在臨近位置；

器件布局單元，用于根據(jù)各直流通路內(nèi)器件的排序，對器件進行布局。

本發(fā)明提供了一種模擬集成電路約束提取方法及系統(tǒng)，首先提取包含電流流經(jīng)器件順序及信號流經(jīng)直流通路順序的模擬電路版圖約束，然后提取模擬電路設(shè)計優(yōu)化約束，并根據(jù)所述模擬電路設(shè)計優(yōu)化約束對模擬集成電路設(shè)計進行整體優(yōu)化，優(yōu)化得到的電路設(shè)計其直流通路內(nèi)部的器件版圖高度近似一致支持電流方向一致的直流通路布局、直流通路間等效柵寬之和一致產(chǎn)生直流通路版圖高度近似一致從而支持信號流方向一致的直流通路間布局，這種布局減小互連器件間連接距離并減少器件連線交叉，使得根據(jù)模擬電路版圖約束及優(yōu)化結(jié)果提取的版圖設(shè)計約束能有效減小根據(jù)其設(shè)計出的集成電路的寄生電阻以及連線寄生效應(yīng)，達(dá)到集成電路設(shè)計的預(yù)期目標(biāo)。

附圖說明

為了更清楚地說明本申請實施例或現(xiàn)有技術(shù)中的技術(shù)方案，下面將對實施例中所需要使用的附圖作簡單地介紹，顯而易見地，下面描述中的附圖僅僅是本發(fā)明中記載的一些實施例，對于本領(lǐng)域普通技術(shù)人員來講，還可以根據(jù)這些附圖獲得其他的附圖。

圖1為現(xiàn)有模擬集成電路設(shè)計方法的一種流程圖；

圖2為根據(jù)本發(fā)明實施例的模擬集成電路約束提取方法的一種流程圖；

圖3為根據(jù)本發(fā)明實施例的模擬集成電路約束提取方法中的模擬電路的電路結(jié)構(gòu)示意圖；

圖4為根據(jù)本發(fā)明實施例的模擬電路圖相應(yīng)的G(E,N)電路圖示意圖；

圖5-圖8為根據(jù)本發(fā)明實施例的模擬集成電路約束提取方法中的直流通路及信號流路徑劃分過程的示意圖；圖9為根據(jù)本發(fā)明實施例的模擬集成電路約束提取系統(tǒng)的系統(tǒng)結(jié)構(gòu)示意圖。

具體實施方式

下面詳細(xì)描述本發(fā)明的實施例，所述實施例的示例在附圖中示出，其中自始至終相同或類似的標(biāo)號表示相同或類似的元件或具有相同或類似功 能的元件。下面通過參考附圖描述的實施例是示例性的，僅用于解釋本發(fā)明，而不能解釋為對本發(fā)明的限制。

模擬集成電路主要是指由電容、電阻、晶體管等組成的模擬電路集成在一起用來處理模擬信號的集成電路。其主要構(gòu)成電路包括：放大器、濾波器、反饋電路、基準(zhǔn)源電路、開關(guān)電容電路等。傳統(tǒng)的模擬集成電路設(shè)計流程可如圖1所示，首先進行模擬電路初始電路設(shè)計，并對初始電路設(shè)計進行優(yōu)化，然后進行版圖設(shè)計約束的提取，根據(jù)提取的版圖約束進行版圖設(shè)計，由于對初始電路設(shè)計的優(yōu)化僅是傳統(tǒng)匹配器件之間的尺寸約束優(yōu)化，而實際應(yīng)用中，集成電路中各器件的尺寸相差較大，為了節(jié)省版圖面積，部分器件根據(jù)器件尺寸優(yōu)先而不是連接關(guān)系優(yōu)先的原則進行布局，直流通路1上器件之間的連接引入了較大的寄生電阻，引起直流工作點的較大偏離。

為了解決上述現(xiàn)有技術(shù)中的問題，本發(fā)明提供了一種模擬集成電路約束提取方法，該方法是根據(jù)電流流經(jīng)順序及信號流經(jīng)順序?qū)δM電路初始電路設(shè)計進行分析，獲得模擬電路設(shè)計優(yōu)化約束，以對初始電路設(shè)計進行優(yōu)化，并根據(jù)優(yōu)化結(jié)果提取版圖設(shè)計約束，最終完成版圖設(shè)計。

在本發(fā)明技術(shù)下，由于對初始電路設(shè)計進行優(yōu)化時是依據(jù)了后續(xù)電流流經(jīng)順序及信號流經(jīng)順序布局原則，使得優(yōu)化得到的電路設(shè)計可以支持電流流經(jīng)順序及信號流經(jīng)順序布局，據(jù)此進行的器件布局不會引入較大的寄生電阻，同時，為了保證器件按上述順序布局時不浪費版圖面積，對各器件的尺寸進行了限定，使得根據(jù)本發(fā)明提供的約束提取方法而設(shè)計出的模擬集成電路能達(dá)到預(yù)期目標(biāo)。

為了更好的理解本發(fā)明的技術(shù)方案和技術(shù)效果，以下將結(jié)合流程圖對本發(fā)明的實施例進行詳細(xì)的描述。

如圖2所示，是本發(fā)明實施例的模擬集成電路約束提取方法的一種流程圖，包括以下步驟：

步驟101，提供模擬集成電路初始電路設(shè)計。

初始電路設(shè)計就是要進行約束提取的電路設(shè)計，所述電路可以包括任意所需的模擬集成電路。模擬集成電路的基本電路包括電流源、單級放大 器、濾波器、反饋電路、電流鏡電路等，由它們組成的高一層次的基本電路為運算放大器、比較器，更高一層的電路有開關(guān)電容電路、鎖相環(huán)、ADC/DAC等。通常用來產(chǎn)生、放大和處理各種模擬信號(指幅度隨時間連續(xù)變化的信號)，能起到對電壓或電流等模擬量進行采集、放大、比較、轉(zhuǎn)換和調(diào)制等作用。

本發(fā)明實施例中，所述模擬集成電路可以包括：運算放大器、模擬乘法器、鎖相環(huán)、電源管理芯片等。

步驟102，提取模擬電路版圖約束：根據(jù)電流流經(jīng)順序?qū)澣胫绷魍?內(nèi)的器件進行排序；根據(jù)信號流經(jīng)順序?qū)澣胄盘柫髀窂?內(nèi)的直流通路進行排序，參考圖7所示。

在實際應(yīng)用中，需要先提取直流通路1及信號流路徑2，在本實施例中，直流通路1的提取過程可以包括：

以模擬電路圖標(biāo)識所述模擬集成電路初始設(shè)計中器件及器件間的連接；刪除所述模擬電路圖中MOS器件柵極連接線；刪除所述模擬電路圖中電源連接線及接地線；將連接在一起的器件及其之間連接線劃入同一直流通路1。

為了更好的說明，以下以圖3中的具體電路的實施例進行詳細(xì)的描述，在該具體實施例中，如圖3所示，該電路包括M1、M2、M3、M4這4個CMOS器件及其之間的互連以及電路電源線、接地線、信號線。以G(E，N)圖標(biāo)識電路中的器件和器件之間的連接，如圖4所示，其中以節(jié)點N表示器件，邊E表示器件之間的連接線網(wǎng)，這樣把圖3中的電路結(jié)構(gòu)簡化為圖4中的標(biāo)識電路，而后，進行直流通路及信號流路徑的劃分。首先，刪除圖G(E，N)中MOS器件柵極連接所對應(yīng)的N和E之間的連接，如圖5所示；然后，刪除圖G(E，N)中電源線和地線分別對應(yīng)的連接，如圖6所示；最終對完成刪除的圖G(E，N)進行遍歷，將通過邊E連接的節(jié)點N劃入同一直流通路1，不同直流通路1內(nèi)的器件之間在刪除后的圖G(E，N)上無任何連接，如圖7所示。

相應(yīng)的，信號流路徑2可以采用類似的有向圖G_DCPATH(E，N)來表示，其中，有向邊E表示直流通路1之間的信號連接，節(jié)點N表示直流通路1，如圖8所示。

然后，根據(jù)電流在直流通路1內(nèi)各器件的流經(jīng)順序，對器件進行排序；從電路單元的輸入信號對應(yīng)的有向邊開始遍歷有向圖G_DCPATH(E，N)，按直流通路1被遍歷到的先后順序，對該信號流路徑2上的直流通路1進行排序。

步驟103，提取模擬電路設(shè)計優(yōu)化約束：將直流通路1內(nèi)的器件的柵寬設(shè)定在預(yù)定范圍內(nèi)，將直流通路內(nèi)所有器件的柵寬之和作為直流通路1的等效柵寬，設(shè)定信號流路徑2內(nèi)各直流通路1的等效柵寬在預(yù)定范圍內(nèi)。

在本實施例中，首先，設(shè)定同一直流通路1內(nèi)器件尺寸近似等寬，然后再設(shè)定同一信號流路徑2內(nèi)直流通路1的等效柵寬近似等寬。所述器件尺寸近似等寬，可以通過限定各器件的尺寸在一定范圍內(nèi)以使器件尺寸近似等寬，也可以設(shè)定器件尺寸在某一設(shè)定值附近波動，例如：10μm±1μm等，對于限定的范圍的大小本發(fā)明不做特別限定。此外，所述直流通路1的等效柵寬可以為直流通路1內(nèi)各器件柵寬之和，也可以為個器件柵寬的加權(quán)和，例如：對于尺寸相同的器件設(shè)定一個較大/較小的權(quán)重，以體現(xiàn)出尺寸相同的器件對等效柵寬的影響大小等，對于限定的方式本發(fā)明不做特別限定。

在一個具體實施例中，所述模擬集成電路為CMOS模擬集成電路，同一直流通路1內(nèi)每一器件的叉指數(shù)m_i,j一致、柵長L_i,j近似一致，唯一可調(diào)的是每一器件的單指柵寬WF_i,j。對直流通路1內(nèi)每一器件的單指柵寬相加求和得到直流通路j內(nèi)的各器件單指柵寬WF_i,j之和H_j，以其作為直流通路j的等效柵寬。設(shè)定信號流路徑2上各直流通路1的等效柵寬H_j近似一致，即

對直流通路j內(nèi)的MOS器件進行如式(1)至式(4)的設(shè)定：

M_1,j＝M_2,j＝M_3,j＝...＝M_i,j (1)

(1±k_1,j)*L_1,j＝(1±k_2,j)*L_2,j＝(1±k_3,j)*L_3,j＝...＝(1±k_i,j)*L_i,j (2)

H_j＝W_1,j+WF_2,j+WF_3,j+...+WF_i,j (3)

(1±n₁)*H₁＝(1±n₂)*H₂＝(1±n₃)*H₃＝...＝(1±n_j)*H_j (4)

其中，i表示直流通路j內(nèi)的第i個MOS器件；

M_i,j表示直流通路j內(nèi)的第i個MOS器件的叉指數(shù)；

L_i,j表示直流通路j內(nèi)的第i個MOS器件的柵長；

k_i,j表示直流通路j內(nèi)的第i個MOS器件的柵長微調(diào)范圍因子；

WF_i,j表示直流通路j內(nèi)的第i個MOS器件的單指柵寬；

H_j表示直流通路j內(nèi)的各器件單指柵寬WF_i,j之和，即直流通路j的等效柵寬；

n_j表示直流通路j的等效柵寬的微調(diào)范圍因子。

進一步的，還可以對上述約束條件進一步優(yōu)化，以將不同直流通路模塊內(nèi)的器件進行柵長和單指柵寬的統(tǒng)一，減小設(shè)計探索空間的維數(shù)，提高電路設(shè)計優(yōu)化速度所述提取模擬電路設(shè)計優(yōu)化約束還可以包括：匹配器件約束的步驟，所述匹配器件約束的步驟包括：

將匹配器件之間柵長設(shè)定在預(yù)定范圍內(nèi)；

將匹配器件之間柵寬設(shè)定在預(yù)定范圍內(nèi)。

其中，匹配器件可以為直流通路1內(nèi)的匹配器件，還進一步可以為包括不同直流通路內(nèi)的匹配器件，具體視設(shè)計需求、實際使用效果或仿真效果等來確定。

將以上設(shè)定作為模擬電路設(shè)計優(yōu)化約束，可以將各直流通路1內(nèi)及直流通路1間各器件的柵長及單指柵寬進行統(tǒng)一，便于后續(xù)的器件布局。如可以保證器件按電流流經(jīng)順序及信號流經(jīng)順序進行布局的同時能保證不浪費版圖面積。

步驟104，根據(jù)所述模擬電路設(shè)計優(yōu)化約束對模擬電路設(shè)計進行優(yōu)化。

在本實施例中，所述模擬電路設(shè)計優(yōu)化是基于所述模擬電路設(shè)計優(yōu)化約束驅(qū)動下的電路設(shè)計優(yōu)化。

與傳統(tǒng)約束驅(qū)動下的電路設(shè)計優(yōu)化不同的是，傳統(tǒng)的約束主要是匹配器件之間柵的長度一致和器件單指柵的寬度一致，以及器件工作區(qū)域的電學(xué)約束。其對縮小探索空間非常有限。傳統(tǒng)約束僅對匹配器件的柵的長度和單指柵的寬度分別進行了統(tǒng)一，這點縮減了設(shè)計優(yōu)化的探索空間，而對于模擬電路整體，電路中其他每一個非匹配器件的探索空間均為柵長L_i、單指柵寬WF_i、以及叉指數(shù)M_i組成的三維空間，且器件的三維探索空間之間沒有交集，設(shè)計需要探索的空間數(shù)量任然巨大，如在不考慮匹配器件設(shè)計約束情況下，一個含有P個直流通路1，每個直流通路1有Q個MOS管的電路設(shè)計，其設(shè)計優(yōu)化的探索空間為3*P*Q維的空間。

由于本發(fā)明采用的所述模擬電路設(shè)計優(yōu)化約束進行了如上設(shè)定，顯著減小設(shè)計的探索空間維數(shù)，因而在同樣的優(yōu)化算法下，本發(fā)明電路設(shè)計優(yōu)化速度更快。如：采用式(1)、式(2)設(shè)定的約束，將直流通路1內(nèi)的非匹配器件的叉指數(shù)進行統(tǒng)一，對器件柵長進行了近似統(tǒng)一，k_i,j一般設(shè)為5％，即單個器件的柵長的取值空間僅為前者的1/10，而這種近似統(tǒng)一和叉指數(shù)統(tǒng)一將直流通路1的設(shè)計優(yōu)化探索空間縮減為(1+1.1^Q+Q)維，對于一個含有P個直流通路，每個直流通路有Q個MOS管的電路設(shè)計，其設(shè)計優(yōu)化探索空間縮減為P*(1+1.1^Q+Q)維；采用式(4)設(shè)定的約束，通過關(guān)聯(lián)直流通路1之間的器件的單指柵寬，這進一步縮小了設(shè)計優(yōu)化探索空間的維數(shù)。

進一步的，通過采用所述電路分析技術(shù)確定匹配器件，這樣可將不同直流通路內(nèi)的器件進行柵長和單指柵寬的統(tǒng)一，進一步減小探索空間的維數(shù)，提高電路設(shè)計優(yōu)化速度。

步驟105，根據(jù)所述模擬電路設(shè)計優(yōu)化結(jié)果及模擬電路版圖約束提取版圖設(shè)計約束。

在實際應(yīng)用中，可以依據(jù)器件尺寸和連接關(guān)系提取器件匹配約束、及上述步驟提取的直流通路1及其內(nèi)器件之間的布局順序和位置關(guān)系約束、信號流路徑2及其路徑上的直流通路1間的布局順序和位置關(guān)系約束，信號流路徑2之間的匹配約束和對稱約束，來提取版圖設(shè)計約束。其中，對稱關(guān)系約束可采用子圖同構(gòu)算法進行。

在本實施例中，所述版圖設(shè)計約束與傳統(tǒng)的版圖設(shè)計約束僅關(guān)注匹配器件約束不同的是，本實施例的版圖設(shè)計約束包括了匹配器件約束外，還包括了直流通路1內(nèi)器件布局順序和信號流路徑2上的直流通路1布局順序。

本發(fā)明實施例提供的模擬集成電路約束提取方法通過提取包含直流通路1以及其包含的器件排序的模擬電路版圖約束，及設(shè)定器件尺寸近似等寬的模擬電路設(shè)計優(yōu)化約束，并根據(jù)上述約束提取版圖設(shè)計約束；使根據(jù)所述版圖設(shè)計約束進行布局的器件，不僅能嚴(yán)格按照電流流經(jīng)順序及信號流經(jīng)順序進行器件布局，同時由于設(shè)定器件尺寸的柵寬近似等寬，使得對器件的布局不會造成版圖面積浪費。因此，還可根據(jù)所述版圖設(shè)計約束進行版圖設(shè)計，具體實施方式如下所述：

首先，根據(jù)器件工作區(qū)域的電學(xué)約束進行版圖初步設(shè)計；

然后，根據(jù)信號流路徑2內(nèi)直流通路1的排序依次將信號流路徑2內(nèi)各直流通路1布局在臨近位置；

最終，根據(jù)各直流通路1內(nèi)器件的排序，對器件進行布局。

其中，所述根據(jù)信號流路徑2內(nèi)直流通路1的排序依次將信號流路徑2內(nèi)各直流通路1布局在臨近位置可以通過以下兩步實現(xiàn)：1.以直流通路1內(nèi)電流流經(jīng)器件的順序?qū)ζ骷M行布局從而實現(xiàn)直流通路1內(nèi)的器件布局；2.按照信號流路徑2上的直流通路1順序?qū)⒅绷魍?布局在臨近位置。

由于根據(jù)本實施例的版圖設(shè)計約束進行的器件布局嚴(yán)格按照電流流經(jīng)器件的順序?qū)χ绷魍?內(nèi)的器件進行布局可以有效地減小直流通路1內(nèi)器件之間連接的寄生效應(yīng)，從而最大限度地降低器件直流工作點的偏離，且由于設(shè)定了直流通路1內(nèi)器件的柵寬近似等寬，即器件版圖高度近似等高，因而該直流通路1的布局規(guī)整，使得直流通路1內(nèi)器件布局面積浪費最小。

通過本實施例的版圖設(shè)計約束進行的器件布局，使得模擬電路的電流流向(從Y軸方向)和信號流向(X軸方向)垂直，如圖8所示，他們之間的重疊最小，即它們之間的寄生電容最小，這種電容會產(chǎn)生直流通路1和信號流路徑2之間的互擾，因此這種布局會將他們之間的互擾降至最低，從電源完整性和信號完整性的角度講，這種布局是最好的。

相應(yīng)的，本發(fā)明實施例還提供了一種模擬集成電路約束提取系統(tǒng)，參考圖9所示，包括：

初始模塊900，用于提供模擬集成電路初始電路設(shè)計；

提取模擬電路版圖約束模塊901，包括直流通路約束提取單元以及信號流路徑約束提取單元；所述直流通路約束提取單元用于根據(jù)電流流經(jīng)順序?qū)澣胫绷魍穬?nèi)的器件進行排序；所述信號流路徑約束提取單元用于根據(jù)信號流經(jīng)順序?qū)澣胄盘柫髀窂絻?nèi)的直流通路進行排序；

提取模擬電路設(shè)計優(yōu)化約束模塊902，用于將直流通路內(nèi)的器件的柵寬設(shè)定在預(yù)定范圍內(nèi)，將直流通路內(nèi)所有器件的柵寬之和作為直流通路的等效柵寬，設(shè)定信號流路徑內(nèi)各直流通路的等效柵寬在預(yù)定范圍內(nèi)；

優(yōu)化模塊903，用于根據(jù)所述模擬電路設(shè)計優(yōu)化約束對模擬電路設(shè)計進行優(yōu)化；

提取版圖設(shè)計約束模塊904，用于根據(jù)所述模擬電路版圖約束及模擬電路設(shè)計優(yōu)化結(jié)果提取版圖設(shè)計約束。

其中，所述提取模擬電路版圖約束模塊902包括直流通路約束提取單元以及信號流路徑約束提取單元，在實際應(yīng)用中，需要先提取直流通路及信號流路徑，然后再根據(jù)電流在直流通路內(nèi)器件的流經(jīng)順序，對器件進行排序，相應(yīng)的，根據(jù)信號在信號流路徑內(nèi)各直流通路的流經(jīng)順序，對直流通路進行排序，以獲得整個集成電路的器件排序。

相應(yīng)的，本發(fā)明實施例提供的提取模擬電路版圖約束模塊902包括直流通路約束提取單元，包括：

模擬電路圖子單元，用于以模擬電路圖標(biāo)識所述模擬集成電路初始電路設(shè)計中器件及器件間的連接；

第一刪除子單元，用于刪除所述模擬電路圖中MOS器件柵極連接線；

第二刪除子單元，用于刪除所述模擬電路圖中電源連接線及接地線；

直流通路獲取子單元，用于將連接在一起的器件及其之間連接線劃入同一直流通路。

排序子單元，用于將直流通路內(nèi)器件根據(jù)電流流經(jīng)順序進行排序。

通過所述第一刪除子單元及第二刪除子單元，將模擬電路圖中器件柵極連接線、電源線及地線刪除，并將處理后的模擬電路圖中仍連接在一起的器件及其之間的連線劃入到同一直流通路，完成對直流通路的提取。然后通過排序子單元對直流通路內(nèi)各器件進行排序。

在實際應(yīng)用中，模擬電路中各器件的尺寸通常相差較大，當(dāng)按照電流流經(jīng)順序?qū)Ω髌骷M行排序時，會造成模擬電路版圖浪費；并且，集成電路包含的器件數(shù)量巨大，在進行版圖設(shè)計時，需要對其進行探索空間優(yōu)化以提高電路設(shè)計優(yōu)化速度，傳統(tǒng)的模擬電路設(shè)計優(yōu)化僅對匹配器件的刪長及單指柵寬分別進行了統(tǒng)一，沒有對模擬電路的整體進行統(tǒng)一。

因此，本發(fā)明實施例的所述提取模擬電路設(shè)計優(yōu)化約束模塊902還包括：匹配器件約束單元，用于對匹配器件進行進一步約束，包括：第一設(shè)定單元，用于將匹配器件之間柵長設(shè)定在預(yù)定范圍內(nèi)；第二設(shè)定單元，用 于將匹配器件之間柵寬設(shè)定在預(yù)定范圍內(nèi)。通過上述單元，可以將同一直流通路內(nèi)器件及不同直流通路間器件進行柵長和單指柵寬的統(tǒng)一，這進一步減小了模擬電路設(shè)計需要探索空間的維數(shù)，提高電路設(shè)計優(yōu)化速度，具體實施參考本發(fā)明提供的方法部分。

基于上述系統(tǒng)提取的約束可將待布局器件嚴(yán)格按照電流流經(jīng)順序及信號流經(jīng)順序進行器件布局，且不浪費版圖面積。因此，所述系統(tǒng)還可包括：

版圖設(shè)計模塊911，用于根據(jù)版圖設(shè)計約束進行版圖設(shè)計。所述版圖設(shè)計模塊911包括：

版圖初步設(shè)計單元，用于根據(jù)器件工作區(qū)域的電學(xué)約束進行版圖初步設(shè)計；

直流通路布局單元，用于根據(jù)信號流路徑內(nèi)直流通路的排序依次將信號流路徑內(nèi)各直流通路布局在臨近位置；

器件布局單元，用于根據(jù)各直流通路內(nèi)器件的排序，對器件進行布局。

其中，所述直流通路布局單元依據(jù)所述信號流路徑約束提取單元提取的直流通路排序，將信號流路徑內(nèi)各直流通路布局在臨近位置，具體可參考相應(yīng)方法部分。

通過本實施例提供的模擬集成電路約束提取系統(tǒng)，可以提取出根據(jù)電流流經(jīng)順序及信號流經(jīng)順序進行器件排序的版圖設(shè)計約束，所述版圖設(shè)計模塊911，根據(jù)其設(shè)計的模擬集成電路的器件間連線寄生電阻較小，能有效降低器件直流工作點的偏離。此外根據(jù)所述系統(tǒng)獲取的模擬集成電路的電流流向和信號流向垂直，能有效降低他們之間的互繞。

本說明書中的各個實施例均采用遞進的方式描述，各個實施例之間相同相似的部分互相參見即可，每個實施例重點說明的都是與其他實施例的不同之處。尤其，對于系統(tǒng)實施例而言，由于其基本相似于方法實施例，所以描述得比較簡單，相關(guān)之處參見方法實施例的部分說明即可。以上所描述的系統(tǒng)實施例僅僅是示意性的，其中所述作為分離部件說明的單元可以是或者也可以不是物理上分開的，作為單元顯示的部件可以是或者也可以不是物理單元，即可以位于一個地方，或者也可以分布到多個網(wǎng)絡(luò)單元上?？梢愿鶕?jù)實際的需要選擇其中的部分或者全部模塊來實現(xiàn)本實施例方案的目的。本領(lǐng)域普通技術(shù)人員在不付出創(chuàng)造性勞動的情況下，即可以理 解并實施。

雖然本發(fā)明已以較佳實施例披露如上，然而并非用以限定本發(fā)明。任何熟悉本領(lǐng)域的技術(shù)人員，在不脫離本發(fā)明技術(shù)方案范圍情況下，都可利用上述揭示的方法和技術(shù)內(nèi)容對本發(fā)明技術(shù)方案作出許多可能的變動和修飾，或修改為等同變化的等效實施例。因此，凡是未脫離本發(fā)明技術(shù)方案的內(nèi)容，依據(jù)本發(fā)明的技術(shù)實質(zhì)對以上實施例所做的任何簡單修改、等同變化及修飾，均仍屬于本發(fā)明技術(shù)方案保護的范圍內(nèi)。